本申請(qǐng)要求2015年7月13日提交的第10-2015-0098955號(hào)的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其通過(guò)引用整體合并于此。

技術(shù)領(lǐng)域

本公開的各種實(shí)施例涉及轉(zhuǎn)換器及其制造方法，更具體地，涉及開關(guān)電容器直流-直流(DC-DC)轉(zhuǎn)換器和制造其的方法。

背景技術(shù)：

電源中使用的開關(guān)功率轉(zhuǎn)換器通常可以分類為開關(guān)電感器轉(zhuǎn)換器(SIC)或開關(guān)電容器轉(zhuǎn)換器(SCC)。在SIC將直流電流(DC)源從一個(gè)電壓電平轉(zhuǎn)變?yōu)榱硪浑妷弘娖降耐瑫r(shí)SIC可以將能量?jī)?chǔ)存在它們的電感器中，以及在SCC將直流電流(DC)源從一個(gè)電壓電平轉(zhuǎn)變?yōu)榱硪浑妷弘娖綍r(shí)SCC可以將能量?jī)?chǔ)存在它們的電容器中。SIC可以表現(xiàn)出寬的工作范圍和高頻率。因此，SIC已經(jīng)廣泛用于高功率的應(yīng)用領(lǐng)域。然而，在緊湊系統(tǒng)中使用SIC可能受到一些限制，因?yàn)镾IC的電感器占用較大的面積。與此相反，SCC可以適用于具有緊湊尺寸的低功率系統(tǒng)，因?yàn)橄啾扔赟IC的電感器，SCC的電容器占用較小的面積。近來(lái)，SCC已經(jīng)由于它們的小尺寸和低電磁干擾而廣泛用于移動(dòng)系統(tǒng)中。

一般而言，如果將開關(guān)元件和電容器集成至單個(gè)芯片中，則可能由于電容器所占用的平面面積而在增大電容器的電容值方面受到限制。此外，由于在電容器的制造中使用高溫工藝，因此構(gòu)成開關(guān)元件的晶體管的特性可能因高溫工藝而劣化。因此，已經(jīng)與包括開關(guān)元件(諸如晶體管)的芯片分開來(lái)制造電容器，且已經(jīng)將電容器設(shè)置在芯片外部。

技術(shù)實(shí)現(xiàn)要素：

各種實(shí)施例針對(duì)開關(guān)電容器DC-DC轉(zhuǎn)換器及其制造方法。

根據(jù)一個(gè)實(shí)施例，一種開關(guān)電容器DC-DC轉(zhuǎn)換器包括：邏輯單元，具有(i)第一襯底，(ii)設(shè)置在第一襯底之上的多個(gè)有源元件，(iii)設(shè)置在第一襯底的頂表面之上以覆蓋有源元件的第一層間絕緣層，以及(iv)設(shè)置在第一層間絕緣層中且電連接至有源元件的多個(gè)互連圖案，其中，所述多個(gè)互連圖案包括第一互連圖案和第二互連圖案；電 容器單元，具有(i)第二襯底，(ii)設(shè)置在第二襯底的頂表面之上的電容器，(iii)設(shè)置在第二襯底之上以覆蓋電容器的第二層間絕緣層，(iv)設(shè)置在第二層間絕緣層中且電連接至電容器的下電極圖案的下互連圖案，以及(v)設(shè)置在第二層間絕緣層中且電連接至電容器的上電極圖案的上互連圖案，其中，第二層間絕緣層被接合至第一層間絕緣層，使得邏輯單元與電容器單元垂直交疊；第一通道(through via)，穿透第二襯底和第二層間絕緣層，且延伸至第一層間絕緣層中以接觸第一互連圖案；第二通道，穿透第二襯底以接觸下互連圖案；第三通道，穿透第二襯底，且延伸至第二層間絕緣層中以接觸上互連圖案；第四通道，穿透第二襯底和第二層間絕緣層，且延伸至第一層間絕緣層中以接觸第二互連圖案；第一外部電路圖案，設(shè)置在第二襯底的底表面之上，且電連接至第一通道和第二通道；以及第二外部電路圖案，設(shè)置在第二襯底的底表面之上，且電連接至第三通道和第四通道。

根據(jù)另一個(gè)實(shí)施例，一種開關(guān)電容器DC-DC轉(zhuǎn)換器包括：邏輯單元，具有(i)第一襯底，(ii)設(shè)置在第一襯底之上的多個(gè)有源元件，(iii)設(shè)置在第一襯底的頂表面之上以覆蓋有源元件的第一層間絕緣層，以及(iv)設(shè)置在第一層間絕緣層中且電連接至有源元件的多個(gè)互連圖案，其中，所述多個(gè)互連圖案包括第一互連圖案和第二互連圖案；電容器單元，具有(i)第二襯底，(ii)設(shè)置在第二襯底的頂表面之上的電容器，(iii)設(shè)置在第二襯底之上以覆蓋電容器的第二層間絕緣層，(iv)設(shè)置在第二層間絕緣層中且電連接至電容器的下電極圖案的下互連圖案，以及(v)設(shè)置在第二層間絕緣層中且電連接至電容器的上電極圖案的上互連圖案，其中，第二襯底被接合至第一層間絕緣層，使得邏輯單元與電容器單元垂直交疊；第一通道，穿透第二層間絕緣層和第二襯底，且延伸至第一層間絕緣層中以接觸第一互連圖案；第二通道，設(shè)置在第二層間絕緣層中以接觸下互連圖案；第三通道，設(shè)置在第二層間絕緣層中以接觸上互連圖案；第四通道，穿透第二層間絕緣層和第二襯底，且延伸至第一層間絕緣層中以接觸第二互連圖案；第一外部電路圖案，設(shè)置在第二層間絕緣層的與第二襯底相反的頂表面之上，且電連接至第一通道和第二通道；以及第二外部電路圖案，設(shè)置在第二層間絕緣層的頂表面之上，且電連接至第三通道和第四通道。

根據(jù)另一個(gè)實(shí)施例，一種開關(guān)電容器DC-DC轉(zhuǎn)換器包括：邏輯單元，具有(i)第一襯底，(ii)設(shè)置在第一襯底之上的多個(gè)有源元件，(iii)設(shè)置在第一襯底的頂表面之上且覆蓋有源元件的第一層間絕緣層，以及(iv)設(shè)置在第一層間絕緣層中且電連接至有源元件的多個(gè)互連圖案，其中，所述多個(gè)互連圖案包括第一互連圖案和第二互連圖案；電容器單元，具有(i)第二襯底，(ii)設(shè)置在第二襯底之上的電容器，(iii)設(shè)置在第二襯底的頂表面之上且覆蓋電容器的第二層間絕緣層，(iv)設(shè)置在第二層間絕緣層中且電連接至電容器的下電極圖案的下互連圖案，以及(v)設(shè)置在第二層間絕緣層中且電連 接至電容器的上電極圖案的上互連圖案，其中，第二層間絕緣層被接合至第一襯底的底表面，使得邏輯單元與電容器單元垂直交疊；第一通道，穿透第二襯底、第二層間絕緣層和第一襯底，且延伸至第一層間絕緣層中以接觸第一互連圖案；第二通道，穿透第二襯底以接觸下互連圖案；第三通道，穿透第二襯底，且延伸至第二層間絕緣層中以接觸上互連圖案；第四通道，穿透第二襯底、第二層間絕緣層和第一襯底，且延伸至第一層間絕緣層中以接觸第二互連圖案；第一外部電路圖案，設(shè)置在第二襯底的與第二層間絕緣層相反的底表面之上，且電連接至第一通道和第二通道；以及第二外部電路圖案，設(shè)置在第二襯底的底表面之上，且電連接至第三通道和第四通道。

根據(jù)另一個(gè)實(shí)施例，一種開關(guān)電容器DC-DC轉(zhuǎn)換器包括：邏輯單元，具有(i)第一襯底，(ii)設(shè)置在第一襯底之上的多個(gè)有源元件，(iii)設(shè)置在第一襯底的頂表面之上以覆蓋有源元件的第一層間絕緣層，以及(iv)設(shè)置在第一層間絕緣層中而電連接至有源元件的多個(gè)互連圖案，其中，所述多個(gè)互連圖案包括第一互連圖案和第二互連圖案；電容器單元，具有(i)第二襯底，(ii)設(shè)置在第二襯底之上的電容器，(iii)設(shè)置在第二襯底的頂表面之上以覆蓋電容器的第二層間絕緣層，(iv)設(shè)置在第二層間絕緣層中而電連接至電容器的下電極圖案的下互連圖案，以及(v)設(shè)置在第二層間絕緣層中而電連接至電容器的上電極圖案的上互連圖案，其中，第二襯底被接合至第一襯底，使得邏輯單元與電容器單元垂直交疊；第一通道，穿透第二層間絕緣層、第二襯底和第一襯底，且延伸至第一層間絕緣層中以接觸第一互連圖案；第二通道，設(shè)置在第二層間絕緣層中以接觸下互連圖案；第三通道，設(shè)置在第二層間絕緣層中以接觸上互連圖案；第四通道，穿透第二層間絕緣層、第二襯底和第一襯底，且延伸至第一層間絕緣層中以接觸第二互連圖案；第一外部電路圖案，設(shè)置在第二層間絕緣層的與第二襯底相反的頂表面上，且電連接至第一通道和第二通道；以及第二外部電路圖案，設(shè)置在第二層間絕緣層的頂表面之上，且電連接至第三通道和第四通道。

根據(jù)另一個(gè)實(shí)施例，提供了一種制造開關(guān)電容器DC-DC轉(zhuǎn)換器的方法。該方法包括：提供邏輯單元，邏輯單元具有(i)第一襯底，(ii)設(shè)置在第一襯底之上的多個(gè)有源元件，(iii)設(shè)置在第一襯底的頂表面之上以覆蓋有源元件的第一層間絕緣層，以及(iv)設(shè)置在第一層間絕緣層中而電連接至有源元件的多個(gè)互連圖案，其中，所述多個(gè)互連圖案包括第一互連圖案和第二互連圖案；提供電容器單元，電容器單元具有(i)第二襯底，(ii)設(shè)置在第二襯底之上的電容器，(iii)設(shè)置在第二襯底的頂表面之上以覆蓋電容器的第二層間絕緣層，(iv)設(shè)置在第二層間絕緣層中而電連接至電容器的下電極圖案的下互連圖案，以及(v)設(shè)置在第二層間絕緣層中而電連接至電容器的上電極圖案的上互連圖案；將第二襯底接合至第一襯底，使得邏輯單元與電容器單元垂直交疊；形成第一通道孔(through via hole)，第一通道孔穿透第二襯底和第二層間絕緣層，且延伸至第一層 間絕緣層中以暴露第一互連圖案；形成第二通道孔，第二通道孔穿透第二襯底以暴露下互連圖案；形成第三通道孔，第三通道孔穿透第二襯底，且延伸至第二層間絕緣層中以暴露上互連圖案；形成第四通道孔，第四通道孔穿透第二襯底和第二層間絕緣層，且延伸至第一層間絕緣層中以暴露第二互連圖案；用金屬層填充第一通道孔至第四通道孔以分別在第一通道孔至第四通道孔中形成第一通道至第四通道；形成第一外部電路圖案，第一外部電路圖案設(shè)置在第二襯底的與第二層間絕緣層相反的底表面之上，且電連接至第一通道和第二通道；以及形成第二外部電路圖案，第二外部電路圖案設(shè)置在第二襯底的底表面之上，且電連接至第三通道和第四通道。

根據(jù)另一個(gè)實(shí)施例，提供了一種制造開關(guān)電容器DC-DC轉(zhuǎn)換器的方法。該方法包括：提供邏輯單元，邏輯單元具有(i)第一襯底，(ii)設(shè)置在第一襯底之上的多個(gè)有源元件，(iii)設(shè)置在第一襯底的頂表面之上以覆蓋有源元件的第一層間絕緣層，以及(iv)設(shè)置在第一層間絕緣層中而電連接至有源元件的多個(gè)互連圖案，其中，所述多個(gè)互連圖案包括第一互連圖案和第二互連圖案；提供電容器單元，電容器單元具有(i)第二襯底，(ii)設(shè)置在第二襯底之上的電容器，(iii)設(shè)置在第二襯底的頂表面之上以覆蓋電容器的第二層間絕緣層，(iv)設(shè)置在第二層間絕緣層中而電連接至電容器的下電極圖案的下互連圖案，以及(v)設(shè)置在第二層間絕緣層中而電連接至電容器的上電極圖案的上互連圖案；將第一層間絕緣層接合至第二襯底，使得邏輯單元與電容器單元垂直交疊；形成第一通道孔，第一通道孔穿透第二層間絕緣層和第二襯底，且延伸至第一層間絕緣層中以暴露第一互連圖案；在第二層間絕緣層中形成第二通道孔以暴露下互連圖案；在第二層間絕緣層中形成第三通道孔以暴露上互連圖案；形成第四通道孔，第四通道孔穿透第二層間絕緣層和第二襯底，且延伸至第一層間絕緣層中以暴露第二互連圖案；用金屬層填充第一通道孔至第四通道孔以分別在第一通道孔至第四通道孔中形成第一通道至第四通道；形成第一外部電路圖案，第一外部電路圖案設(shè)置在第二層間絕緣層的與第二襯底相反的頂表面之上，且電連接至第一通道和第二通道；以及形成第二外部電路圖案，第二外部電路圖案設(shè)置在第二層間絕緣層的頂表面之上，且電連接至第三通道和第四通道。

根據(jù)另一個(gè)實(shí)施例，提供了一種制造開關(guān)電容器DC-DC轉(zhuǎn)換器的方法。該方法包括：提供邏輯單元，邏輯單元具有(i)第一襯底，(ii)設(shè)置在第一襯底之上的多個(gè)有源元件，(iii)設(shè)置在第一襯底的頂表面之上以覆蓋有源元件的第一層間絕緣層，以及(iv)設(shè)置在第一層間絕緣層中而電連接至有源元件的多個(gè)互連圖案，其中，所述多個(gè)互連圖案包括第一互連圖案和第二互連圖案；提供電容器單元，電容器單元具有(i)第二襯底，(ii)設(shè)置在第二襯底之上的電容器，(iii)設(shè)置在第二襯底之上以覆蓋電容器的第二層間絕緣層，(iv)設(shè)置在第二層間絕緣層中而電連接至電容器的下電極圖案的下互連圖案，以及(v)設(shè)置在第二層間絕緣層中而電連接至電容器的上電極圖案的上互連圖案；將第 一襯底接合至第二層間絕緣層，使得邏輯單元與電容器單元垂直交疊；在邏輯單元和電容器單元中形成第一通道孔至第四通道孔，其中，第一通道孔穿透第二襯底、第二層間絕緣層和第一襯底，且延伸至第一層間絕緣層中以暴露第一互連圖案，其中，第二通道孔穿透第二襯底以暴露下互連圖案，其中，第三通道孔穿透第二襯底，且延伸至第二層間絕緣層中以暴露上互連圖案，其中，第四通道孔穿透第二襯底、第二層間絕緣層和第一襯底，且延伸至第一層間絕緣層中以暴露第二互連圖案；用金屬層填充第一通道孔至第四通道孔以分別在第一通道孔至第四通道孔中形成第一通道至第四通道；形成第一外部電路圖案，第一外部電路圖案設(shè)置在第二襯底的與第二層間絕緣層相反的底表面之上，且電連接至第一通道和第二通道；以及形成第二外部電路圖案，第二外部電路圖案設(shè)置在第二襯底的底表面之上，且電連接至第三通道和第四通道。

根據(jù)另一個(gè)實(shí)施例，提供了一種制造開關(guān)電容器DC-DC轉(zhuǎn)換器的方法。該方法包括：提供邏輯單元，邏輯單元具有(i)第一襯底，(ii)設(shè)置在第一襯底之上的多個(gè)有源元件，(iii)設(shè)置在第一襯底的頂表面之上以覆蓋有源元件的第一層間絕緣層，以及(iv)設(shè)置在第一層間絕緣層中而電連接至有源元件的多個(gè)互連圖案；提供電容器單元，電容器單元具有(i)第二襯底，(ii)設(shè)置在第二襯底之上的電容器，(iii)設(shè)置在第二襯底之上以覆蓋電容器的第二層間絕緣層，(iv)設(shè)置在第二層間絕緣層中而電連接至電容器的下電極圖案的下互連圖案，以及(v)設(shè)置在第二層間絕緣層中而電連接至電容器的上電極圖案的上互連圖案；將第一襯底接合至第二襯底，使得邏輯單元與電容器單元垂直交疊；在邏輯單元和電容器單元中形成第一通道孔至第四通道孔，其中，第一通道孔穿透第二層間絕緣層、第二襯底和第一襯底，且延伸至第一層間絕緣層中以暴露第一互連圖案，其中，第二通道孔設(shè)置在第二層間絕緣層中以暴露下互連圖案，其中，第三通道孔設(shè)置在第二層間絕緣層中以暴露上互連圖案，其中，第四通道孔穿透第二層間絕緣層、第二襯底和第一襯底，且延伸至第一層間絕緣層中以暴露第二互連圖案；用金屬層填充第一通道孔至第四通道孔以分別在第一通道孔至第四通道孔中形成第一通道至第四通道；形成第一外部電路圖案，第一外部電路圖案設(shè)置在第二層間絕緣層的與第二襯底相反的頂表面之上，且電連接至第一通道和第二通道；以及形成第二外部電路圖案，第二外部電路圖案設(shè)置在第二層間絕緣層的頂表面之上，且電連接至第三通道和第四通道。

附圖說(shuō)明

基于附圖和所附詳細(xì)描述，本公開的各種實(shí)施例將變得更加明顯，在附圖中：

圖1是圖示根據(jù)一個(gè)實(shí)施例的開關(guān)電容器DC-DC轉(zhuǎn)換器的電路圖；

圖2是圖示根據(jù)一個(gè)實(shí)施例的開關(guān)電容器DC-DC轉(zhuǎn)換器的剖視圖；

圖3是圖示圖2中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器的邏輯單元的剖視圖；

圖4是圖示圖2中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器的電容器單元的剖視圖；

圖5是圖示根據(jù)另一個(gè)實(shí)施例的開關(guān)電容器DC-DC轉(zhuǎn)換器的剖視圖；

圖6是圖示圖5中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器的邏輯單元的剖視圖；

圖7是圖示圖5中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器的電容器單元的剖視圖；

圖8是圖示根據(jù)又一個(gè)實(shí)施例的開關(guān)電容器DC-DC轉(zhuǎn)換器的剖視圖；

圖9是圖示圖8中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器的邏輯單元的剖視圖；

圖10是圖示圖8中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器的電容器單元的剖視圖；

圖11是圖示根據(jù)又一個(gè)實(shí)施例的開關(guān)電容器DC-DC轉(zhuǎn)換器的剖視圖；

圖12是圖示圖11中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器的邏輯單元的剖視圖；

圖13是圖示圖11中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器的電容器單元的剖視圖；

圖14至圖19是圖示制造圖2中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器的方法的剖視圖；

圖20至圖24是圖示制造圖5中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器的方法的剖視圖；

圖25至圖29是圖示制造圖8中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器的方法的剖視圖；以及

圖30至圖34是圖示制造圖11中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器的方法的剖視圖。

具體實(shí)施方式

將理解的是，雖然在本文中可能使用了術(shù)語(yǔ)第一、第二、第三等來(lái)描述各種元件，但這些元件不應(yīng)當(dāng)由這些術(shù)語(yǔ)來(lái)限制。這些術(shù)語(yǔ)僅用于區(qū)分一個(gè)元件與另一元件。因此，在不脫離本公開的教導(dǎo)的情況下，在一些實(shí)施例中的第一元件可以在其他實(shí)施例中被稱作第二元件。

還將理解的是，當(dāng)一個(gè)元件被稱作位于另一元件“之下”、“下面”、“以下”、“下”、“之上”、“上面”、“以上”、“上”“側(cè)”或“旁”時(shí)，其可以直接接觸其他元件，或者也可以在它們之間存在至少一個(gè)中間元件。相應(yīng)地，在本文中使用的諸如“之下”、“下面”、 “以下”、“下”、“之上”、“上面”、“以上”、“上”“側(cè)”或“旁”等的術(shù)語(yǔ)僅用于描述特定實(shí)施例的目的，而非意在限制本公開的范圍。

還將理解的是，當(dāng)一個(gè)元件被稱作“連接”或“耦接”至另一元件時(shí)，其可以直接連接或耦接至其他元件，或者可以存在中間元件。與此相反的是，當(dāng)一個(gè)元件被稱作“直接連接”或“直接耦接”至另一元件時(shí)，不存在中間元件。

圖1是圖示根據(jù)一個(gè)實(shí)施例的開關(guān)電容器DC-DC轉(zhuǎn)換器10的電路圖。參見圖1，開關(guān)電容器DC-DC轉(zhuǎn)換器10可以被配置為包括第一CMOS器件CMOS1、第二CMOS器件CMOS2和電容器CAP。第一CMOS器件CMOS1可以包括第一P溝道MOS晶體管PMOS1和第一N溝道NMOS晶體管NMOS1。第二CMOS器件CMOS2可以包括第二P溝道MOS晶體管PMOS2和第二N溝道MOS晶體管NMOS2。

第一P溝道MOS晶體管PMOS1可以具有與P型源極區(qū)相對(duì)應(yīng)的源極端子S1和與P型漏極區(qū)相對(duì)應(yīng)的漏極端子D1，以及第二P溝道MOS晶體管PMOS2可以具有與P型源極區(qū)相對(duì)應(yīng)的源極端子S3和與P型漏極區(qū)相對(duì)應(yīng)的漏極端子D3。第一N溝道MOS晶體管NMOS1可以具有與N型源極區(qū)相對(duì)應(yīng)的源極端子S2和與N型漏極區(qū)相對(duì)應(yīng)的漏極端子D2，以及第二N溝道MOS晶體管NMOS2可以具有與N型源極區(qū)相對(duì)應(yīng)的源極端子S4和與N型漏極區(qū)相對(duì)應(yīng)的漏極端子D4。

第一P溝道MOS晶體管PMOS1的源極端子S1和漏極端子D1可以分別連接至第一N溝道MOS晶體管NMOS1的輸入電壓端子VIN和漏極端子D2。第一N溝道MOS晶體管NMOS1的源極端子S2可以連接至輸出電壓端子VOUT。第二P溝道MOS晶體管PMOS2的源極端子S3和漏極端子D3可以分別連接至第二N溝道MOS晶體管NMOS2的輸出電壓端子VOUT和漏極端子D4。

第二N溝道MOS晶體管NMOS2的源極端子S4可以連接至接地端子GND。電容器CAP的一個(gè)端子可以連接至第一連接節(jié)點(diǎn)“a”，第一連接節(jié)點(diǎn)“a”將第一P溝道MOS晶體管PMOS1的漏極端子D1連接至第一N溝道MOS晶體管NMOS1的漏極端子D2。電容器CAP的另一個(gè)端子可以連接至第二連接節(jié)點(diǎn)“b”，第二連接節(jié)點(diǎn)“b”將第二P溝道MOS晶體管PMOS2的漏極端子D3連接至第二N溝道MOS晶體管NMOS2的漏極端子D4。

第一P溝道MOS晶體管PMOS1和第一N溝道MOS晶體管NMOS1的柵極端子G1和G2以及第二P溝道MOS晶體管PMOS2和第二N溝道MOS晶體管NMOS2的柵極端子G3和G4可以共同地連接至柵極電壓輸入端子VG。

根據(jù)當(dāng)前實(shí)施例的開關(guān)電容器DC-DC轉(zhuǎn)換器10可以用作DC-DC轉(zhuǎn)換器，該DC-DC轉(zhuǎn)換器利用兩個(gè)操作步驟(例如，充電步驟和放電步驟)來(lái)將直流電流(DC)源從一個(gè)電壓電平轉(zhuǎn)變?yōu)榱硪浑妷弘娖?。在開關(guān)電容器DC-DC轉(zhuǎn)換器10的操作期間，時(shí)鐘信號(hào)可以經(jīng)由柵極電壓輸入端子VG而被輸入給開關(guān)電容器DC-DC轉(zhuǎn)換器10。

具體地，在充電步驟中，可以將低于特定電壓(例如，第一N溝道MOS晶體管NMOS1和第二N溝道MOS晶體管NMOS2的閾值電壓)電平的柵極電壓信號(hào)(例如，具有接地電壓電平的柵極電壓信號(hào))施加給柵極電壓輸入端子VG。相應(yīng)地，雖然第一P溝道MOS晶體管PMOS1和第二P溝道MOS晶體管PMOS2導(dǎo)通，但第一N溝道MOS晶體管NMOS1和第二N溝道MOS晶體管NMOS2可以關(guān)斷。在這種情況下，在輸入電壓端子VIN與輸出電壓端子VOUT之間可以提供經(jīng)由第一連接節(jié)點(diǎn)“a”、電容器CAP和第二連接節(jié)點(diǎn)“b”的電流路徑。如果輸入電壓信號(hào)被施加到輸入電壓端子VIN，則電容器CAP可以被充電以將特定量的電荷儲(chǔ)存在其中。

在放電步驟中，可以將高于特定電壓電平(例如，第一N溝道MOS晶體管NMOS1和第二N溝道MOS晶體管NMOS2的閾值電壓)的柵極電壓信號(hào)(例如，5V的柵極電壓信號(hào))施加給柵極電壓輸入端子VG。相應(yīng)地，雖然第一N溝道MOS晶體管NMOS1和第二N溝道MOS晶體管NMOS2導(dǎo)通，但第一P溝道MOS晶體管PMOS1和第二P溝道MOS晶體管PMOS2可以關(guān)斷。在這種情況下，電容器CAP的兩個(gè)端子可以分別連接至接地端子GND和輸出電壓端子VOUT。因此，被充電的電容器CAP可以用作電壓源來(lái)經(jīng)由輸出電壓端子VOUT輸出具有與輸入電壓信號(hào)不同的電平的電壓。

圖2是圖示根據(jù)一個(gè)實(shí)施例的開關(guān)電容器DC-DC轉(zhuǎn)換器110的剖視圖。參見圖2，開關(guān)電容器DC-DC轉(zhuǎn)換器110可以具有邏輯單元200和電容器單元300的層疊結(jié)構(gòu)，邏輯單元200包括邏輯器件，電容器單元300包括電容器。

邏輯單元200可以連接接合至電容器單元300，使得邏輯單元200的表面接觸電容器300的表面。邏輯單元200可以包括設(shè)置在第一襯底210中的邏輯器件、設(shè)置在第一襯底210上的第一層間絕緣層250以及設(shè)置在第一層間絕緣層250中的互連圖案273、277、291和292。互連圖案273、277、291和292可以包括第一互連圖案273和277以及設(shè)置在與第一互連圖案273和277不同的水平處的第二互連圖案291和292。

電容器300可以包括設(shè)置在第二襯底310上的電容器340、設(shè)置在第二襯底310上以覆蓋電容器340的第二層間絕緣層360以及設(shè)置在第二層間絕緣層360中的互連圖案320和350?；ミB圖案320和350可以包括下互連圖案320和上互連圖案350。第一層間絕緣層250可以具有與第一襯底210相反的第一頂表面250a，以及第二層間絕緣層360 可以具有與第二襯底310相反的第二頂表面360a。第一層間絕緣層250的第一頂表面250a可以直接接合至第二層間絕緣層360的第二頂表面360a。在一些實(shí)施例中，第一層間絕緣層250和第二層間絕緣層360中的每個(gè)可以包括氧化物層。在這種情況下，邏輯單元200和電容器單元300可以經(jīng)由氧化物至氧化物接合來(lái)附接于彼此。

包括第一外部電路圖案381和第二外部電路圖案382的多個(gè)外部電路圖案可以設(shè)置在第二襯底310的與第二層間絕緣層360相反的底表面310b上。在一些實(shí)施例中，在其底表面上設(shè)置有第一外部電路圖案381和第二外部電路圖案382的第二襯底310的厚度可以小于邏輯單元200的第一襯底210的厚度。除第一外部電路圖案381和第二外部電路圖案382之外，還可以提供額外的外部電路圖案(在圖2中未示出)。在圖2中未示出的其他外部電路圖案可以包括分別連接至輸入電壓端子VIN、輸出電壓端子VOUT、接地端子GND和柵極電壓輸入端子VG的外部電路圖案。

第一外部電路圖案381和第二外部電路圖案382可以分別連接至圖1中示出的第一連接節(jié)點(diǎn)“a”和第二連接節(jié)點(diǎn)“b”。第一外部電路圖案381可以經(jīng)由第一通道(through via)371電連接至邏輯單元200的第二互連圖案292，第一通道371穿透第二襯底310和第二層間絕緣層360，并延伸至第一層間絕緣層250中。此外，第一外部電路圖案381可以經(jīng)由第二通道372電連接至電容器單元300的下互連圖案320，第二通道372穿透第二襯底310。相應(yīng)地，邏輯單元200的第二互連圖案292可以電連接至電容器單元300的下互連圖案320。

第二外部電路圖案382可以經(jīng)由第三通道373電連接至電容器單元300的上互連圖案350，第三通道373穿透第二襯底310，并延伸至第二層間絕緣層360中。此外，第二外部電路圖案382可以經(jīng)由第四通道374電連接至邏輯單元200的第二互連圖案291，第四通道374穿透第二襯底310和第二層間絕緣層360，并延伸至第一層間絕緣層250中。相應(yīng)地，邏輯單元200的第二互連圖案291可以電連接至電容器單元300的上互連圖案350。

圖3是詳細(xì)圖示圖2中的邏輯單元200的剖視圖。在圖3中，與圖1和圖2中使用的相同的附圖標(biāo)記或標(biāo)識(shí)符可以表示相同的元件。參見圖2和圖3，邏輯單元200可以包括設(shè)置在第一襯底210中的邏輯器件。邏輯器件可以被配置為包括第一CMOS器件CMOS1和第二CMOS器件CMOS2。第一CMOS器件CMOS1可以包括第一N溝道MOS晶體管NMOS1和第一P溝道MOS晶體管PMOS1。第二CMOS器件CMOS2可以包括第二N溝道MOS晶體管NMOS2和第二P溝道MOS晶體管PMOS2。具體地，第一襯底210可以具有頂表面210a和底表面210b。在一些實(shí)施例中，第一襯底210可以為P型半導(dǎo)體襯底。由于當(dāng)邏輯單元200被接合至電容器單元300時(shí)邏輯單元200被 翻轉(zhuǎn)，因此第一襯底210在圖3中被示出為使得第一襯底210的頂表面210a面朝下而第一襯底210的底表面210b面朝上。

溝槽隔離層213可以設(shè)置在第一襯底210的上區(qū)的特定部分中以將MOS晶體管PMOS1、NMOS1、PMOS2和NMOS2彼此隔離。第一襯底210的上區(qū)可以對(duì)應(yīng)于鄰近于頂表面210a的區(qū)域。第一N型阱區(qū)211可以設(shè)置在第一襯底210的上區(qū)中以用作第一P溝道MOS晶體管PMOS1的塊體區(qū)(或本體區(qū))。第二N型阱區(qū)212可以設(shè)置在第一襯底210的上部中以用作第二P溝道MOS晶體管PMOS2的塊體區(qū)(或本體區(qū))。第一襯底210的上區(qū)或上部可以對(duì)應(yīng)于鄰近于頂表面210a的區(qū)域或部分。

第一P溝道MOS晶體管PMOS1可以包括設(shè)置在第一襯底210的頂表面210a上的第一柵極疊層。第一柵極疊層可以包括順序地層疊在第一襯底210的頂表面210a上的第一柵極絕緣層圖案221和第一柵極導(dǎo)電層圖案231。第一柵極疊層可以對(duì)應(yīng)于圖1中所示的第一P溝道MOS晶體管PMOS1的柵極端子G1。

第一N溝道MOS晶體管NMOS1可以包括設(shè)置在第一襯底210的頂表面210a上的第二柵極疊層。第二柵極疊層可以包括順序地層疊在第一襯底210的頂表面210a上的第二柵極絕緣層圖案222和第二柵極導(dǎo)電層圖案232。第二柵極疊層可以對(duì)應(yīng)于圖1中所示的第一N溝道MOS晶體管NMOS1的柵極端子G2。

第二P溝道MOS晶體管PMOS2可以包括設(shè)置在第一襯底210的頂表面210a上的第三柵極疊層。第三柵極疊層可以包括順序地層疊在第一襯底210的頂表面210a上的第三柵極絕緣層圖案223和第三柵極導(dǎo)電層圖案233。第三柵極疊層可以對(duì)應(yīng)于圖1中所示的第二P溝道MOS晶體管PMOS2的柵極端子G3。

第二N溝道MOS晶體管NMOS2可以包括設(shè)置在第一襯底210的頂表面210a上的第四柵極疊層。第四柵極疊層可以包括順序地層疊在第一襯底210的頂表面210a上的第四柵極絕緣層圖案224和第四柵極導(dǎo)電層圖案234。第四柵極疊層可以對(duì)應(yīng)于圖1中所示的第二N溝道MOS晶體管NMOS2的柵極端子G4。

第一P溝道MOS晶體管PMOS1可以包括P型源極區(qū)242和P型漏極區(qū)241，P型源極區(qū)242和P型漏極區(qū)241設(shè)置在第一N型阱區(qū)211的上部中，且通過(guò)與第一柵極疊層垂直交疊的溝道區(qū)來(lái)彼此分開。P型源極區(qū)242和P型漏極區(qū)241可以分別對(duì)應(yīng)于圖1中所示的第一P溝道MOS晶體管PMOS1的源極端子S1和漏極端子D1。

第二P溝道MOS晶體管PMOS2可以包括P型源極區(qū)246和P型漏極區(qū)245，P型源極區(qū)246和P型漏極區(qū)245設(shè)置在第二N型阱區(qū)212的上部中，且通過(guò)與第三柵極 疊層垂直交疊的溝道區(qū)來(lái)彼此分開。P型源極區(qū)246和P型漏極區(qū)245可以分別對(duì)應(yīng)于圖1中所示的第二P溝道MOS晶體管PMOS2的源極端子S3和漏極端子D3。

第一N溝道MOS晶體管NMOS1可以包括N型源極區(qū)244和N型漏極區(qū)243，N型源極區(qū)244和N型漏極區(qū)243設(shè)置在第一襯底210的上部中，且通過(guò)與第二柵極疊層垂直交疊的溝道區(qū)來(lái)彼此分開。N型源極區(qū)244和N型漏極區(qū)243可以分別對(duì)應(yīng)于圖1中所示的第一N溝道MOS晶體管NMOS1的源極端子S2和漏極端子D2。

第二N溝道MOS晶體管NMOS2可以包括N型源極區(qū)248和N型漏極區(qū)247，N型源極區(qū)248和N型漏極區(qū)247設(shè)置在第一襯底210的上部中，且通過(guò)與第四柵極疊層垂直交疊的溝道區(qū)來(lái)彼此分開。N型源極區(qū)248和N型漏極區(qū)247可以分別對(duì)應(yīng)于圖1中所示的第二N溝道MOS晶體管NMOS2的源極端子S4和漏極端子D4。

第一層間絕緣層250可以設(shè)置在第一襯底210的頂表面210a上以覆蓋第一柵極疊層至第四柵極疊層。第一層間絕緣層250可以具有包括垂直層疊的多個(gè)絕緣層的多層結(jié)構(gòu)。在一些實(shí)施例中，第一層間絕緣層250可以包括多個(gè)氧化物層。多個(gè)互連圖案可以設(shè)置在第一層間絕緣層250中。多個(gè)互連圖案可以具有多層互連結(jié)構(gòu)。多水平互連結(jié)構(gòu)可以包括設(shè)置在靠近第一襯底210的頂表面210a的最低水平(即，第一水平)處的第一互連圖案271～279。多水平互連結(jié)構(gòu)還可以包括設(shè)置在遠(yuǎn)離第一襯底210的頂表面210a的最高水平(即，第二水平)處的第二互連圖案291和292。雖然在圖中未示出，但是可以在第一水平與第二水平之間的第一層間絕緣層250中額外設(shè)置至少一個(gè)互連圖案。諸如圖3中所示的額外互連圖案可以設(shè)置在第一層間絕緣層250中的水平處。

第一互連圖案271可以經(jīng)由道(via)251電連接至第二N溝道MOS晶體管NMOS2的N型源極區(qū)248。第一互連圖案273可以經(jīng)由道253和道254電連接至第二N溝道MOS晶體管NMOS2的N型漏極區(qū)247和第二P溝道MOS晶體管PMOS2的P型漏極區(qū)245。第一互連圖案275可以經(jīng)由道256和道257電連接至第二P溝道MOS晶體管PMOS2的P型源極區(qū)246和第一N溝道MOS晶體管NMOS1的N型源極區(qū)244。

第一互連圖案277可以經(jīng)由道259和道260電連接至第一N溝道MOS晶體管NMOS1的N型漏極區(qū)243和第一P溝道MOS晶體管PMOS1的P型漏極區(qū)241。第一互連圖案279可以經(jīng)由道262電連接至第一P溝道MOS晶體管PMOS1的P型源極區(qū)242。

第一互連圖案272、274、276和278可以分別經(jīng)由道252、道255、道258和道261電連接至第四柵極導(dǎo)電層圖案234、第三柵極導(dǎo)電層圖案233、第二柵極導(dǎo)電層圖案232和第一柵極導(dǎo)電層圖案231。第二互連圖案291可以經(jīng)由道281電連接至第一互連圖案 273。第二互連圖案292可以經(jīng)由道282電連接至第一互連圖案277。

如參照?qǐng)D2所述，第二互連圖案292可以經(jīng)由第一通道371電連接至第一外部電路圖案(圖2中的381)，第一通道371穿透第二襯底(圖2中的310)和第二層間絕緣層(圖2中的360)，且延伸至第一層間絕緣層250中。相應(yīng)地，第一P溝道MOS晶體管PMOS1的P型漏極區(qū)241和第一N溝道MOS晶體管NMOS1的N型漏極區(qū)243(對(duì)應(yīng)于圖1中的第一連接節(jié)點(diǎn)“a”)可以經(jīng)由第一互連圖案277、第二互連圖案292以及道259、道260和道282電連接至第一通道371。

此外，第二互連圖案291可以經(jīng)由第四通道374電連接至第二外部電路圖案(圖2中的382)，第四通道374穿透第二襯底(圖2中的310)和第二層間絕緣層(圖2中的360)并延伸至第一層間絕緣層250中。相應(yīng)地，第二P溝道MOS晶體管PMOS2的P型漏極區(qū)245和第二N溝道MOS晶體管NMOS2的N型漏極區(qū)247(對(duì)應(yīng)于圖1中的第二連接節(jié)點(diǎn)“b”)可以經(jīng)由第一互連圖案273、第二互連圖案291以及道253、道254和道281電連接至第四通道374。

圖4是詳細(xì)地圖示圖2中的電容器單元300的剖視圖。在圖4中，與圖1和圖2中所使用的相同的附圖標(biāo)記或標(biāo)識(shí)符可以表示相同的元件。參見圖2和圖4，電容器單元300可以包括設(shè)置在第二襯底310上的電容器340。具體地，下互連圖案320可以設(shè)置在第二襯底310的與第一外部電路圖案381和第二外部電路圖案382相反的頂表面310a上。

雖然在圖中未示出，但可以在第二襯底310的頂表面310a與下互連圖案320的底表面之間設(shè)置絕緣層。第一外部電路圖案381和第二外部電路圖案382可以設(shè)置在第二襯底310的底表面310b上。雖然在圖中未示出，但可以在第二襯底310的底表面310b與第一外部電路圖案381的頂表面和第二外部電路圖案382的頂表面之間設(shè)置絕緣層。

虛設(shè)絕緣圖案330可以設(shè)置在下互連圖案320的與第二襯底310相反的頂表面上。虛設(shè)絕緣圖案330可以在其中具有多個(gè)接觸孔344。接觸孔344中的每個(gè)可以穿透虛設(shè)絕緣圖案330以暴露下互連圖案320。接觸孔344可以被設(shè)置為從平面圖來(lái)看是彼此分開的。在一些實(shí)施例中，接觸孔344可以被排列為：當(dāng)從平面圖來(lái)看時(shí)，其位于構(gòu)成蜂窩結(jié)構(gòu)的多個(gè)六邊形的中心點(diǎn)和頂點(diǎn)處。在一些實(shí)施例中，虛設(shè)絕緣圖案330可以包括單個(gè)氧化物層或多個(gè)絕緣層。

電容器340的下電極圖案341可以設(shè)置在通過(guò)接觸孔344而暴露的下互連圖案320上，以及設(shè)置在虛設(shè)絕緣圖案330的通過(guò)接觸孔344而暴露的側(cè)壁上。下電極圖案341可以延伸至虛設(shè)絕緣圖案330的頂表面上。下電極圖案341可以與接觸孔344中的下互 連圖案320直接接觸。因此，下電極圖案341可以電連接至下互連圖案320。

下電極圖案341可以被設(shè)置為暴露與虛設(shè)絕緣圖案330的邊緣區(qū)相對(duì)應(yīng)的第一區(qū)R1的頂表面。相應(yīng)地，下電極圖案341可以被設(shè)置為覆蓋被第一區(qū)R1圍繞的虛設(shè)絕緣圖案330的整個(gè)表面。在一些實(shí)施例中，下電極圖案341可以包括單個(gè)金屬層或諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。

電容器340的電介質(zhì)圖案342可以被設(shè)置為覆蓋下電極圖案341。在第一區(qū)R1中，電介質(zhì)圖案342可以覆蓋下電極圖案341的側(cè)壁，且可以延伸至虛設(shè)絕緣圖案330的暴露的頂表面上。電介質(zhì)圖案342可以被設(shè)置為暴露第一區(qū)R1的邊緣。在一些實(shí)施例中，電介質(zhì)圖案342可以為高k電介質(zhì)層，諸如氮化硅(SiN)層、氧化鋁(Al₂O₃)層、五氧化二鉭(Ta₂O₅)層、氧化鋯(ZrO₂)層或氧化鉿(HfO₂)層?？蛇x地，電介質(zhì)圖案342可以為諸如ZrO₂/Al₂O₃/ZrO₂層的高k電介質(zhì)層。

電容器340的上電極圖案343可以被設(shè)置為覆蓋電介質(zhì)圖案342以及通過(guò)電介質(zhì)圖案342而暴露的虛設(shè)絕緣圖案330的頂表面。上電極圖案343可以被設(shè)置為填充接觸孔344且具有平坦的頂表面。在一些實(shí)施例中，上電極圖案343可以包括單個(gè)金屬層或者諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。上互連圖案350可以設(shè)置在上電極圖案343上。上電極圖案343的頂表面可以與上互連圖案350的底表面直接接觸。因此，上電極圖案343可以電連接至上互連圖案350。在一些實(shí)施例中，上互連圖案350可以從上電極圖案343的側(cè)壁橫向突出以具有懸垂部分(overhang)。

如參照?qǐng)D2和圖3所述，第一外部電路圖案381可以經(jīng)由第一通道371電連接至邏輯單元200的第二互連圖案292。此外，第一外部電路圖案381可以經(jīng)由第二通道372電連接至下互連圖案320。相應(yīng)地，第一P溝道MOS晶體管PMOS1的P型漏極區(qū)241和第一N溝道MOS晶體管NMOS1的N型漏極區(qū)243(對(duì)應(yīng)于圖1中的第一連接節(jié)點(diǎn)“a”)可以電連接至電容器340的下電極圖案341。

第二外部電路圖案382可以經(jīng)由第三通道373電連接至上互連圖案350。此外，第二外部電路圖案382可以經(jīng)由第四通道374電連接至邏輯單元200的第二互連圖案291。相應(yīng)地，第二P溝道MOS晶體管PMOS2的P型漏極區(qū)245和第二N溝道MOS晶體管NMOS2的N型漏極區(qū)247(對(duì)應(yīng)于圖1中的第二連接節(jié)點(diǎn)“b”)可以電連接至電容器340的上電極圖案343。

圖5是圖示根據(jù)另一實(shí)施例的開關(guān)電容器DC-DC轉(zhuǎn)換器120的剖視圖。參見圖5，開關(guān)電容器DC-DC轉(zhuǎn)換器120可以具有邏輯單元400和電容器單元500的層疊結(jié)構(gòu)，邏輯單元400包括邏輯器件，電容器單元500包括電容器。邏輯單元400可以被接合至 電容器單元500，使得邏輯單元400的表面接觸電容器單元500的表面。邏輯單元400可以包括設(shè)置在第一襯底410中的邏輯器件、第一襯底410上的第一層間絕緣層450以及設(shè)置在第一層間絕緣層450中的互連圖案473、477、491和492?；ミB圖案473、477、491和492可以包括第一互連圖案473和477以及設(shè)置在與第一互連圖案473和477不同的水平處的第二互連圖案491和492。

電容器單元500可以包括設(shè)置在第二襯底510上的電容器540、設(shè)置在第二襯底510上以覆蓋電容器540的第二層間絕緣層560以及設(shè)置在第二層間絕緣層560中的互連圖案520和550?；ミB圖案520和550可以包括下互連圖案520和上互連圖案550。

第一層間絕緣層450可以具有接觸第一襯底410的表面的底表面450a以及與第一襯底410相反的頂表面450b。第二襯底510可以具有接觸第二層間絕緣層560的表面的頂表面510a以及與第二層間絕緣層560相反的底表面510b。第一層間絕緣層450的頂表面450b可以被直接接合至第二襯底510的底表面510b。在一些實(shí)施例中，第一層間絕緣層450可以為氧化物層，以及第二襯底510可以為硅層。在這種情況下，邏輯單元400和電容器單元500可以經(jīng)由氧化物-硅接合而附接于彼此，以及電容器單元500的第二襯底510的厚度可以小于邏輯單元400的第一襯底410的厚度。

包括第一外部電路圖案581和第二外部電路圖案582的多個(gè)外部電路圖案可以設(shè)置在第二層間絕緣層560的與第二襯底510相反的表面上。除第一外部電路圖案581和第二外部電路圖案582之外，還可以提供額外的外部電路圖案。額外的外部電路圖案(在圖2中未示出)可以分別連接至輸入電壓端子(圖1中的VIN)、輸出電壓端子(圖1中的VOUT)、接地端子(圖1中的GND)和柵極電壓輸入端子(圖1中的VG)。

第一外部電路圖案581和第二外部電路圖案582可以分別連接至圖1中示出的第一連接節(jié)點(diǎn)“a”和第二連接節(jié)點(diǎn)“b”。第一外部電路圖案581可以經(jīng)由第一通道571電連接至邏輯單元400的第二互連圖案492，第一通道571穿透第二襯底510和第二層間絕緣層560，且延伸至第一層間絕緣層450中。此外，第一外部電路圖案581可以經(jīng)由設(shè)置在第二層間絕緣層560中的第二通道572電連接至電容器單元500的下互連圖案520。相應(yīng)地，邏輯單元400的第二互連圖案492可以電連接至電容器單元500的下互連圖案520。第二外部電路圖案582可以經(jīng)由設(shè)置在第二層間絕緣層560中的第三通道573電連接至電容器單元500的上互連圖案550。

此外，第二外部電路圖案582可以經(jīng)由第四通道574電連接至邏輯單元400的第二互連圖案491，第四通道574穿透第二襯底510和第二層間絕緣層560，且延伸至第一層間絕緣層450中。相應(yīng)地，邏輯單元400的第二互連圖案491可以電連接至電容器單元 500的上互連圖案550。

圖6是詳細(xì)地圖示圖5中的邏輯單元400的剖視圖。在圖6中，與圖1和圖5中使用的相同的附圖標(biāo)記或標(biāo)識(shí)符可以表示相同的元件。參見圖5和圖6，邏輯單元400可以包括設(shè)置在第一襯底410中的邏輯器件。該邏輯器件可以被配置為包括第一CMOS器件CMOS1和第二CMOS器件CMOS2。第一CMOS器件CMOS1可以包括第一N溝道MOS晶體管NMOS1和第一P溝道MOS晶體管PMOS1。第二CMOS器件CMOS2可以包括第二N溝道MOS晶體管NMOS2和第二P溝道MOS晶體管PMOS2。具體地，第一襯底410可以具有頂表面410a和底表面410b。在一些實(shí)施例中，第一襯底410可以為P型半導(dǎo)體襯底。

溝槽絕緣層413可以設(shè)置在第一襯底410的上區(qū)的特定部分中以將MOS晶體管PMOS1、NMOS1、PMOS2和NMOS2彼此隔離。第一襯底410的上區(qū)可以對(duì)應(yīng)于鄰近于頂表面410a的區(qū)域。第一N型阱區(qū)411可以設(shè)置在第一襯底410的上部中而用作第一P溝道MOS晶體管PMOS1的塊體區(qū)(或本體區(qū))。

第二N型阱區(qū)412可以設(shè)置在第一襯底410的上部中而用作第二P溝道MOS晶體管PMOS2的塊體區(qū)(或本體區(qū))。第一襯底410的上區(qū)或上部可以對(duì)應(yīng)于鄰近于頂表面410a的區(qū)域或部分。

第一P溝道MOS晶體管PMOS1可以包括設(shè)置在第一襯底410的頂表面410a上的第一柵極疊層。第一柵極疊層可以包括順序地層疊在第一襯底410的頂表面410a上的第一柵極絕緣層圖案421和第一柵極導(dǎo)電層圖案431。第一柵極疊層可以對(duì)應(yīng)于圖1中示出的第一P溝道MOS晶體管PMOS1的柵極端子G1。

第一N溝道MOS晶體管NMOS1可以包括設(shè)置在第一襯底410的頂表面410a上的第二柵極疊層。第二柵極疊層可以包括順序地層疊在第一襯底410的頂表面410a上的第二柵極絕緣層圖案422和第二柵極導(dǎo)電層圖案432。第二柵極疊層可以對(duì)應(yīng)于圖1中示出的第一N溝道MOS晶體管NMOS1的柵極端子G2。

第二P溝道MOS晶體管PMOS2可以包括設(shè)置在第一襯底410的頂表面410a上的第三柵極疊層。第三柵極疊層可以包括順序地層疊在第一襯底410的頂表面410a上的第三柵極絕緣層圖案423和第三柵極導(dǎo)電層圖案433。第三柵極疊層可以對(duì)應(yīng)于圖1中示出的第二P溝道MOS晶體管PMOS2的柵極端子G3。

第二N溝道MOS晶體管NMOS2可以包括設(shè)置在第一襯底410的頂表面410a上的第四柵極疊層。第四柵極疊層可以包括順序地層疊在第一襯底410的頂表面410a上的 第四柵極絕緣層圖案424和第四柵極導(dǎo)電層圖案434。第四柵極疊層可以對(duì)應(yīng)于圖1中示出的第二N溝道MOS晶體管NMOS2的柵極端子G4。

第一P溝道MOS晶體管PMOS1可以包括P型源極區(qū)442和P型漏極區(qū)441，P型源極區(qū)442和P型漏極區(qū)441設(shè)置在第一N型阱區(qū)411的上部中，且通過(guò)與第一柵極疊層垂直交疊的溝道區(qū)彼此分開。P型源極區(qū)442和P型漏極區(qū)441可以分別對(duì)應(yīng)于圖1中示出的第一P溝道MOS晶體管PMOS1的源極端子S1和漏極端子D1。

第二P溝道MOS晶體管PMOS2可以包括P型源極區(qū)446和P型漏極區(qū)445，P型源極區(qū)446和P型漏極區(qū)445設(shè)置在第二N型阱區(qū)412的上部中，且通過(guò)與第三柵極疊層垂直交疊的溝道區(qū)彼此分開。P型源極區(qū)446和P型漏極區(qū)445可以分別對(duì)應(yīng)于圖1中示出的第二P溝道MOS晶體管PMOS2的源極端子S3和漏極端子D3。

第一N溝道MOS晶體管NMOS1可以包括N型源極區(qū)444和N型漏極區(qū)443，N型源極區(qū)444和N型漏極區(qū)443設(shè)置在第一襯底410的上部中，且通過(guò)與第二柵極疊層垂直交疊的溝道區(qū)彼此分開。N型源極區(qū)444和N型漏極區(qū)443可以分別對(duì)應(yīng)于圖1中示出的第一N溝道MOS晶體管NMOS1的源極端子S2和漏極端子D2。

第二N溝道MOS晶體管NMOS2可以包括N型源極區(qū)448和N型漏極區(qū)447，N型源極區(qū)448和N型漏極區(qū)447設(shè)置在第一襯底410的上部中，且通過(guò)與第四柵極疊層垂直交疊的溝道區(qū)彼此分開。N型源極區(qū)448和N型漏極區(qū)447可以分別對(duì)應(yīng)于圖1中示出的第二N溝道MOS晶體管NMOS2的源極端子S4和漏極端子D4。

第一層間絕緣層450可以設(shè)置在第一襯底410的頂表面410a上以覆蓋第一柵極疊層至第四柵極疊層。第一層間絕緣層450可以具有包括垂直層疊的多個(gè)絕緣層的多層結(jié)構(gòu)。在一些實(shí)施例中，第一層間絕緣層450可以包括多個(gè)氧化物層。多個(gè)互連圖案可以設(shè)置在第一層間絕緣層450中。多個(gè)互連圖案可以具有多層互連結(jié)構(gòu)。多水平互連結(jié)構(gòu)可以包括設(shè)置在靠近第一襯底410的頂表面410a的最低水平(即，第一水平)處的第一互連圖案471～479。

多水平互連結(jié)構(gòu)還可以包括設(shè)置在遠(yuǎn)離第一襯底410的頂表面410a的最高水平(即，第二水平)處的第二互連圖案491和492。雖然在圖中未示出，但可以在第一水平與第二水平之間的第一層間絕緣層450中額外設(shè)置至少一個(gè)互連圖案。諸如圖3中所示的額外互連圖案可以設(shè)置在第一層間絕緣層450中的水平處。

第一互連圖案471可以經(jīng)由道451電連接至第二N溝道MOS晶體管NMOS2的N型源極區(qū)448。第一互連圖案473可以經(jīng)由道453和道454電連接至第二N溝道MOS 晶體管NMOS2的N型漏極區(qū)447和第二P溝道MOS晶體管PMOS2的P型漏極區(qū)445。第一互連圖案475可以經(jīng)由道456和道457電連接至第二P溝道MOS晶體管PMOS2的P型源極區(qū)446和第一N溝道MOS晶體管NMOS1的N型源極區(qū)444。第一互連圖案477可以經(jīng)由道459和道460電連接至第一N溝道MOS晶體管NMOS1的N型漏極區(qū)443和第一P溝道MOS晶體管PMOS1的P型漏極區(qū)441。

第一互連圖案479可以經(jīng)由道462電連接至第一P溝道MOS晶體管PMOS1的P型源極區(qū)442。第一互連圖案472、474、476和478可以分別經(jīng)由道452、道455、道458和道461電連接至第四柵極導(dǎo)電層圖案434、第三柵極導(dǎo)電層圖案433、第二柵極導(dǎo)電層圖案432和第一柵極導(dǎo)電層圖案431。第二互連圖案491可以經(jīng)由道481電連接至第一互連圖案473。第二互連圖案492可以經(jīng)由道482電連接至第一互連圖案477。

如參照?qǐng)D5所述，第二互連圖案492可以經(jīng)由第一通道571電連接至第一外部電路圖案(圖5中的581)，第一通道571穿透第二襯底(圖5中的510)和第二層間絕緣層(圖5中的560)，且延伸至第一層間絕緣層450中。相應(yīng)地，第一P溝道MOS晶體管PMOS1的P型漏極區(qū)441和第一N溝道MOS晶體管NMOS1的N型漏極區(qū)443(對(duì)應(yīng)于圖1中的第一連接節(jié)點(diǎn)“a”)可以經(jīng)由第一互連圖案477、第二互連圖案492以及道459、道460和道482電連接至第一通道571。

此外，第二互連圖案491可以經(jīng)由第四通道574電連接至第二外部電路圖案(圖5中的582)，第四通道574穿透第二襯底(圖5中的510)和第二層間絕緣層(圖5中的560)，且延伸至第一層間絕緣層450中。相應(yīng)地，第二P溝道MOS晶體管PMOS2的P型漏極區(qū)445和第二N溝道MOS晶體管NMOS2的N型漏極區(qū)447(對(duì)應(yīng)于圖1中的第二連接節(jié)點(diǎn)“b”)可以經(jīng)由第一互連圖案473、第二互連圖案491以及道453、道454和道481電連接至第四通道574。

圖7是詳細(xì)地圖示圖5中的電容器單元500的剖視圖。在圖7中，與圖5和圖6中所用的相同的附圖標(biāo)記或標(biāo)識(shí)符可以表示相同的元件。參見圖5、圖6和圖7，電容器單元500可以包括設(shè)置在第二襯底510上的電容器540。具體地，下互連圖案520可以設(shè)置在第二襯底510的與第二互連圖案491和492相反的頂表面510a上。雖然在圖中未示出，但可以在第二襯底510的頂表面510a與下互連圖案520的底表面之間設(shè)置絕緣層。

虛設(shè)絕緣圖案530可以設(shè)置在下互連圖案520的與第二襯底510相反的頂表面上。虛設(shè)絕緣圖案530可以在其中具有多個(gè)接觸孔544。接觸孔544中的每個(gè)可以穿透虛設(shè)絕緣圖案530以暴露下互連圖案520。接觸孔544可以被設(shè)置為從平面圖來(lái)看是彼此分開的。在一些實(shí)施例中，接觸孔544可以被排列為：當(dāng)從平面圖來(lái)看時(shí)，其位于構(gòu)成蜂 窩結(jié)構(gòu)的多個(gè)六邊形的中心點(diǎn)和頂點(diǎn)處。在一些實(shí)施例中，虛設(shè)絕緣圖案530可以由單個(gè)氧化物層或多個(gè)絕緣層組成。

電容器540的下電極圖案541可以設(shè)置在通過(guò)接觸孔544而暴露的下互連圖案520上以及虛設(shè)絕緣圖案530的通過(guò)接觸孔544而暴露的側(cè)壁上。下電極圖案541可以延伸至虛設(shè)絕緣圖案530的頂表面上。下電極圖案541可以與接觸孔544中的下互連圖案520直接接觸。因此，下電極圖案541可以電連接至下互連圖案520。下電極圖案541可以被設(shè)置為暴露與虛設(shè)絕緣圖案530的邊緣區(qū)相對(duì)應(yīng)的第一區(qū)R2的頂表面。相應(yīng)地，下電極圖案541可以被設(shè)置為覆蓋被第一區(qū)R2圍繞的虛設(shè)絕緣圖案530的整個(gè)表面。在一些實(shí)施例中，下電極圖案541可以包括單個(gè)金屬層或者諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。

電容器540的電介質(zhì)圖案542可以被設(shè)置為覆蓋下電極圖案541。在第一區(qū)R2中，電介質(zhì)圖案542可以覆蓋下電極圖案541的側(cè)壁，且可以延伸至虛設(shè)絕緣圖案530的暴露的頂表面上。電介質(zhì)圖案542可以被設(shè)置為暴露第一區(qū)R2的邊緣。在一些實(shí)施例中，電介質(zhì)圖案542可以為高k電介質(zhì)層，諸如氮化硅(SiN)層、氧化鋁(Al₂O₃)層、五氧化二鉭(Ta₂O₅)層、氧化鋯(ZrO₂)層或氧化鉿(HfO₂)層?？蛇x地，電介質(zhì)圖案542可以為由組合層(諸如ZrO₂/Al₂O₃/ZrO₂層)組成的高k電介質(zhì)層。

電容器540的上電極圖案543可以被設(shè)置為覆蓋電介質(zhì)圖案542以及虛設(shè)絕緣圖案530的通過(guò)電介質(zhì)圖案542而暴露的頂表面。上電極圖案543可以被設(shè)置為填充接觸孔544，且具有平坦的頂表面。在一些實(shí)施例中，上電極圖案543可以包括單個(gè)金屬層或諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。上互連圖案550可以設(shè)置在上電極圖案543上。上電極圖案543的頂表面可以與上互連圖案550的底表面直接接觸。因此，上電極圖案543可以電連接至上互連圖案550。在一些實(shí)施例中，上互連圖案550可以從上電極圖案543的側(cè)壁橫向突出而具有懸垂部分。

第二層間絕緣層560可以設(shè)置在第二襯底510的頂表面510a上以覆蓋電容器540、下互連圖案520和上互連圖案550。第一外部電路圖案581和第二外部電路圖案582可以設(shè)置在第二層間絕緣層560的與第二襯底510相反的表面上。如參照?qǐng)D5和圖6所述，第一外部電路圖案581可以經(jīng)由第一通道571電連接至邏輯單元400的第二互連圖案492。

此外，第一外部電路圖案581可以經(jīng)由第二通道572電連接至下互連圖案520。相應(yīng)地，第一P溝道MOS晶體管PMOS1的P型漏極區(qū)441和第一N溝道MOS晶體管NMOS1的N型漏極區(qū)443(對(duì)應(yīng)于圖1中的第一連接節(jié)點(diǎn)“a”)可以電連接至電容器 540的下電極圖案541。第二外部電路圖案582可以經(jīng)由第三通道573電連接至上互連圖案550。此外，第二外部電路圖案582可以經(jīng)由第四通道574電連接至第二互連圖案491。相應(yīng)地，第二P溝道MOS晶體管PMOS2的P型漏極區(qū)445和第二N溝道MOS晶體管的N型漏極區(qū)447(對(duì)應(yīng)于圖1中的第二連接節(jié)點(diǎn)“b”)可以電連接至電容器540的上電極圖案543。

圖8是圖示根據(jù)又一個(gè)實(shí)施例的開關(guān)電容器DC-DC轉(zhuǎn)換器130的剖視圖。參見圖8，開關(guān)電容器DC-DC轉(zhuǎn)換器130可以具有邏輯單元600和電容器單元700的層疊結(jié)構(gòu)，邏輯單元600包括邏輯器件，電容器單元700包括電容器。邏輯單元600可以被接合至電容器單元700，使得邏輯單元600的表面接觸電容器單元700的表面。邏輯單元600可以包括設(shè)置在第一襯底610中的邏輯器件、設(shè)置在第一襯底610上的第一層間絕緣層650以及設(shè)置在第一層間絕緣層650中的互連圖案673、677、691和692。互連圖案673、677、691和692可以包括第一互連圖案673和677以及設(shè)置在與第一互連圖案673和677不同的水平處的第二互連圖案691和692。

電容器單元700可以包括設(shè)置在第二襯底710上的電容器740、設(shè)置在第二襯底710上以覆蓋電容器740的第二層間絕緣層760以及設(shè)置在第二層間絕緣層760中的互連圖案720和750?；ミB圖案720和750可以包括下互連圖案720和上互連圖案750。

第一襯底610可以具有接觸第一層間絕緣層650的表面的頂表面610a和與第一層間絕緣層650相反的底表面610b。第二層間絕緣層760可以具有接觸第二襯底710的表面的底表面760a和與第二襯底710相反的頂表面760b。第一襯底610的底表面610b可以被直接接合至第二層間絕緣層760的頂表面760b。在一些實(shí)施例中，第一襯底610可以為硅層，以及第二層間絕緣層760可以是氧化物層。在這種情況下，邏輯單元600和電容器單元700可以經(jīng)由氧化物-氧化物接合而附接于彼此。

包括第一外部電路圖案781和第二外部電路圖案782的多個(gè)外部電路圖案可以設(shè)置在第二襯底710的與第二層間絕緣層760相反的底表面710a上。除第一外部電路圖案781和第二外部電路圖案782之外，還可以提供額外的外部電路圖案(在圖8中未示出)。額外的外部電路圖案(在圖8中未示出)可以分別連接至輸入電壓端子(圖1中的VIN)、輸出電壓端子(圖1中VOUT)、接地端子(圖1中的GND)和柵極電壓輸入端子(圖1中的VG)。第一外部電路圖案781和第二外部電路圖案782可以分別連接至圖1中示出的第一連接節(jié)點(diǎn)“a”和第二連接節(jié)點(diǎn)“b”。

第一外部電路圖案781可以經(jīng)由第一通道771電連接至邏輯單元600的第二互連圖案692，第一通道771穿透第二襯底710、第二層間絕緣層760和第一襯底610，且延伸 至第一層間絕緣層650中。此外，第一外部電路圖案781可以經(jīng)由穿透第二襯底710的第二通道772電連接至電容器單元700的下互連圖案720。相應(yīng)地，邏輯單元600的第二互連圖案692可以電連接至電容器單元700的下互連圖案720。

第二外部電路圖案782可以經(jīng)由第三通道773電連接至電容器單元700的上互連圖案750，第三通道773穿透第二襯底710，且延伸至第二層間絕緣層760中。此外，第二外部電路圖案782可以經(jīng)由第四通道774電連接至邏輯單元600的第二互連圖案691，第四通道774穿透第二襯底710、第二層間絕緣層760和第一襯底610，且延伸至第一層間絕緣層650中。相應(yīng)地，邏輯單元600的第二互連圖案691可以電連接至電容器單元700的上互連圖案750。

圖9是詳細(xì)地圖示圖8中的邏輯單元600的剖視圖。在圖9中，與圖1和圖8中所用的相同的附圖標(biāo)記或標(biāo)識(shí)符可以表示相同的元件。

參見圖8和圖9，邏輯單元600可以包括設(shè)置在第一襯底610中的邏輯器件。該邏輯器件可以被配置為包括第一CMOS器件CMOS1和第二CMOS器件CMOS2。第一CMOS器件CMOS1可以包括第一N溝道MOS晶體管NMOS1和第一P溝道MOS晶體管PMOS1。第二CMOS器件CMOS2可以包括第二N溝道MOS晶體管NMOS2和第二P溝道MOS晶體管PMOS2。

具體地，第一襯底610可以具有如上所述的頂表面610a和底表面610b。第一襯底610的底表面610b可以接觸第二層間絕緣層760的頂表面760b。在一些實(shí)施例中，第一襯底610可以是P型半導(dǎo)體襯底。

溝槽隔離層613可以設(shè)置在第一襯底610的上區(qū)的特定部分中以將MOS晶體管PMOS1、NMOS1、PMOS2和NMOS2彼此隔離。第一襯底610的上區(qū)可以對(duì)應(yīng)于鄰近于頂表面610a的區(qū)域。第一N型阱區(qū)611可以設(shè)置在第一襯底610的上部中以用作第一P溝道MOS晶體管PMOS1的塊體區(qū)(或本體區(qū))。第二N型阱區(qū)612可以設(shè)置在第一襯底610的上部中而用作第二P溝道MOS晶體管PMOS2的塊體區(qū)(或本體區(qū))。

第一襯底610的上區(qū)或上部可以對(duì)應(yīng)于鄰近于頂表面610a的區(qū)域或部分。第一P溝道MOS晶體管PMOS1可以包括設(shè)置在第一襯底610的頂表面610a上的第一柵極疊層。第一柵極疊層可以包括順序地層疊在第一襯底610的頂表面610a上的第一柵極絕緣層圖案621和第一柵極導(dǎo)電層圖案631。第一柵極疊層可以對(duì)應(yīng)于圖1中示出的第一P溝道MOS晶體管PMOS1的柵極端子G1。

第一N溝道MOS晶體管NMOS1可以包括設(shè)置在第一襯底610的頂表面610a上 的第二柵極疊層。第二柵極疊層可以包括順序地層疊在第一襯底610的頂表面610a上的第二柵極絕緣層圖案622和第二柵極導(dǎo)電層圖案632。第二柵極疊層可以對(duì)應(yīng)于圖1中所示的第一N溝道MOS晶體管NMOS1的柵極端子G2。

第二P溝道MOS晶體管PMOS2可以包括設(shè)置在第一襯底610的頂表面610a上的第三柵極疊層。第三柵極疊層可以包括順序地層疊在第一襯底610的頂表面610a上的第三柵極絕緣層圖案623和第三柵極導(dǎo)電層圖案633。第三柵極疊層可以對(duì)應(yīng)于圖1中所示的第二P溝道MOS晶體管PMOS2的柵極端子G3。

第二N溝道MOS晶體管NMOS2可以包括設(shè)置在第一襯底610的頂表面610a上的第四柵極疊層。第四柵極疊層可以包括順序地層疊在第一襯底610的頂表面610a上的第四柵極絕緣層圖案624和第四柵極導(dǎo)電層圖案634。第四柵極疊層可以對(duì)應(yīng)于圖1中所示的第二N溝道MOS晶體管NMOS2的柵極端子G4。

第一P溝道MOS晶體管PMOS1可以包括P型源極區(qū)642和P型漏極區(qū)641，P型源極區(qū)642和P型漏極區(qū)641設(shè)置在第一N型阱區(qū)611的上部中，且通過(guò)與第一柵極疊層垂直交疊的溝道區(qū)彼此分開。P型源極區(qū)642和P型漏極區(qū)641可以分別對(duì)應(yīng)于圖1中所示的第一P溝道MOS晶體管PMOS1的源極端子S1和漏極端子D1。

第二P溝道MOS晶體管PMOS2可以包括P型源極區(qū)646和P型漏極區(qū)645，P型源極區(qū)646和P型漏極區(qū)645設(shè)置在第二N型阱區(qū)612的上部中，且通過(guò)與第三柵極疊層垂直交疊的溝道區(qū)彼此分開。P型源極區(qū)646和P型漏極區(qū)645可以分別對(duì)應(yīng)于圖1中所示的第二P溝道MOS晶體管PMOS2的源極端子S3和漏極端子D3。

第一N溝道MOS晶體管NMOS1可以包括N型源極區(qū)644和N型漏極區(qū)643，N型源極區(qū)644和N型漏極區(qū)643設(shè)置在第一襯底610的上部中，且通過(guò)與第二柵極疊層垂直交疊的溝道區(qū)彼此分開。N型源極區(qū)644和N型漏極區(qū)643可以分別對(duì)應(yīng)于圖1中所示的第一N溝道MOS晶體管NMOS1的源極端子S2和漏極端子D2。

第二N溝道MOS晶體管NMOS2可以包括N型源極區(qū)648和N型漏極區(qū)647，N型源極區(qū)648和N型漏極區(qū)647設(shè)置在第一襯底610的上部中，且通過(guò)與第四柵極疊層垂直交疊的溝道區(qū)彼此分開。N型源極區(qū)648和N型漏極區(qū)647可以分別對(duì)應(yīng)于圖1中所示的第二N溝道MOS晶體管NMOS2的源極端子S4和漏極端子D4。

第一層間絕緣層650可以設(shè)置在第一襯底610的頂表面610a上以覆蓋第一柵極疊層至第四柵極疊層。第一層間絕緣層650可以具有包括垂直層疊的多個(gè)絕緣層的多層結(jié)構(gòu)。在一些實(shí)施例中，第一層間絕緣層650可以包括多個(gè)氧化物層。多個(gè)互連圖案可以 設(shè)置在第一層間絕緣層650中。

多個(gè)互連圖案可以具有多層互連結(jié)構(gòu)。多水平互連結(jié)構(gòu)可以包括設(shè)置在靠近第一襯底610的頂表面610a的最低水平(即，第一水平)處的第一互連圖案671～679。多水平互連結(jié)構(gòu)還可以包括設(shè)置在遠(yuǎn)離第一襯底610的頂表面610a的最高水平(即，第二水平)處的第二互連圖案691和692。雖然在圖中未示出，但可以在第一水平與第二水平之間的第一層間絕緣層650中設(shè)置一個(gè)或更多個(gè)額外的互連圖案。不只是圖9中所示的互連圖案可以設(shè)置在第一層間絕緣層650中的所述水平處。

第一互連圖案671可以經(jīng)由道651電連接至第二N溝道MOS晶體管NMOS2的N型源極區(qū)648。第一互連圖案673可以經(jīng)由道653和道654電連接至第二N溝道MOS晶體管NMOS2的N型漏極區(qū)647和第二P溝道MOS晶體管PMOS2的P型漏極區(qū)645。第一互連圖案675可以經(jīng)由道656和道657電連接至第二P溝道MOS晶體管PMOS2的P型源極區(qū)646和第一N溝道MOS晶體管NMOS1的N型源極區(qū)644。第一互連圖案677可以經(jīng)由道659和道660電連接至第一N溝道MOS晶體管NMOS1的N型漏極區(qū)643和第一P溝道MOS晶體管PMOS1的P型漏極區(qū)641。第一互連圖案679可以經(jīng)由道662電連接至第一P溝道MOS晶體管PMOS1的P型源極區(qū)642。第一互連圖案672、674、676和678可以分別經(jīng)由道652、道655、道658和道661電連接至第四柵極導(dǎo)電層圖案634、第四柵極導(dǎo)電層圖案633、第二柵極導(dǎo)電層圖案632和第一柵極導(dǎo)電層圖案631。

第二互連圖案691可以經(jīng)由道681電連接至第一互連圖案673。第二互連圖案692可以經(jīng)由道682電連接至第一互連圖案677。

如參照?qǐng)D8所述，第二互連圖案692可以經(jīng)由第一通道771電連接至第一外部電路圖案(圖8中的781)，第一通道771穿透第二襯底(圖8中的710)以及第二層間絕緣層(圖8中的760)和第一襯底610，且延伸至第一層間絕緣層650中。相應(yīng)地，第一P溝道MOS晶體管PMOS1的P型漏極區(qū)641和第一N溝道MOS晶體管NMOS1的N型漏極區(qū)643(對(duì)應(yīng)于圖1中的第一連接節(jié)點(diǎn)“a”)可以經(jīng)由第一互連圖案677、第二互連圖案692以及道659、道660和道682電連接至第一通道771。

此外，第二互連圖案691可以經(jīng)由第四通道774電連接至第二外部電路圖案(圖8中的782)，第四通道774穿透第二襯底(圖8中的710)以及第二層間絕緣層(圖8中的760)以及第一襯底610，且延伸至第一層間絕緣層650中。相應(yīng)地，第二P溝道MOS晶體管PMOS2的P型漏極區(qū)645和第二N溝道MOS晶體管NMOS2的N型漏極區(qū)647(對(duì)應(yīng)于圖1中的第二連接節(jié)點(diǎn)“b”)可以經(jīng)由第一互連圖案673、第二互連圖案691 以及道653、道654和道681電連接至第四通道774。

圖10是詳細(xì)地圖示圖8中的電容器單元700的剖視圖。在圖10中，與圖8和圖9中所用的相同的附圖標(biāo)記或標(biāo)識(shí)符可以表示相同的元件。參見圖8、圖9和圖10，電容器單元700可以包括設(shè)置在第二襯底710上的電容器740。

具體地，下互連圖案720可以設(shè)置在第二襯底710的與第一外部電路圖案781和第二外部電路圖案782相反的頂表面710b上。雖然在圖中未示出，但可以在第二襯底710的頂表面710b與下互連圖案720的底表面之間設(shè)置絕緣層。如上所述，第一外部電路圖案781和第二外部電路圖案782可以設(shè)置在第二襯底710的底表面710a上。雖然在圖中未示出，但還可以在第二襯底710與第一外部電路圖案781和第二外部電路圖案782之間設(shè)置絕緣層。

虛設(shè)絕緣圖案730可以設(shè)置在下互連圖案720的與第二襯底710相反的頂表面上。虛設(shè)絕緣圖案730可以在其中具有多個(gè)接觸孔744。接觸孔744中的每個(gè)可以穿透虛設(shè)絕緣圖案730以暴露下互連圖案720。接觸孔744可以被設(shè)置為從平面圖來(lái)看是彼此分開的。在一些實(shí)施例中，接觸孔744可以被排列為：當(dāng)從平面圖來(lái)看時(shí)，其位于構(gòu)成蜂窩結(jié)構(gòu)的多個(gè)六邊形的中心點(diǎn)和頂點(diǎn)處。在一些實(shí)施例中，虛設(shè)絕緣圖案730可以由單個(gè)氧化物層或多個(gè)絕緣層組成。

電容器740的下電極圖案741可以設(shè)置在通過(guò)接觸孔744而暴露的下互連圖案720上以及虛設(shè)絕緣圖案730的通過(guò)接觸孔744而暴露的側(cè)壁上。下電極圖案741可以延伸至虛設(shè)絕緣圖案730的頂表面上。下電極圖案741可以與接觸孔744中的下互連圖案720直接接觸。因此，下電極圖案741可以電連接至下互連圖案720。

下電極圖案741可以被設(shè)置為暴露與虛設(shè)絕緣圖案730的邊緣區(qū)相對(duì)應(yīng)的第一區(qū)R3的頂表面。相應(yīng)地，下電極圖案741可以被設(shè)置為覆蓋被第一區(qū)R3圍繞的虛設(shè)絕緣圖案730的整個(gè)表面。在一些實(shí)施例中，下電極圖案741可以包括單個(gè)金屬層或諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。

電容器740的電介質(zhì)圖案742可以被設(shè)置為覆蓋下電極圖案741。在第一區(qū)R3中，電介質(zhì)圖案742可以覆蓋下電極圖案741的側(cè)壁，且可以延伸至虛設(shè)絕緣圖案730的暴露的頂表面上。電介質(zhì)圖案742可以被設(shè)置為暴露第一區(qū)R3的邊緣。在一些實(shí)施例中，電介質(zhì)圖案742可以為高k電介質(zhì)層，諸如氮化硅(SiN)層、氧化鋁(Al₂O₃)層、五氧化二鉭(Ta₂O₅)層、氧化鋯(ZrO₂)層和氧化鉿(HfO₂)層。可選地，電介質(zhì)圖案742可以為由組合層(諸如ZrO₂/Al₂O₃/ZrO₂)組成的高k電介質(zhì)層。

電容器740的上電極圖案743可以被設(shè)置為覆蓋電介質(zhì)圖案742以及虛設(shè)絕緣圖案730的通過(guò)電介質(zhì)圖案742而暴露的頂表面。上電極圖案743可以被設(shè)置為填充接觸孔744，且具有平坦的頂表面。在一些實(shí)施例中，上電極圖案743可以包括單個(gè)金屬層或者諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。

上互連圖案750可以設(shè)置在上電極圖案743上。上電極圖案743的頂表面可以與上互連圖案750的底表面直接接觸。因此，上電極圖案743可以電連接至上互連圖案750。在一些實(shí)施例中，上互連圖案750可以從上電極圖案743的側(cè)壁橫向突出而具有懸垂部分。

如參照?qǐng)D8和圖9所述，第一外部電路圖案781可以經(jīng)由第一通道771電連接至邏輯單元600的第二互連圖案692。此外，第一外部電路圖案781可以經(jīng)由第二通道772電連接至下互連圖案720。相應(yīng)地，第一P溝道MOS晶體管PMOS1的P型漏極區(qū)641和第一N溝道MOS晶體管NMOS1的N型漏極區(qū)643(對(duì)應(yīng)于圖1中的第一連接節(jié)點(diǎn)“a”)可以電連接至電容器740的下電極圖案741。

第二外部電路圖案782可以經(jīng)由第三通道773電連接至上互連圖案750。此外，第二外部電路圖案782可以經(jīng)由第四通道774電連接至邏輯單元600的第二互連圖案691。相應(yīng)地，第二P溝道MOS晶體管PMOS2的P型漏極區(qū)645和第二N溝道MOS晶體管NMOS2的N型漏極區(qū)647(對(duì)應(yīng)于圖1中的第二連接節(jié)點(diǎn)“b”)可以電連接至電容器740的上電極圖案743。

圖11是圖示根據(jù)又一個(gè)實(shí)施例的開關(guān)電容器DC-DC轉(zhuǎn)換器140的剖視圖。參見圖11，開關(guān)電容器DC-DC轉(zhuǎn)換器140可以具有邏輯單元800和電容器單元900的層疊結(jié)構(gòu)，邏輯單元800包括邏輯器件，電容器單元900包括電容器。

邏輯單元800可以被接合至電容器單元900，使得邏輯單元800的表面接觸電容器單元900的表面。邏輯單元800可以包括設(shè)置在第一襯底810中的邏輯器件、設(shè)置在第一襯底810上的第一層間絕緣層850以及設(shè)置在第一層間絕緣層850中的互連圖案873、877、891和892?；ミB圖案873、877、891和892可以包括第一互連圖案873和877以及設(shè)置在與第一互連圖案873和877的不同的水平處的第二互連圖案891和892。

電容器單元900可以包括設(shè)置在第二襯底910上的電容器940、設(shè)置在第二襯底910上以覆蓋電容器940的第二層間絕緣層960以及設(shè)置在第二層間絕緣層960中的互連圖案920和950?；ミB圖案920和950可以包括下互連圖案920和上互連圖案950。

第一襯底810可以具有接觸第一層間絕緣層850的表面的頂表面810a和與第一層 間絕緣層850相反的底表面810b。第二襯底910可以具有接觸第二層間絕緣層960的表面的頂表面910a和與第二層間絕緣層960相反的底表面910b。第一襯底810的底表面810b可以直接接合至第二襯底910的底表面910b。在一些實(shí)施例中，第一襯底810和第二襯底910中的每個(gè)可以為硅層。在這種情況下，邏輯單元800與電容器單元900可以經(jīng)由硅-硅接合而附接于彼此。在其他實(shí)施例中，可以在第一襯底810與第二襯底910之間設(shè)置絕緣層。

包括第一外部電路圖案981和第二外部電路圖案982的多個(gè)外部電路圖案可以設(shè)置在第二層間絕緣層960的與第二襯底910相反的頂表面960a上。除第一外部電路圖案981和第二外部電路圖案982之外，還可以提供額外的外部電路圖案(在圖11中未示出)。額外的外部電路圖案(在圖11中未示出)可以包括分別連接至輸入電壓端子(圖1中的VIN)、輸出電壓端子(圖1中的VOUT)、接地端子(圖1中的GND)和柵極電壓輸入端子(圖1中的VG)。

第一外部電路圖案981和第二外部電路圖案982可以分別連接至圖1中示出的第一連接節(jié)點(diǎn)“a”和第二連接節(jié)點(diǎn)“b”。第一外部電路圖案981可以經(jīng)由第一通道971電連接至邏輯單元800的第二互連圖案892，第一通道971穿透第二層間絕緣層960、第二襯底910和第一襯底810，且延伸至第一層間絕緣層850中。此外，第一外部電路圖案981可以經(jīng)由設(shè)置在第二層間絕緣層960中的第二通道972電連接至電容器單元900的下互連圖案920。相應(yīng)地，邏輯單元800的第二互連圖案892可以電連接至電容器單元900的下互連圖案920。

第二外部電路圖案982可以經(jīng)由設(shè)置在第二層間絕緣層960中的第三通道973電連接至電容器單元900的上互連圖案950。此外，第二外部電路圖案982可以經(jīng)由第四通道974電連接至邏輯單元800的第二互連圖案891，第四通道974穿透第二層間絕緣層960、第二襯底910和第一襯底810，且延伸至第一層間絕緣層850中。相應(yīng)地，邏輯單元800的第二互連圖案891可以電連接至電容器單元900的上互連圖案950。

圖12是詳細(xì)地圖示圖11中的邏輯單元800的剖視圖。在圖12中，與圖1和圖11中所用的相同的附圖標(biāo)記或標(biāo)識(shí)符可以表示相同的元件。參見圖11和圖12，邏輯單元800可以包括設(shè)置在第一襯底810中的邏輯器件。

該邏輯器件可以被配置為包括第一CMOS器件CMOS1和第二CMOS器件CMOS2。第一CMOS器件CMOS1可以包括第一N溝道MOS晶體管NMOS1和第一P溝道MOS晶體管PMOS1。第二CMOS器件CMOS2可以包括第二N溝道MOS晶體管NMOS2和第二P溝道MOS晶體管PMOS2。具體地，如上所述，第一襯底810可以 具有頂表面810a和底表面810b。第一襯底810的底表面810b可以接觸第二襯底910的底表面910b。在一些實(shí)施例中，第一襯底610可以為P型半導(dǎo)體襯底。

溝槽隔離層813可以設(shè)置在第一襯底810的上區(qū)的特定部分中而將MOS晶體管PMOS1、NMOS1、PMOS2和NMOS2彼此隔離。第一襯底810的上區(qū)可以對(duì)應(yīng)于鄰近于頂表面810a的區(qū)域。

第一N型阱區(qū)811可以設(shè)置在第一襯底810的上部中以用作第一P溝道MOS晶體管PMOS1的塊體區(qū)(或本體區(qū))。第二N型阱區(qū)812可以設(shè)置在第一襯底810的上部中以用作第二P溝道MOS晶體管PMOS2的塊體區(qū)(或本體區(qū))。第一襯底810的上區(qū)或上部可以對(duì)應(yīng)于鄰近于頂表面810a的區(qū)域或部分。

第一P溝道MOS晶體管PMOS1可以包括設(shè)置在第一襯底810的頂表面810a上的第一柵極疊層。第一柵極疊層可以包括順序地層疊在第一襯底810的頂表面810a上的第一柵極絕緣層圖案821和第一柵極導(dǎo)電層圖案831。第一柵極疊層可以對(duì)應(yīng)于圖1中所示的第一P溝道MOS晶體管PMOS1的柵極端子G1。

第一N溝道MOS晶體管NMOS1可以包括設(shè)置在第一襯底810的頂表面810a上的第二柵極疊層。第二柵極疊層可以包括順序地層疊在第一襯底810的頂表面810a上的第二柵極絕緣層圖案822和第二柵極導(dǎo)電層圖案832。第二柵極疊層可以對(duì)應(yīng)于圖1中所示的第一N溝道MOS晶體管NMOS1的柵極端子G2。

第二P溝道MOS晶體管PMOS2可以包括設(shè)置在第一襯底810的頂表面810a上的第三柵極疊層。第三柵極疊層可以包括順序地層疊在第一襯底810的頂表面810a上的第三柵極絕緣層圖案823和第三柵極導(dǎo)電層圖案833。第三柵極疊層可以對(duì)應(yīng)于圖1中所示的第二P溝道MOS晶體管PMOS2的柵極端子G3。

第二N溝道MOS晶體管NMOS2可以包括設(shè)置在第一襯底810的頂表面810a上的第四柵極疊層。第四柵極疊層可以包括順序地層疊在第一襯底810的頂表面810a上的第四柵極絕緣層圖案824和第四柵極導(dǎo)電層圖案834。第四柵極疊層可以對(duì)應(yīng)于圖1中所示的第二N溝道MOS晶體管NMOS2的柵極端子G4。

第一P溝道MOS晶體管PMOS1可以包括P型源極區(qū)842和P型漏極區(qū)841，P型源極區(qū)842和P型漏極區(qū)841設(shè)置在第一N型阱區(qū)811的上部中，且通過(guò)與第一柵極疊層垂直交疊的溝道區(qū)彼此分開。P型源極區(qū)842和P型漏極區(qū)841可以分別對(duì)應(yīng)于圖1中所示的第一P溝道MOS晶體管PMOS1的源極端子S1和漏極端子D1。

第二P溝道MOS晶體管PMOS2可以包括P型源極區(qū)846和P型漏極區(qū)845，P 型源極區(qū)846和P型漏極區(qū)845設(shè)置在第二N型阱區(qū)812的上部中，且通過(guò)與第三柵極疊層垂直交疊的溝道區(qū)彼此分開。P型源極區(qū)846和P型漏極區(qū)845可以分別對(duì)應(yīng)于圖1中所示的第二P溝道MOS晶體管PMOS2的源極端子S3和漏極端子D3。

第一N溝道MOS晶體管NMOS1可以包括N型源極區(qū)844和N型漏極區(qū)843，N型源極區(qū)844和N型漏極區(qū)843設(shè)置在第一襯底810的上部中，且通過(guò)與第二柵極疊層垂直交疊的溝道區(qū)彼此分開。N型源極區(qū)844和N型漏極區(qū)843可以分別對(duì)應(yīng)于圖1中所示的第一N溝道MOS晶體管NMOS1的源極端子S2和漏極端子D2。

第二N溝道MOS晶體管NMOS2可以包括N型源極區(qū)848和N型漏極區(qū)847，N型源極區(qū)848和N型漏極區(qū)847設(shè)置在第一襯底810的上部中，且通過(guò)與第四柵極疊層垂直交疊的溝道區(qū)彼此分開。N型源極區(qū)848和N型漏極區(qū)847可以分別對(duì)應(yīng)于圖1中所示的第二N溝道MOS晶體管NMOS2的源極端子S4和漏極端子D4。

第一層間絕緣層850可以設(shè)置在第一襯底810的頂表面810a上以覆蓋第一柵極疊層至第四柵極疊層。第一層間絕緣層850可以具有包括垂直層疊的多個(gè)絕緣層的多層結(jié)構(gòu)。在一些實(shí)施例中，第一層間絕緣層850可以包括多個(gè)氧化物層。

多個(gè)互連圖案可以設(shè)置在第一層間絕緣層850中。多個(gè)互連圖案可以具有多層互連結(jié)構(gòu)。多水平互連結(jié)構(gòu)可以包括設(shè)置在靠近第一襯底810的頂表面810a的最低水平(即，第一水平)處的第一互連圖案871～879。多水平互連結(jié)構(gòu)還可以包括設(shè)置在遠(yuǎn)離第一襯底810的頂表面810a的最高水平(即，第二水平)處的第二互連圖案891和892。雖然在圖中未示出，但可以在第一水平與第二水平之間的第一層間絕緣層850中額外設(shè)置至少一個(gè)互連圖案。例如，圖12中示出的一個(gè)或更多個(gè)互連圖案可以設(shè)置在第一層間絕緣層850中的水平處。

第一互連圖案871可以經(jīng)由道851電連接至第二N溝道MOS晶體管NMOS2的N型源極區(qū)848。第一互連圖案873可以經(jīng)由道853和道854電連接至第二N溝道MOS晶體管NMOS2的N型漏極區(qū)847和第二P溝道MOS晶體管PMOS2的P型漏極區(qū)845。

第一互連圖案875可以經(jīng)由道856和道857電連接至第二P溝道MOS晶體管PMOS2的P型源極區(qū)846和第一N溝道MOS晶體管NMOS1的N型源極區(qū)844。第一互連圖案877可以經(jīng)由道859和道860電連接至第一N溝道MOS晶體管NMOS1的N型漏極區(qū)843和第一P溝道MOS晶體管PMOS1的P型漏極區(qū)841。第一互連圖案879可以經(jīng)由道862電耦接至第一P溝道MOS晶體管PMOS1的P型源極區(qū)842。第一互連圖案872、874、876和878可以分別經(jīng)由道852、道855、道858和道861而電連接至第四柵極導(dǎo)電層圖案834、第三柵極導(dǎo)電層圖案833、第二柵極導(dǎo)電層圖案832和第一柵極 導(dǎo)電層圖案831。

第二互連圖案891可以經(jīng)由道881電連接至第一互連圖案873。第二互連圖案892可以經(jīng)由道882電連接至第一互連圖案877。

如參照?qǐng)D11所述，第二互連圖案892可以經(jīng)由第一通道971電連接至第一外部電路圖案(圖11中的981)，第一通道971穿透第二層間絕緣層960、第二襯底910和第一襯底810，且延伸至第一層間絕緣層850中。相應(yīng)地，第一P溝道MOS晶體管PMOS1的P型漏極區(qū)841和第一N溝道MOS晶體管NMOS1的N型漏極區(qū)843(對(duì)應(yīng)于圖1中的第一連接節(jié)點(diǎn)“a”)可以經(jīng)由第一互連圖案877、第二互連圖案892以及道859、道860和道882電連接至第一通道971。

此外，第二互連圖案891可以經(jīng)由第四通道電連接至第二外部電路圖案(圖11中的982)，第四通道974穿透第二層間絕緣層960、第二襯底910和第一襯底810，且延伸至第一層間絕緣層850中。相應(yīng)地，第二P溝道MOS晶體管PMOS2的P型漏極區(qū)845和第二N溝道MOS晶體管NMOS2的N型漏極區(qū)847(對(duì)應(yīng)于圖1中的第二連接節(jié)點(diǎn)“b”)可以經(jīng)由第一互連圖案873、第二互連圖案891以及道853、道854和道881而電連接至第四通道974。

圖13是詳細(xì)地圖示圖11中的電容器單元900的剖視圖。在圖13中，與圖11和圖12中所用的相同的附圖標(biāo)記或標(biāo)識(shí)符可以表示相同的元件。

參見圖11、圖12和圖13，電容器單元900可以包括設(shè)置在第二襯底910上的電容器940。由于當(dāng)電容器單元900被接合至邏輯單元800時(shí)，電容器單元900被翻轉(zhuǎn)，因此第二襯底910在圖13中被示出為使得第二襯底910的頂表面910a面朝下，而第二襯底910的底表面910b面朝上。

下互連圖案920可以設(shè)置在第二襯底910的與第一襯底810相反的頂表面910a上。雖然在圖中未示出，但可以在第二襯底910與下互連圖案920之間設(shè)置絕緣層。第一外部電路圖案981和第二外部電路圖案982可以設(shè)置在第二層間絕緣層960的頂表面960a上。

虛設(shè)絕緣圖案930可以設(shè)置在下互連圖案920的與第二襯底910相反的頂表面上。虛設(shè)絕緣圖案930可以在其中具有多個(gè)接觸孔944。接觸孔944中的每個(gè)可以穿透虛設(shè)絕緣圖案930以暴露下互連圖案920。接觸孔944可以被設(shè)置為從平面圖來(lái)看是彼此分開的。在一些實(shí)施例中，接觸孔944可以被排列為：當(dāng)從平面圖來(lái)看時(shí)，其位于構(gòu)成蜂窩結(jié)構(gòu)的多個(gè)六邊形的中心點(diǎn)或頂點(diǎn)處。在一些實(shí)施例中，虛設(shè)絕緣圖案930可以由單 個(gè)氧化物層或多個(gè)絕緣層組成。

電容器940的下電極圖案941可以設(shè)置在通過(guò)接觸孔944而暴露的下互連圖案920上以及虛設(shè)絕緣圖案930的通過(guò)接觸孔944而暴露的側(cè)壁上。下電極圖案941可以延伸至虛設(shè)絕緣圖案930的頂表面上。下電極圖案940可以與接觸孔944中的下互連圖案920直接接觸。因此，下電極圖案941可以電連接至下互連圖案920。

下電極圖案941可以被設(shè)置為暴露與虛設(shè)絕緣圖案930的邊緣區(qū)相對(duì)應(yīng)的第一區(qū)R4的頂表面。相應(yīng)地，下電極圖案941可以被設(shè)置為覆蓋被第一區(qū)R4圍繞的虛設(shè)絕緣圖案930的整個(gè)表面。在一些實(shí)施例中，下電極圖案941可以包括單個(gè)金屬層或者諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。

電容器940的電介質(zhì)圖案942可以被設(shè)置為覆蓋下電極圖案941。在第一區(qū)R4中，電介質(zhì)圖案942可以覆蓋下電極圖案941的側(cè)壁，且可以延伸至虛設(shè)絕緣圖案930的暴露的頂表面上。電介質(zhì)圖案942可以被設(shè)置為暴露第一區(qū)R4的邊緣。在一些實(shí)施例中，電介質(zhì)圖案942可以為高k電介質(zhì)層，諸如氮化硅(SiN)層、氧化鋁(Al₂O₃)層、五氧化二鉭(Ta₂O₅)層、氧化鋯(ZrO₂)層或氧化鉿(HfO₂)層。可選地，電介質(zhì)圖案942可以為由組合物(諸如ZrO₂/Al₂O₃/ZrO₂層)組成的高k電介質(zhì)層。

電容器940的上電極圖案943可以被設(shè)置為覆蓋電介質(zhì)圖案942以及虛設(shè)絕緣圖案930通過(guò)電介質(zhì)圖案942而暴露的頂表面。上電極圖案943可以被設(shè)置為填充接觸孔944，且具有平坦的頂表面。在一些實(shí)施例中，上電極圖案943可以包括單個(gè)金屬層或諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。

上互連圖案950可以設(shè)置在上電極圖案943的與虛設(shè)絕緣圖案930相反的頂表面上。上電極圖案943的頂表面可以與上互連圖案950的底表面直接接觸。因此，上電極圖案943可以電連接至上互連圖案950。在一些實(shí)施例中，上互連圖案950可以從上電極圖案943的側(cè)壁橫向突出而具有懸垂部分。

如參照?qǐng)D11和圖12所述，第一外部電路圖案981可以經(jīng)由第一通道971電連接至邏輯單元800的第二互連圖案892。此外，第一外部電路圖案981可以經(jīng)由第二通道972電連接至下互連圖案920。相應(yīng)地，第一P溝道MOS晶體管PMOS1的P型漏極區(qū)841和第一N溝道MOS晶體管NMOS1的N型漏極區(qū)843(對(duì)應(yīng)于圖1中的第一連接節(jié)點(diǎn)“a”)可以電連接至電容器940的下電極圖案941。

第二外部電路圖案982可以經(jīng)由第三通道973電連接至上互連圖案950。此外，第二外部電路圖案982可以經(jīng)由第四通道974電連接至邏輯單元800的第二互連圖案891。 相應(yīng)地，第二P溝道MOS晶體管PMOS2的P型漏極區(qū)845和第二N溝道MOS晶體管NMOS2的N型漏極區(qū)847(對(duì)應(yīng)于圖1中的第二連接節(jié)點(diǎn)“b”)可以電連接至電容器940的上電極圖案943。

圖14至圖19是圖示制造圖2中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器110的方法的剖視圖。參見圖14，可以提供用于制造開關(guān)電容器DC-DC轉(zhuǎn)換器110的第一結(jié)構(gòu)201。具體地，第一結(jié)構(gòu)210可以被提供為包括多個(gè)邏輯單元200，多個(gè)邏輯單元200中的每個(gè)被形成為包括多個(gè)開關(guān)元件(諸如MOS晶體管)。在一些實(shí)施例中，第一結(jié)構(gòu)201可以為硅晶片?？梢酝ㄟ^(guò)將多個(gè)邏輯單元200集成至單個(gè)晶片中來(lái)形成第一結(jié)構(gòu)201。邏輯單元200中的每個(gè)可以被提供為包括形成在第一襯底210中和上的第一CMOS器件CMOS1和第二CMOS器件CMOS2、形成在第一襯底210上而覆蓋第一CMOS器件CMOS1和第二CMOS器件CMOS2的第一層間絕緣層250以及形成在第一層間絕緣層250中的互連圖案271～279、291和292。

邏輯單元200中的每個(gè)可以使用CMOS工藝技術(shù)來(lái)形成。具體地，可以在具有P型導(dǎo)電性的第一襯底210的上區(qū)中形成第一N型阱區(qū)211和第二N型阱區(qū)212?？梢栽诘谝灰r底210的上區(qū)中形成溝槽隔離層213以定義有源區(qū)?？梢栽诘谝灰r底210上形成第一柵極疊層至第四柵極疊層。

第一柵極疊層可以被形成為包括順序地層疊的第一柵極絕緣層圖案221和第一柵極導(dǎo)電層圖案231。第二柵極疊層可以被形成為包括順序地層疊的第二柵極絕緣層圖案222和第二柵極導(dǎo)電層圖案232。第三柵極疊層可以被形成為包括順序地層疊的第三柵極絕緣層圖案223和第三柵極導(dǎo)電層圖案233。第四柵極疊層可以被形成為包括順序地層疊的第四柵極絕緣層圖案224和第四柵極導(dǎo)電層圖案234。

第一柵極絕緣層圖案221和第一柵極導(dǎo)電層圖案231可以對(duì)應(yīng)于構(gòu)成第一CMOS器件CMOS1的第一P溝道MOS晶體管PMOS1的柵極端子(圖1中的G1)。第二柵極絕緣層圖案222和第二柵極導(dǎo)電層圖案232可以對(duì)應(yīng)于構(gòu)成第一CMOS器件CMOS1的第一N溝道MOS晶體管NMOS1的柵極端子(圖1中的G2)。第三柵極絕緣層圖案223和第三柵極導(dǎo)電層圖案233可以對(duì)應(yīng)于構(gòu)成第二CMOS器件CMOS2的第二P溝道MOS晶體管PMOS2的柵極端子(圖1中的G3)。第四柵極絕緣層圖案224和第四柵極導(dǎo)電層圖案234可以對(duì)應(yīng)于構(gòu)成第二CMOS器件CMOS2的第二N溝道MOS晶體管NMOS2的柵極端子(圖1中的G4)。

可以使用第一柵極疊層和第三柵極疊層以及溝槽隔離層213作為注入掩膜來(lái)將P型雜質(zhì)離子注入第一N型阱區(qū)211和第二N型阱區(qū)212的上區(qū)中，由此形成P型漏極區(qū) 241和245以及P型源極區(qū)242和246?？梢允褂玫诙艠O疊層和第四柵極疊層以及溝槽隔離層213作為注入掩膜來(lái)將N型雜質(zhì)離子注入第一襯底210的上區(qū)中，由此形成N型漏極區(qū)243和247以及N型源極區(qū)244和248。

P型漏極區(qū)241和P型源極區(qū)242可以分別對(duì)應(yīng)于構(gòu)成第一CMOS器件CMOS1的第一P溝道MOS晶體管PMOS1的漏極端子(圖1中的D1)和源極端子(圖1中的S1)。P型漏極區(qū)245和P型源極區(qū)246可以分別對(duì)應(yīng)于構(gòu)成第二CMOS器件CMOS2的第二P溝道MOS晶體管PMOS2的漏極端子(圖1中的D3)和源極端子(圖1中的S3)。

N型漏極區(qū)243和N型源極區(qū)244可以分別對(duì)應(yīng)于構(gòu)成第一CMOS器件CMOS1的第一N溝道MOS晶體管NMOS1的漏極端子(圖1中的D2)和源極端子(圖1中的S2)。N型漏極區(qū)247和N型源極區(qū)248可以分別對(duì)應(yīng)于構(gòu)成第二CMOS器件CMOS2的第二N溝道MOS晶體管NMOS2的漏極端子(圖1中的D4)和源極端子(圖1中的S4)。

第一絕緣層250p可以形成在包括P型漏極區(qū)241和245和P型源極區(qū)242和246以及N型漏極區(qū)243和247和N型源極區(qū)244和248的第一襯底210上?？梢孕纬纱┩傅谝唤^緣層250p的多個(gè)道251～262?？梢栽诘谝唤^緣層250p上形成第一互連圖案271～279。

第一互連圖案271可以被形成為經(jīng)由道251電連接至第二N溝道MOS晶體管NMOS2的N型源極區(qū)248。第一互連圖案273可以被形成為經(jīng)由道253和道254而電連接至第二N溝道MOS晶體管NMOS2的N型漏極區(qū)247和第二P溝道MOS晶體管PMOS2的P型漏極區(qū)245。第一互連圖案275可以被形成為經(jīng)由道256和道257而電連接至第二P溝道MOS晶體管PMOS2的P型源極區(qū)246和第一N溝道MOS晶體管NMOS1的N型源極區(qū)244。

第一互連圖案277可以被形成為經(jīng)由道259和道260而電連接至第一N溝道MOS晶體管NMOS1的N型漏極區(qū)243和第一P溝道MOS晶體管PMOS1的P型漏極區(qū)241。第一互連圖案279可以被形成為經(jīng)由道262電連接至第一P溝道MOS晶體管PMOS1的P型源極區(qū)242。第一互連圖案272、274、276和278可以被形成為分別經(jīng)由道252、道255、道258和道261而電連接至第四柵極導(dǎo)電層圖案234、第三柵極導(dǎo)電層圖案233、第二柵極導(dǎo)電層圖案232和第一柵極導(dǎo)電層圖案231。

可以在第一絕緣層250p和第一互連圖案271～279上形成第二絕緣層250q?？梢孕纬纱┩傅诙^緣層250q的多個(gè)道281和282?？梢栽诘诙^緣層250q上形成第二互連 圖案291和292。

第二互連圖案291可以被形成為經(jīng)由道281電連接至第一互連圖案273。第二互連圖案292可以被形成為經(jīng)由道282電連接至第一互連圖案277。

為了避免附圖復(fù)雜，在圖14中未示出連接至剩余的第一互連圖案271、272、274～276、278和279的其他道和其他第二互連圖案?？梢栽诘诙^緣層250q以及第二互連圖案291和292上形成第三絕緣層250r。在一些實(shí)施例中，第一絕緣層250p、第二絕緣層250q和第三絕緣層250r可以由相同的絕緣層(例如，氧化物層)形成。第一絕緣層250p、第二絕緣層250q和第三絕緣層250r可以構(gòu)成邏輯單元200的第一層間絕緣層250。

參見圖15，可以提供用于制造開關(guān)電容器DC-DC轉(zhuǎn)換器110的第二結(jié)構(gòu)301。第二結(jié)構(gòu)301可以被提供為包括多個(gè)電容器。在一些實(shí)施例中，第二結(jié)構(gòu)301可以為硅晶片。第二結(jié)構(gòu)301可以被提供為包括多個(gè)電容器單元300。

電容器單元300中的每個(gè)可以被提供為包括形成在第二襯底310上的電容器340、形成在第二襯底310上以覆蓋電容器340的第二層間絕緣層360以及形成在第二層間絕緣層360中的下互連圖案320和上互連圖案350。為了形成電容器340，下互連圖案320可以形成在第二襯底310上。

虛設(shè)絕緣圖案330可以形成在下互連圖案320上。在一些實(shí)施例中，虛設(shè)絕緣圖案330可以由單個(gè)氧化物層或多個(gè)絕緣層形成。虛設(shè)絕緣圖案330可以被形成為在其中具有多個(gè)接觸孔344。接觸孔344可以穿透虛設(shè)絕緣圖案330以暴露下互連圖案320。如圖16的平面圖中所示，接觸孔344可以被排列為：位于構(gòu)成蜂窩結(jié)構(gòu)的多個(gè)六邊形的中心點(diǎn)和頂點(diǎn)處。

再次參見圖15，下電極圖案341可以形成在下互連圖案320的通過(guò)接觸孔344而暴露的部分上、虛設(shè)絕緣圖案330的通過(guò)接觸孔344而暴露的側(cè)壁上以及虛設(shè)絕緣圖案330的頂表面上。在一些實(shí)施例中，下電極圖案341可以由單個(gè)金屬層或者諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層形成。下電極圖案341可以被形成為暴露虛設(shè)絕緣圖案330的頂表面的邊緣。虛設(shè)絕緣圖案330的暴露的邊緣可以具有沿虛設(shè)絕緣圖案330的邊界的特定寬度。

電介質(zhì)圖案342可以形成在下電極圖案341上。在一些實(shí)施例中，電介質(zhì)圖案342可以由高k電介質(zhì)層形成，諸如氮化硅(SiN)層、氧化鋁(Al₂O₃)層、五氧化二鉭(Ta2O₅)層、氧化鋯(ZrO₂)層或氧化鉿(HfO₂)層?？蛇x地，電介質(zhì)圖案342可以由高k電介 質(zhì)層形成，該高k電介質(zhì)層由諸如ZrO₂/Al₂O₃/ZrO₂的組合層組成。

上電極圖案343可以形成在電介質(zhì)圖案342上。上電極圖案343可以被形成為填充接觸孔344。在一些實(shí)施例中，上電極圖案343可以由單個(gè)金屬層或者諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層形成。

下電極圖案341、電介質(zhì)圖案342和上電極圖案343可以構(gòu)成電容器340。下電極圖案341、電介質(zhì)圖案342和上電極圖案343中的每種可以被形成為與虛設(shè)絕緣圖案330的頂表面、接觸孔344的側(cè)壁以及接觸孔344的底表面交疊。因此，電容器340的電容值可以增大。

第一絕緣層361可以形成在第二襯底310和下互連圖案320上。上互連圖案350可以形成在第一絕緣層361和上電極圖案343上。上互連圖案350的底表面可以與上電極圖案343的頂表面直接接觸。第二絕緣層362可以形成在第一絕緣層361和上互連圖案350上。在一些實(shí)施例中，第一絕緣層361和第二絕緣層362可以由相同的絕緣層(例如，氧化物層)形成。第一絕緣層361和第二絕緣層362可以構(gòu)成電容器單元300的第二層間絕緣層360。

參見圖17，第一結(jié)構(gòu)(圖14中的201)和第二結(jié)構(gòu)(圖15中的301)可以彼此接合，使得第一結(jié)構(gòu)201的邏輯單元200分別接合至第二結(jié)構(gòu)301的電容器單元300。第一結(jié)構(gòu)201和第二結(jié)構(gòu)301可以以晶片為單位彼此接合。第一結(jié)構(gòu)201和第二結(jié)構(gòu)301可以彼此接合，使得構(gòu)成每個(gè)邏輯單元200的第一層間絕緣層250的頂表面250a附接至構(gòu)成每個(gè)電容器單元300的第二層間絕緣層360的頂表面360a。

為了將邏輯單元200接合至電容器單元300，包括邏輯單元200的第一結(jié)構(gòu)201可以位于包括電容器單元300的第二結(jié)構(gòu)301之上，使得第一層間絕緣層250的頂表面250a面向第二層間絕緣層360的頂表面360a。在這種情況下，邏輯單元200可以被上下翻轉(zhuǎn)。即，每個(gè)邏輯單元200的第一襯底210可以位于上面。

在邏輯單元200被接合至電容器單元300之前，可以將使用等離子體的清洗工藝和表面激活工藝應(yīng)用至第一層間絕緣層250的頂表面250a和第二層間絕緣層360的頂表面360a。在清洗工藝和表面激活工藝被執(zhí)行之后，第一結(jié)構(gòu)201可以在特定溫度下被朝著第二結(jié)構(gòu)301下壓以將邏輯單元200分別接合至電容器單元300。

參見圖18，可以研磨(grind)電容器單元300的第二襯底310以減小第二襯底310的厚度?？梢允褂贸Ｒ?guī)晶片研磨工藝來(lái)研磨電容器單元300的第二襯底310。隨后，可以在由單個(gè)邏輯單元200和接合至單個(gè)邏輯單元200的單個(gè)電容器單元300組成的每個(gè) 單元中形成第一通道孔至第四通道孔391、392、393和394。

第一通道孔391可以穿透第二襯底310(即，被研磨的第二襯底310)和第二層間絕緣層360，且可以延伸至第一層間絕緣層250中以暴露邏輯單元200的第二互連圖案292的一部分。第二通道孔392可以穿透第二襯底310以暴露電容器單元300的下互連圖案320的一部分。第三通道孔393可以穿透第二襯底310，且可以延伸至第二層間絕緣層360中以暴露電容器單元300的上互連圖案350的一部分。第四通道孔394可以穿透第二襯底310和第二層間絕緣層360，且可以延伸至第一層間絕緣層250中以暴露邏輯單元200的第二互連圖案291的一部分。在一些實(shí)施例中，第一通道孔至第四通道孔391、392、393和394可以利用激光束來(lái)形成。雖然在圖中未示出，但可以在第一通道孔至第四通道孔391、392、393和394的側(cè)壁上順序地形成絕緣層和金屬種子層。

參見圖19，第一通道孔至第四通道孔391、392、393和394可以用諸如金屬層的導(dǎo)電層來(lái)填充以在第一通道孔至第四通道孔391、392、393和394中分別形成第一通道至第四通道371、372、373和374。第一通道至第四通道371、372、373和374可以使用電鍍工藝來(lái)形成，該電鍍工藝采用金屬種子層作為種子層。

第一通道371的一端可以耦接至邏輯單元200的第二互連圖案292，以及第二通道372的一端可以耦接至電容器單元300的下互連圖案320。此外，第三通道373可以耦接至電容器單元300的上互連圖案350，以及第四通道374可以耦接至邏輯單元200的第二互連圖案291。

第一外部電路圖案381和第二外部電路圖案382可以形成在第二襯底310的與第二層間絕緣層360相反的底表面上。第一外部電路圖案381可以被形成為電連接至第一通道371和第二通道372。第二外部電路圖案382可以被形成為電連接至第三通道373和第四通道374。

圖20至圖24是圖示制造圖5中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器120的方法的剖視圖。參見圖20，可以提供用于制造開關(guān)電容器DC-DC轉(zhuǎn)換器120的第一結(jié)構(gòu)401。具體地，第一結(jié)構(gòu)401可以被提供為包括多個(gè)邏輯單元400，多個(gè)邏輯單元400中的每個(gè)被形成為包括諸如MOS晶體管的多個(gè)開關(guān)元件。在一些實(shí)施例中，第一結(jié)構(gòu)401可以是硅晶片。

第一結(jié)構(gòu)401可以通過(guò)將多個(gè)邏輯單元400集成至單個(gè)晶片中來(lái)形成。邏輯單元400中的每個(gè)可以被提供為包括形成在第一襯底410中和上的第一CMOS晶體管CMOS1和第二CMOS晶體管CMOS2、形成在第一襯底410上以覆蓋第一CMOS器件CMOS1和第二CMOS器件CMOS2的第一層間絕緣層450以及形成在第一層間絕緣層450中的 互連圖案471～479、491和492。

邏輯單元400中的每個(gè)可以使用CMOS工藝技術(shù)來(lái)形成。具體地，可以在具有P型導(dǎo)電性的第一襯底410的上區(qū)中形成第一N型阱區(qū)411和第二N型阱區(qū)412?？梢栽诘谝灰r底410的上區(qū)中形成溝槽隔離層413以限定有源區(qū)。

可以在第一襯底410上形成第一柵極疊層至第四柵極疊層。第一柵極疊層可以被形成為包括順序地層疊的第一柵極絕緣層圖案421和第一柵極導(dǎo)電層圖案431。第二柵極疊層可以被形成為包括順序地層疊的第二柵極絕緣層圖案422和第二柵極導(dǎo)電層圖案432。第三柵極疊層可以被形成為包括順序地層疊的第三柵極絕緣層圖案423和第三柵極導(dǎo)電層圖案433。第四柵極疊層可以被形成為包括順序地層疊的第四柵極絕緣層圖案424和第四柵極導(dǎo)電層圖案434。

可以使用第一柵極疊層和第三柵極疊層以及溝槽隔離層413作為注入掩膜來(lái)將P型雜質(zhì)離子注入第一N型阱區(qū)411和第二N型阱區(qū)412的上區(qū)中，由此形成P型漏極區(qū)441和445以及P型源極區(qū)442和446?？梢允褂玫诙艠O疊層和第四柵極疊層以及溝槽隔離層413作為注入掩膜來(lái)將N型雜質(zhì)離子注入第一襯底410的上區(qū)中，由此形成N型漏極區(qū)443和447以及N型源極區(qū)444和448。

可以在包括P型漏極區(qū)441和445和P型源極區(qū)442和446以及N型漏極區(qū)443和447和N型源極區(qū)444和448的第一襯底410上形成第一絕緣層450p?？梢孕纬纱┩傅谝唤^緣層450p的多個(gè)道451～462。

可以在第一絕緣層450p上形成第一互連圖案471～479。第一互連圖案471可以被形成為經(jīng)由道451電連接至第二N溝道MOS晶體管NMOS2的N型源極區(qū)448。第一互連圖案473可以被形成為經(jīng)由道453和道454電連接至第二N溝道MOS晶體管NMOS2的N型漏極區(qū)447和第二P溝道MOS晶體管PMOS2的P型漏極區(qū)445。第一互連圖案475可以被形成為經(jīng)由道456和道457電連接至第二P溝道MOS晶體管PMOS2的P型源極區(qū)446和第一N溝道MOS晶體管NMOS1的N型源極區(qū)444。

第一互連圖案477可以被形成為經(jīng)由道459和道460電連接至第一N溝道MOS晶體管NMOS1的N型漏極區(qū)443和第一P溝道MOS晶體管PMOS1的P型漏極區(qū)441。第一互連圖案479可以被形成為經(jīng)由道462電連接至第一P溝道MOS晶體管PMOS1的P型源極區(qū)442。第一互連圖案472、474、476和478可以被形成為分別經(jīng)由道452、道455、道458和道461電連接至第四柵極導(dǎo)電層圖案434、第三柵極導(dǎo)電層圖案433、第二柵極導(dǎo)電層圖案432和第一柵極導(dǎo)電層圖案431。

可以在第一絕緣層450p和第一互連圖案471～479上形成第二絕緣層450q?？梢孕纬纱┩傅诙^緣層450q的多個(gè)道481和482。

可以在第二絕緣層450q上形成第二互連圖案491和492。第二互連圖案491可以被形成為經(jīng)由道481電連接至第一互連圖案473。第二互連圖案492可以被形成為經(jīng)由道482電連接至第一互連圖案477。

可以在第二絕緣層450q以及第二互連圖案491和492上形成第三絕緣層450r。在一些實(shí)施例中，第一絕緣層450p、第二絕緣層450q和第三絕緣層450r可以由相同的絕緣層(例如，氧化物層)形成。第一絕緣層450p、第二絕緣層450q和第三絕緣層450r可以構(gòu)成邏輯單元400的第一層間絕緣層450。

參見圖21，可以提供用于制造開關(guān)電容器DC-DC轉(zhuǎn)換器120的第二結(jié)構(gòu)501。第二結(jié)構(gòu)501可以被提供為包括多個(gè)電容器。在一些實(shí)施例中，第二結(jié)構(gòu)501可以為硅晶片。第二結(jié)構(gòu)501可以被提供為包括多個(gè)電容器單元500。電容器單元500中的每個(gè)可以被提供為包括：形成在第二襯底510上的電容器540、形成在第二襯底510上以覆蓋電容器540的第二層間絕緣層560以及形成在第二層間絕緣層560中的下互連圖案520和上互連圖案550。為了形成電容器540，下互連圖案520可以形成在第二襯底510上。

可以在下互連圖案520上形成虛設(shè)絕緣圖案530。在一些實(shí)施例中，虛設(shè)絕緣圖案530可以由單個(gè)氧化物層或多個(gè)絕緣層形成。虛設(shè)絕緣圖案530可以被形成為在其中具有多個(gè)接觸孔544。具有接觸孔544的虛設(shè)絕緣圖案530可以具有與參照?qǐng)D16而描述的平面結(jié)構(gòu)相同的平面結(jié)構(gòu)。

下電極圖案541可以形成在下互連圖案520的通過(guò)接觸孔544而暴露的部分上、虛設(shè)絕緣圖案530的通過(guò)接觸孔544而暴露的側(cè)壁上以及虛設(shè)絕緣圖案530的頂表面上。下電極圖案541可以被形成為暴露虛設(shè)絕緣圖案530的頂表面的邊緣。

可以在下電極圖案541上形成電介質(zhì)圖案542?？梢栽陔娊橘|(zhì)圖案542上形成上電極圖案543。上電極圖案543可以被形成為填充接觸孔544。下電極圖案541、電介質(zhì)圖案542和上電極圖案543可以構(gòu)成電容器540。

可以在第二襯底510和下互連圖案520上形成第一絕緣層561?？梢栽诘谝唤^緣層561和上電極圖案543上形成上互連圖案550。上互連圖案550的底表面可以與上電極圖案543的頂表面直接接觸?？梢栽诘谝唤^緣層561和上互連圖案550上形成第二絕緣層562。第一絕緣層561和第二絕緣層562可以構(gòu)成電容器單元500的第二層間絕緣層560。

參見圖22，可以將第一結(jié)構(gòu)(圖20中的401)和第二結(jié)構(gòu)(圖21中的501)彼此 接合，使得第一結(jié)構(gòu)401的邏輯單元400被分別接合至第二結(jié)構(gòu)501的電容器單元500。第一結(jié)構(gòu)401和第二結(jié)構(gòu)501可以以晶片為單位來(lái)彼此接合。第一結(jié)構(gòu)401和第二結(jié)構(gòu)501可以彼此接合，使得第一層間絕緣層450的與第一襯底410相反的頂表面450b附接至第二襯底510的與第二層間絕緣層560相反的底表面510b。

為了將邏輯單元400接合至電容器單元500，可以使包括電容器單元500的第二結(jié)構(gòu)501位于包括邏輯單元400的第一結(jié)構(gòu)401之上，使得第二襯底510的底表面510b面向第一層間絕緣層450的頂表面450b。即，第一結(jié)構(gòu)401和第二結(jié)構(gòu)501可以被設(shè)置為使得邏輯單元400的第一襯底410和電容器單元500的第二襯底面朝下。

在將邏輯單元400接合至電容器單元500之前，可以將利用等離子體的清洗工藝和表面激活工藝應(yīng)用至第一層間絕緣層450的頂表面450b和第二襯底510的底表面510b。在執(zhí)行清洗工藝和表面激活工藝之后，可以在特定溫度下將第二結(jié)構(gòu)501朝著第一結(jié)構(gòu)401下壓以將邏輯單元400分別接合至電容器單元500。在邏輯單元400被接合至電容器單元500之前，可以研磨電容器單元500的第二襯底510以減小第二襯底510的厚度。可以使用常規(guī)晶片研磨工藝來(lái)研磨電容器單元500的第二襯底510。

參見圖23，可以在由單個(gè)邏輯單元400和接合至單個(gè)邏輯單元400的單個(gè)電容器單元500組成的每個(gè)單元中形成第一通道孔至第四通道孔591、592、593和594。第一通道孔591可以穿透第二層間絕緣層560和第二襯底510，且可以延伸至第一層間絕緣層450中以暴露邏輯單元400的第二互連圖案492的一部分。

可以在第二層間絕緣層560中形成第二通道孔592以暴露電容器單元500的下互連圖案520的一部分?？梢栽诘诙娱g絕緣層560中形成第三通道孔593以暴露電容器單元500的上互連圖案550的一部分。第四通道孔594可以穿透第二層間絕緣層560和第二襯底510，且可以延伸至第一層間絕緣層450中以暴露邏輯單元400的第二互連圖案491的一部分。在一些實(shí)施例中，可以利用激光束來(lái)形成第一通道孔至第四通道孔591、592、593和594。雖然未在圖中示出，但可以在第一通道孔至第四通道孔591、592、593和594的側(cè)壁上順序地形成絕緣層和金屬種子層。

參見圖24，可以用諸如金屬層的導(dǎo)電層來(lái)填充第一通道孔至第四通道孔591、592、593和594以在第一通道孔至第四通道孔591、592、593和594中分別形成第一通道至第四通道571、572、573和574?？梢允褂秒婂児に噥?lái)形成第一通道至第四通道571、572、573和574，該電鍍工藝采用金屬種子層作為種子層。

第一通道571的一端可以耦接至邏輯單元400的第二互連圖案492，以及第二通道572的一端可以耦接至電容器單元500的下互連圖案520。此外，第三通道573可以耦接 至電容器單元500的上互連圖案550，以及第四通道574可以耦接至邏輯單元400的第二互連圖案491。

可以在第二層間絕緣層560上形成第一外部電路圖案581和第二外部電路圖案582。第一外部電路圖案581可以被形成為電連接至第一通道571和第二通道572。第二外部電路582可以被形成為電連接至第三通道573和第四通道574。

圖25至圖29是圖示制造圖8中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器130的方法的剖視圖。參見圖25，可以提供用于制造開關(guān)電容器DC-DC轉(zhuǎn)換器130的第一結(jié)構(gòu)601。具體地，第一結(jié)構(gòu)601可以被提供為包括多個(gè)邏輯單元600，多個(gè)邏輯單元600中的每個(gè)被形成為包括諸如MOS晶體管的多個(gè)開關(guān)元件。在一些實(shí)施例中，第一結(jié)構(gòu)601可以為硅晶片。

可以通過(guò)將多個(gè)邏輯單元600集成至單個(gè)晶片中來(lái)形成第一結(jié)構(gòu)601。邏輯單元600中的每個(gè)可以被提供為包括：形成在第一襯底610中和上的第一CMOS器件CMOS1和第二CMOS器件CMOS2、形成在第一襯底610上以覆蓋第一CMOS器件CMOS1和第二CMOS器件CMOS2的第一層間絕緣層650以及形成在第一層間絕緣層650中的互連圖案671～679、691和692。

邏輯單元600中的每個(gè)可以使用CMOS工藝技術(shù)來(lái)形成。具體地，可以在具有P型導(dǎo)電性的第一襯底610的上區(qū)中形成第一N型阱區(qū)611和第二N型阱區(qū)612?？梢栽诘谝灰r底610的上區(qū)中形成溝槽隔離層613以限定有源區(qū)。

可以在第一襯底610上形成第一柵極疊層至第四柵極疊層。第一柵極疊層可以被形成為包括順序地層疊的第一柵極絕緣層圖案621和第一柵極導(dǎo)電層圖案631。第二柵極疊層可以被形成為包括順序地層疊的第二柵極絕緣層圖案622和第二柵極導(dǎo)電層圖案632。第三柵極疊層可以被形成為包括順序地層疊的第三柵極絕緣層圖案623和第三柵極導(dǎo)電層圖案633。第四柵極疊層可以被形成為包括順序地層疊的第四柵極絕緣層圖案624和第四柵極導(dǎo)電層圖案634。

可以使用第一柵極疊層和第三柵極疊層以及溝槽隔離層613作為注入掩膜來(lái)將P型雜質(zhì)離子注入至第一N型阱區(qū)611和第二N型阱區(qū)612的上區(qū)中，由此形成P型漏極區(qū)641和645以及P型源極區(qū)642和646?？梢允褂玫诙艠O疊層和第四柵極疊層以及溝槽隔離層613作為注入掩膜來(lái)將N型雜質(zhì)離子注入至第一襯底610的上區(qū)中，由此形成N型漏極區(qū)643和647以及N型源極區(qū)644和648。

可以在包括P型漏極區(qū)641和645和P型源極區(qū)642和646以及N型漏極區(qū)643 和647和N型源極區(qū)644和648的第一襯底610上形成第一絕緣層650p?？梢孕纬纱┩傅谝唤^緣層650p的多個(gè)道651～662。

可以在第一絕緣層650p上形成第一互連圖案671～679。第一互連圖案671可以被形成為經(jīng)由道651電連接至第二N溝道MOS晶體管NMOS2的N型源極區(qū)648。第一互連圖案673可以被形成為經(jīng)由道653和道654電連接至第二N溝道MOS晶體管NMOS2的N型漏極區(qū)647和第二P溝道MOS晶體管PMOS的P型漏極區(qū)645。

第一互連圖案675可以被形成為經(jīng)由道656和道657電連接至第二P溝道MOS晶體管PMOS2的P型源極區(qū)646和第一N溝道MOS晶體管NMOS1的N型源極區(qū)644。第一互連圖案677可以被形成為經(jīng)由道659和道660電連接至第一N溝道MOS晶體管NMOS1的N型漏極區(qū)643和第一P溝道MOS晶體管PMOS1的P型漏極區(qū)641。第一互連圖案679可以被形成為經(jīng)由道662電連接至第一P溝道MOS晶體管PMOS1的P型源極區(qū)642。第一互連圖案672、674、676和678可以被形成為分別經(jīng)由道652、655、658和661電連接至第四柵極導(dǎo)電層圖案634、第三柵極導(dǎo)電層圖案633、第二柵極導(dǎo)電層圖案632和第一柵極導(dǎo)電層圖案631。

可以在第一絕緣層650p和第一互連圖案671～679上形成第二絕緣層650q?？梢孕纬纱┩傅诙^緣層650q的多個(gè)道681和682。

可以在第二絕緣層650q上形成第二互連圖案691和692。第二互連圖案691可以被形成為經(jīng)由道681電連接至第一互連圖案673。第二互連圖案692可以被形成為經(jīng)由道682電連接至第一互連圖案677。

可以在第二絕緣層650q以及第二互連圖案691和692上形成第三絕緣層650r。在一些實(shí)施例中，第一絕緣層650p、第二絕緣層650q和第三絕緣層650r可以由相同的絕緣層(例如，氧化物層)形成。第一絕緣層650p、第二絕緣層650q和第三絕緣層650r可以構(gòu)成邏輯單元600的第一層間絕緣層650。

參見圖26，可以提供用于制造開關(guān)電容器DC-DC轉(zhuǎn)換器130的第二結(jié)構(gòu)701。第二結(jié)構(gòu)701可以被提供為包括多個(gè)電容器。在一些實(shí)施例中，第二結(jié)構(gòu)701可以為硅晶片。第二結(jié)構(gòu)701可以被提供為包括多個(gè)電容器單元700。

電容器單元700中的每個(gè)可以被提供為包括形成在第二襯底710上的電容器740、形成在第二襯底710上以覆蓋電容器740的第二層間絕緣層760以及形成在第二層間絕緣層760中的下互連圖案720和上互連圖案750。為了形成電容器740，下互連圖案720形成可以在第二襯底710上。

可以在下互連圖案720上形成虛設(shè)絕緣圖案730。在一些實(shí)施例中，虛設(shè)絕緣圖案可以由單個(gè)氧化物層或多個(gè)絕緣層形成。虛設(shè)絕緣圖案730可以被形成為在其中具有多個(gè)接觸孔744。具有接觸孔744的虛設(shè)絕緣圖案730可以具有與參照?qǐng)D16描述的平面結(jié)構(gòu)相同的平面結(jié)構(gòu)。

可以在下互連圖案720的通過(guò)接觸孔744而暴露的部分、虛設(shè)絕緣圖案730的通過(guò)接觸孔744而暴露的側(cè)壁以及虛設(shè)絕緣圖案730的頂表面上形成下電極圖案741。下電極圖案741可以被形成為暴露虛設(shè)絕緣圖案730的頂表面的邊緣。

可以在下電極圖案741上形成電介質(zhì)圖案742?？梢栽陔娊橘|(zhì)圖案742上形成上電極圖案743。上電極圖案743可以被形成為填充接觸孔744。下電極圖案741、電介質(zhì)圖案742和上電極圖案743可以構(gòu)成電容器740。

可以在第二襯底710和下互連圖案720上形成第一絕緣層761?？梢栽诘谝唤^緣層761和上電極圖案743上形成上互連圖案750。上互連圖案750的底表面可以與上電極圖案743的頂表面直接接觸。

可以在第一絕緣層761和上互連圖案750上形成第二絕緣層762。第一絕緣層761和第二絕緣層762可以構(gòu)成電容器單元700的第二層間絕緣層760。

參見圖27，可以將第一結(jié)構(gòu)(圖25中的601)和第二結(jié)構(gòu)(圖26中的701)彼此接合，使得第一結(jié)構(gòu)601的邏輯單元600分別接合至第二結(jié)構(gòu)720的電容器單元?？梢砸跃瑸閱挝粊?lái)將第一結(jié)構(gòu)601和第二結(jié)構(gòu)701彼此接合。第一結(jié)構(gòu)601和第二結(jié)構(gòu)701可以彼此接合成使得第一襯底610的與第一層間絕緣層650相反的底表面610b附接至第二層間絕緣層760的與第二襯底710相反的頂表面760b。

為了將邏輯單元600接合至電容器單元700，可以使包括邏輯單元600的第一結(jié)構(gòu)601位于包括電容器單元700的第二結(jié)構(gòu)701之上，使得第一襯底610的底表面610b面向第二層間絕緣層760的頂表面760b。即，第一結(jié)構(gòu)601和第二結(jié)構(gòu)701可以被設(shè)置為使得邏輯單元600的第一襯底610和電容器單元700的第二襯底710面朝下。

在將邏輯單元600接合至電容器單元700時(shí)，可以將利用等離子體的清洗工藝和表面激活工藝應(yīng)用至第一襯底610的底表面610b和第二層間絕緣層760的頂表面760b。在執(zhí)行清洗工藝和表面激活工藝之后，可以在特定溫度下將第一結(jié)構(gòu)601朝著第二結(jié)構(gòu)701下壓以分別將邏輯單元600接合至電容器單元700。

在邏輯單元600被接合至電容器單元700之前，可以研磨電容器單元700的第二襯底710以減小第二襯底710的厚度?？梢允褂贸Ｒ?guī)晶片研磨工藝來(lái)研磨電容器單元700 的第二襯底710。

參見圖28，可以在由單個(gè)邏輯單元600和接合至單個(gè)邏輯單元600的單個(gè)電容器單元700組成的每個(gè)單元中形成第一通道孔至第四通道孔791、792、793和794。第一通道孔791可以穿透第二襯底710、第二層間絕緣層760和第一襯底610，且可以延伸至第一層間絕緣層650中以暴露邏輯單元600的第二互連圖案692的一部分。第二通道孔792可以穿透第二襯底710以暴露電容器單元700的下互連圖案720的一部分。

第三通道孔793可以穿透第二襯底710，且可以延伸至第二層間絕緣層760中以暴露電容器單元700的上互連圖案750的一部分。第四通道孔794可以穿透第二襯底710、第二層間絕緣層760和第一襯底610，且可以延伸至第一層間絕緣層650中以暴露邏輯單元600的第二互連圖案691的一部分。在一些實(shí)施例中，可以利用激光束來(lái)形成第一通道孔至第四通道孔791、792、793和794。雖然未在圖中示出，但可以在第一通道孔至第四通道孔791、792、793和794的側(cè)壁上順序地形成絕緣層和金屬種子層。

參見圖29，可以用諸如金屬層的導(dǎo)電層來(lái)填充第一通道孔至第四通道孔791、792、793和794以在第一通道孔至第四通道孔791、792、793和794中分別形成第一通道至第四通道771、772、773和774。第一通道至第四通道771、772、773和774可以使用電鍍工藝來(lái)形成，該電鍍工藝采用金屬種子層作為種子層。

第一通道771的一端可以耦接至邏輯單元600的第二互連圖案692，以及第二通道772的一端可以耦接至電容器單元700的下互連圖案720。此外，第三通道773可以耦接至電容器單元700的上互連圖案750，以及第四通道774可以耦接至邏輯單元600的第二互連圖案691。

可以在第二襯底710的與第二層間絕緣層760相反的表面上形成第一外部電路圖案781和第二外部電路圖案782。第一外部電路圖案781可以被形成為電耦接至第一通道771和第二通道772。第二外部電路圖案782可以被形成為電耦接至第三通道773和第四通道774。

圖30至圖34是圖示制造圖11中所示的開關(guān)電容器DC-DC轉(zhuǎn)換器140的方法的剖視圖。在圖30至圖34中，相同的附圖標(biāo)記或相同的參考標(biāo)識(shí)符表示相同的元件。參見圖30，可以提供用于制造開關(guān)電容器DC-DC轉(zhuǎn)換器140的第一結(jié)構(gòu)801。具體地，第一結(jié)構(gòu)801可以被提供為包括多個(gè)邏輯單元800，多個(gè)邏輯單元800中的每個(gè)被形成為包括諸如MOS晶體管的多個(gè)開關(guān)元件。在一些實(shí)施例中，第一結(jié)構(gòu)801可以為硅晶片。

可以通過(guò)將多個(gè)邏輯單元800集成至單個(gè)晶片中來(lái)形成第一結(jié)構(gòu)801。邏輯單元800 中的每個(gè)可以被提供為包括：形成在第一襯底810中和上的第一CMOS器件CMOS1和第二CMOS器件CMOS2、形成在第一襯底810上以覆蓋第一CMOS器件CMOS1和第二CMOS器件CMOS2的第一層間絕緣層850以及形成在第一層間絕緣層850中的互連圖案871～879、891和892。

可以使用CMOS工藝技術(shù)來(lái)形成邏輯單元800中的每個(gè)。具體地，可以在具有P型導(dǎo)電性的第一襯底810的上區(qū)中形成第一N型阱區(qū)811和第二N型阱區(qū)812?？梢栽诘谝灰r底810的上區(qū)中形成溝槽隔離層813以限定有源區(qū)。

可以在第一襯底810上形成第一柵極疊層至第四柵極疊層。第一柵極疊層可以被形成為包括順序地層疊的第一柵極絕緣層圖案821和第一柵極導(dǎo)電層圖案831。第二柵極疊層可以被形成為包括順序地層疊的第二柵極絕緣層圖案822和第二柵極導(dǎo)電層圖案832。第三柵極疊層可以被形成為包括順序地層疊的第三柵極絕緣層圖案823和第三柵極導(dǎo)電層圖案833。第四柵極疊層可以被形成為包括順序地層疊的第四柵極絕緣層圖案824和第四柵極導(dǎo)電層圖案834。

可以使用第一柵極疊層和第三柵極疊層以及溝槽隔離層813作為注入掩膜來(lái)將P型雜質(zhì)離子注入第一N型阱區(qū)811和第二N型阱區(qū)812的上區(qū)中，由此形成P型漏極區(qū)841和845以及P型源極區(qū)842和846?？梢允褂玫诙艠O疊層和第四柵極疊層以及溝槽隔離層813作為注入掩膜來(lái)將N型雜質(zhì)離子注入第一襯底810的上區(qū)中，由此形成N型漏極區(qū)843和847以及N型源極區(qū)844和848。

可以在包括P型漏極區(qū)841和845和P型源極區(qū)842和846以及N型漏極區(qū)843和847和N型源極區(qū)844和848的第一襯底810上形成第一絕緣層850p。可以形成穿透第一絕緣層850p的多個(gè)道851～862。

可以在第一絕緣層850p上形成第一互連圖案871～879。第一互連圖案871可以被形成為經(jīng)由道851電連接至第二N溝道MOS晶體管NMOS2的N型源極區(qū)848。第一互連圖案873可以被形成為經(jīng)由道853和道854電連接至第二N溝道MOS晶體管NMOS2的N型漏極區(qū)847和第二P溝道MOS晶體管PMOS2的P型漏極區(qū)845。

第一互連圖案875可以被形成為經(jīng)由道856和道857電連接至第二P溝道MOS晶體管PMOS2的P型源極區(qū)846和第一N溝道MOS晶體管NMOS1的N型源極區(qū)844。第一互連圖案877可以被形成為經(jīng)由道859和道860電連接至第一N溝道MOS晶體管NMOS1的N型漏極區(qū)843和第一P溝道MOS晶體管PMOS1的P型漏極區(qū)841。第一互連圖案879可以被形成為經(jīng)由道862電連接至第一P溝道MOS晶體管PMOS1的P型源極區(qū)842。第一互連圖案872、874、876和878可以被形成為分別經(jīng)由道852、855、 858和861電連接至第四柵極導(dǎo)電層圖案834、第三柵極導(dǎo)電層圖案833、第二柵極導(dǎo)電層圖案832和第一柵極導(dǎo)電層圖案831。

可以在第一絕緣層850p和第一互連圖案871～879上形成第二絕緣層850q?？梢孕纬纱┩傅诙^緣層850q的多個(gè)道881和882?？梢栽诘诙^緣層850q上形成第二互連圖案891和892。

第二互連圖案891可以被形成為經(jīng)由道881電連接至第一互連圖案873。第二互連圖案892可以被形成為經(jīng)由道882電連接至第一互連圖案877?？梢栽诘诙^緣層850q以及第二互連圖案891和892上形成第三絕緣層850r。在一些實(shí)施例中，第一絕緣層850p、第二絕緣層850q和第三絕緣層850r可以由相同的絕緣層(例如，氧化物層)形成。第一絕緣層850p、第二絕緣層850q和第三絕緣層850r可以構(gòu)成邏輯單元800的第一層間絕緣層850。

參見圖31，可以提供用于制造開關(guān)電容器DC-DC轉(zhuǎn)換器140的第二結(jié)構(gòu)901。第二結(jié)構(gòu)901可以被提供為包括多個(gè)電容器。在一些實(shí)施例中，第二結(jié)構(gòu)901可以為硅晶片。第二結(jié)構(gòu)901可以被提供為包括多個(gè)電容器單元900。

電容器單元900的每個(gè)可以被提供為包括：形成在第二襯底910上的電容器940、形成在第二襯底910上以覆蓋電容器940的第二層間絕緣層960以及形成在第二層間絕緣層960中的下互連圖案920和上互連圖案950。為了形成電容器940，下互連圖案920可以形成在第二襯底910上。

可以在下互連圖案920上形成虛設(shè)絕緣圖案930。在一些實(shí)施例中，虛設(shè)絕緣圖案930可以由單個(gè)氧化物層或多個(gè)絕緣層形成。虛設(shè)絕緣圖案930可以被形成為在其中具有多個(gè)接觸孔944。具有接觸孔944的虛設(shè)絕緣圖案930可以具有與參照?qǐng)D16描述的平面結(jié)構(gòu)相同的平面結(jié)構(gòu)。

可以在下互連圖案920的通過(guò)接觸孔944而暴露的部分上、虛設(shè)絕緣圖案930的通過(guò)接觸孔944而暴露的側(cè)壁上以及虛設(shè)絕緣圖案930的頂表面上形成下電極圖案941。下電極圖案941可以被形成為暴露虛設(shè)絕緣圖案930的頂表面的邊緣。

可以在下電極圖案941上形成電介質(zhì)圖案942?？梢栽陔娊橘|(zhì)圖案942上形成上電極圖案943。上電極圖案943可以被形成為填充接觸孔944。下電極圖案941、電介質(zhì)圖案942和上電極圖案943可以構(gòu)成電容器940。

可以在第二襯底910和下互連圖案920上形成第一絕緣層961。可以在第一絕緣層961和上電極圖案943上形成上互連圖案950。上互連圖案950的底表面可以與上電極圖 案943的頂表面直接接觸?？梢栽诘谝唤^緣層961和上互連圖案950上形成第二絕緣層962。第一絕緣層961和第二絕緣層962可以構(gòu)成電容器單元900的第二層間絕緣層960。

參見圖32，可以將第一結(jié)構(gòu)(圖31中的801)和第二結(jié)構(gòu)(圖32中的901)彼此接合，使得第一結(jié)構(gòu)801的邏輯單元800分別接合至第二結(jié)構(gòu)901的電容器單元900。第一結(jié)構(gòu)801和第二結(jié)構(gòu)901可以以晶片為單位來(lái)彼此接合。第一結(jié)構(gòu)801和第二結(jié)構(gòu)901可以彼此接合成使得第一襯底810的與第一層間絕緣層850相反的底表面810b附接至第二襯底910的與第二層間絕緣層960相反的底表面910b。

為了將邏輯單元800接合至電容器單元900，可以使包括邏輯單元800的第一結(jié)構(gòu)801位于包括電容器單元900的第二結(jié)構(gòu)901之上，使得第一襯底810的底表面810b面向第二襯底910的底表面910b。即，第一結(jié)構(gòu)801可以被設(shè)置使得邏輯單元800的第一襯底810面朝下，以及第二結(jié)構(gòu)901可以被設(shè)置使得電容器單元900的第二襯底910面朝上。

在將邏輯單元800接合至電容器單元900之前，可以將利用等離子體的清洗工藝和表面激活工藝應(yīng)用至第一襯底810的底表面810b和第二襯底910的底表面910b。在執(zhí)行清洗工藝和表面激活工藝之后，可以在特定溫度下將第一結(jié)構(gòu)801朝著第二結(jié)構(gòu)901下壓以將邏輯單元800分別接合至電容器單元900。

在邏輯單元800被接合至電容器單元900之前，可以研磨電容器單元900的第二襯底910以減小第二襯底910的厚度。電容器單元900的第二襯底910可以使用常規(guī)晶片研磨工藝來(lái)研磨。

參見圖33，可以在由單個(gè)邏輯單元800和接合至單個(gè)邏輯單元800的單個(gè)電容器單元900組成的每個(gè)單元中形成第一通道孔至第四通道孔991、992、993和994。第一通道孔991可以穿透第二層間絕緣層960、第二襯底910和第一襯底810，且可以延伸至第一層間絕緣層850中以暴露邏輯單元800的第二互連圖案892的一部分。

可以在第二層間絕緣層960中形成第二通道孔992以暴露電容器單元900的下互連圖案920的一部分?？梢栽诘诙娱g絕緣層960中形成第三通道孔993以暴露電容器單元900的上互連圖案950的一部分。第四通道孔994可以穿透第二層間絕緣層960、第二襯底910和第一襯底810，且可以延伸至第一層間絕緣層850中以暴露邏輯單元800的第二互連圖案891的一部分。

在一些實(shí)施例中，可以利用激光束來(lái)形成第一通道孔至第四通道孔991、992、993和994。雖然未在圖中示出，但可以在第一通道孔至第四通道孔991、992、993和994 的側(cè)壁上順序地形成絕緣層和金屬種子層。

參見圖34，可以用諸如金屬層的導(dǎo)電層來(lái)填充第一通道孔至第四通道孔991、992、993和994以在第一通道孔至第四通道孔991、992、993和994中分別形成第一通道至第四通道971、972、973和974。可以使用電鍍工藝來(lái)形成第一通道至第四通道971、972、973和974，該電鍍工藝采用金屬種子層作為種子層。

第一通道971的一端可以連接至邏輯單元800的第二互連圖案892，以及第二通道972的一端可以連接至電容器單元900的下互連圖案920。此外，第三通道973可以耦接至電容器單元900的上互連圖案950，以及第四通道974可以耦接至邏輯單元800的第二互連圖案891。

可以在第二層間絕緣層960的與第二襯底910相反的表面上形成第一外部電路圖案981和第二外部電路圖案982。第一外部電路圖案981可以被形成為電連接至第一通道971和第二通道972。第二外部電路圖案982可以被形成為電連接至第三通道973和第四通道974。

以上已經(jīng)出于說(shuō)明的目的而描述了本公開的實(shí)施例。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，在不脫離所附權(quán)利要求中所公開的本公開的范圍和精神的情況下，可以有各種修改、添加和替代。