本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種鰭式晶體管的形成方法。

背景技術(shù)：

隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件朝著更高的元件密度，以及更高的集成度的方向發(fā)展。晶體管作為最基本的半導(dǎo)體器件目前正被廣泛應(yīng)用，因此隨著半導(dǎo)體器件的元件密度和集成度的提高，平面晶體管的柵極尺寸也越來越短，傳統(tǒng)的平面晶體管對(duì)溝道電流的控制能力變?nèi)酰a(chǎn)生短溝道效應(yīng)，產(chǎn)生漏電流，最終影響半導(dǎo)體器件的電學(xué)性能。

為了克服晶體管的短溝道效應(yīng)，抑制漏電流，現(xiàn)有技術(shù)提出了鰭式場(chǎng)效應(yīng)晶體管(finfet)。鰭式場(chǎng)效應(yīng)晶體管是一種常見的多柵器件。

一種鰭式場(chǎng)效應(yīng)晶體管，包括：襯底；位于襯底表面的鰭部；位于襯底表面的隔離層，所述隔離層覆蓋部分所述鰭部的側(cè)壁，且隔離層表面低于鰭部頂部；橫跨所述鰭部的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)位于所述隔離層表面、以及鰭部的頂部和側(cè)壁表面；位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部?jī)?nèi)的源區(qū)和漏區(qū)。

為了提高鰭式場(chǎng)效應(yīng)晶體管的性能，還包括在柵極結(jié)構(gòu)兩側(cè)的鰭部?jī)?nèi)形成外延層，并在所述外延層內(nèi)摻雜p型離子或n型離子以形成源區(qū)和漏區(qū)。所述外延層能夠抬高源區(qū)和漏區(qū)表面的高度，以釋放源區(qū)和漏區(qū)受到的應(yīng)力；此外，所述外延層還能夠?qū)ξ挥跂艠O結(jié)構(gòu)底部的鰭部施加應(yīng)力，以提高溝道區(qū)的載流子遷移率。

然而，隨著半導(dǎo)體器件尺寸的縮小，現(xiàn)有的鰭式場(chǎng)效應(yīng)晶體管的良率及可靠性下降。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是提供一種鰭式晶體管的形成方法，改善所形成的鰭式晶體管的性能。

為解決上述問題，本發(fā)明提供一種鰭式晶體管的形成方法，包括：提供 襯底，所述襯底具有p型區(qū)和n型區(qū)，所述p型區(qū)和n型區(qū)的襯底表面分別具有鰭部，所述襯底表面具有隔離層，所述隔離層覆蓋鰭部的部分側(cè)壁，且所述隔離層的表面低于所述鰭部的頂部表面；形成橫跨所述p型區(qū)和n型區(qū)鰭部的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)位于所述鰭部的部分側(cè)壁和頂部表面；在p型區(qū)柵極結(jié)構(gòu)兩側(cè)的鰭部頂部形成第一外延層；在所述第一外延層表面形成第一覆蓋層，所述第一覆蓋層內(nèi)具有鍺離子，且所述第一覆蓋層內(nèi)摻雜有p型離子；在n型區(qū)柵極結(jié)構(gòu)兩側(cè)的鰭部頂部形成第二外延層；在所述第二外延層表面形成第二覆蓋層，所述第二覆蓋層內(nèi)具有鍺離子，所述第二覆蓋層內(nèi)摻雜有n型離子；至少在部分所述第一覆蓋層和第二覆蓋層表面形成硅化層，所述硅化層內(nèi)具有鈦離子；進(jìn)行第一退火工藝，使所述硅化層內(nèi)的鈦離子擴(kuò)散入第一覆蓋層和第二覆蓋層內(nèi)，使第一覆蓋層形成第一金屬硅化層，使第二覆蓋層形成第二金屬硅化層。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明的形成方法中，所述p型區(qū)用于形成pmos晶體管，所述n型區(qū)用于形成nmos晶體管。在所述p型區(qū)，形成于第一外延層表面的第一覆蓋層內(nèi)具有鍺離子，而后續(xù)在第一覆蓋層表面形成的硅化層內(nèi)具有鈦離子，則經(jīng)過第一退火工藝之后，由第一覆蓋層形成的第一金屬硅化層的材料為硅鍺化鈦。對(duì)于pmos晶體管來說，由于所述第一外延層的材料為硅鍺，基于材料本身的特性，硅鍺化鈦與硅鍺接觸的肖特基勢(shì)壘小于硅化鈷或硅化鎳材料與硅鍺材料接觸的肖特基勢(shì)壘。因此，所述第一金屬硅化層與第一外延層接觸界面處的肖特基勢(shì)壘減小，則所述第一金屬硅化層與第一外延層之間的接觸電阻減小。在所述n型區(qū)，在第二覆蓋層表面形成的硅化層內(nèi)具有鈦離子，且所述第二覆蓋層內(nèi)摻雜有n型離子，則經(jīng)過第一退火工藝之后，由第二覆蓋層形成的第二金屬硅化層的材料為硅鍺化鈦，且所述硅鍺化鈦材料內(nèi)摻雜有n型離子?；诓牧媳旧淼奶匦詠碚f，鍺鈦化合物材料的費(fèi)米能級(jí)能夠隨所摻雜的離子而發(fā)生變化，因此，對(duì)于nmos晶體管來說，所述第二金屬硅化層內(nèi)所摻雜的n型離子有利于減小第二外延層與第二金屬硅化層之間的接觸電阻。

附圖說明

圖1是一種鰭式晶體管實(shí)施例的剖面結(jié)構(gòu)示意圖；

圖2至圖16是本發(fā)明實(shí)施例的鰭式晶體管的形成過程的剖面結(jié)構(gòu)示意圖；

圖17是從所述第一外延層底部至第一覆蓋層頂部的方向上，第一外延層和第一覆蓋層內(nèi)鍺、硅和硼的原子百分比濃度變化曲線；

圖18是從所述第二外延層底部至第二覆蓋層頂部的方向上，第二外延層和第二覆蓋層內(nèi)鍺、硅和磷的原子百分比濃度變化曲線。

具體實(shí)施方式

如背景技術(shù)所述，隨著半導(dǎo)體器件尺寸的縮小，現(xiàn)有的鰭式場(chǎng)效應(yīng)晶體管的良率及可靠性下降。

經(jīng)過研究發(fā)現(xiàn)，由于外延層的材料為半導(dǎo)體材料，而導(dǎo)電結(jié)構(gòu)的材料為金屬，所述外延層與導(dǎo)電結(jié)構(gòu)的接觸界面處存在肖特基勢(shì)壘，載流子在所述外延層與導(dǎo)電結(jié)構(gòu)的接觸界面處的躍遷難度較大，則所述外延層與導(dǎo)電結(jié)構(gòu)之間的接觸電阻較大。

為了減小所述外延層與導(dǎo)電結(jié)構(gòu)之間的接觸電阻，一種方法是在應(yīng)力層表面形成以金屬硅化物為材料的電接觸層，所述金屬硅化物材料能夠減小導(dǎo)電結(jié)構(gòu)與應(yīng)力層之間的接觸電阻。

請(qǐng)參考圖1，圖1是一種鰭式晶體管實(shí)施例的剖面結(jié)構(gòu)示意圖，包括：襯底100；位于襯底100表面的鰭部101；位于襯底100表面的隔離層102，所述隔離層102覆蓋鰭部101的部分側(cè)壁，且所述隔離層102的表面低于所述鰭部101的頂部表面；橫跨所述鰭部101的柵極結(jié)構(gòu)104，所述柵極結(jié)構(gòu)104覆蓋所述鰭部101的部分側(cè)壁和頂部表面；位于所述柵極結(jié)構(gòu)104兩側(cè)鰭部101內(nèi)的外延層105，所述外延層105內(nèi)摻雜有p型離子或n型離子；位于所述外延層105表面的覆蓋層106。

所述覆蓋層106后續(xù)用于通過金屬硅化工藝(silicide)轉(zhuǎn)化為電接觸層，所述電接觸層的材料為金屬硅化材料。具體的，所述金屬硅化工藝的步驟包括：在所述覆蓋層106表面形成金屬層；進(jìn)行退火工藝，驅(qū)動(dòng)所述金屬層內(nèi) 的金屬離子擴(kuò)散入所述覆蓋層106內(nèi)，由所述覆蓋層106形成電接觸層；在所述退火工藝之后，去除剩余的金屬層。

其中，所述覆蓋層的材料通常為單晶硅，所述金屬層的材料通常為鎳或鈷。所述電接觸層用于與及后續(xù)形成的導(dǎo)電結(jié)構(gòu)(例如導(dǎo)電插塞)連接，通過所述電接觸層能夠降低導(dǎo)電結(jié)構(gòu)與外延層105之間的接觸電阻，以此提高晶體管的性能。

然而，隨著半導(dǎo)體器件的特征尺寸不斷縮小，鰭式晶體管的特征尺寸也相應(yīng)縮小，則電接觸層與導(dǎo)電結(jié)構(gòu)之間的接觸面積也相應(yīng)縮小，使得導(dǎo)電結(jié)構(gòu)與外延層105之間的接觸電阻增大，造成鰭式晶體管的性能下降。

為了增大電接觸層與導(dǎo)電結(jié)構(gòu)之間的接觸電阻，一種方法是減小電接觸層與外延層105之間的肖特基勢(shì)壘；另一種方法是增大電接觸層與外延層105接觸界面處的p型離子或n型離子的摻雜濃度。然而，由于大多數(shù)金屬的引入會(huì)引起半導(dǎo)體材料的費(fèi)米能級(jí)釘扎效應(yīng)(fermilevelpinning，flp)，因此，在以鎳或鈷形成電接觸層之后，難以依靠摻雜p型離子或n型離子來減小所述電接觸層與外延層之間的肖特基勢(shì)壘。

為了解決上述問題，本發(fā)明提供一種鰭式晶體管的形成方法。其中，所述p型區(qū)用于形成pmos晶體管，所述n型區(qū)用于形成nmos晶體管。在所述p型區(qū)，形成于第一外延層表面的第一覆蓋層材料為硅鍺，而后續(xù)在第一覆蓋層表面形成的硅化層內(nèi)具有鈦離子，則經(jīng)過第一退火工藝之后，由第一覆蓋層形成的第一金屬硅化層的材料為硅鍺化鈦。對(duì)于pmos晶體管來說，由于所述第一外延層的材料為硅鍺，基于材料本身的特性，硅鍺化鈦與硅鍺接觸的肖特基勢(shì)壘小于硅化鈷或硅化鎳材料與硅鍺材料接觸的肖特基勢(shì)壘。因此，所述第一金屬硅化層與第一外延層接觸界面處的肖特基勢(shì)壘減小，則所述第一金屬硅化層與第一外延層之間的接觸電阻減小。在所述n型區(qū)，在第二覆蓋層表面形成的硅化層內(nèi)具有鈦離子，且所述第二覆蓋層內(nèi)摻雜有n型離子，則經(jīng)過第一退火工藝之后，由第二覆蓋層形成的第二金屬硅化層的材料為硅鍺化鈦，且所述硅鍺化鈦材料內(nèi)摻雜有n型離子。基于材料本身的特性來說，鍺鈦化合物材料的費(fèi)米能級(jí)能夠隨所摻雜的離子而發(fā)生變化，因此，對(duì)于nmos晶體管來說，所述第二金屬硅化層內(nèi)所摻雜的n型離子有利 于減小第二外延層與第二金屬硅化層之間的接觸電阻。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

圖2至圖16是本發(fā)明實(shí)施例的鰭式晶體管的形成過程的剖面結(jié)構(gòu)示意圖。

請(qǐng)參考圖2，提供襯底200，所述襯底200具有p型區(qū)210和n型區(qū)220，所述p型區(qū)210和n型區(qū)220的襯底200表面分別具有鰭部201，所述襯底200表面具有隔離層202，所述隔離層202覆蓋鰭部201的部分側(cè)壁，且所述隔離層202的表面低于所述鰭部201的頂部表面。

在本實(shí)施例中，所述p型區(qū)210用于形成pmos晶體管，所述n型區(qū)220用于形成nmos晶體管。所述p型區(qū)210的鰭部201數(shù)量大于或等于1，所述n型區(qū)220的鰭部201數(shù)量大于或等于1。在本實(shí)施例中，所述鰭部201的寬度小于或等于20納米。

在本實(shí)施例中，所述襯底200和鰭部201的形成步驟包括：提供半導(dǎo)體基底；在所述半導(dǎo)體基底表面形成掩膜層，所述掩膜層覆蓋需要形成鰭部201的對(duì)應(yīng)區(qū)域；以所述掩膜層為掩膜，刻蝕所述半導(dǎo)體基底，在所述半導(dǎo)體基底內(nèi)形成若干溝槽，相鄰溝槽之間的半導(dǎo)體基底形成鰭部201，位于鰭部201和溝槽底部的半導(dǎo)體基底形成襯底200。所述半導(dǎo)體基底為單晶硅襯底、單晶鍺襯底、硅鍺襯底或碳化硅襯底；在本實(shí)施例中，所述半導(dǎo)體基底為單晶硅襯底，所形成的鰭部201和襯底200的材料為單晶硅。

在另一實(shí)施例中，所述鰭部201的形成步驟包括：采用外延工藝在襯底200表面形成鰭部層；在所述鰭部層表面形成掩膜層，所述掩膜層覆蓋需要形成鰭部201的對(duì)應(yīng)區(qū)域；以所述掩膜層為掩膜，刻蝕所述鰭部層，在所述鰭部層內(nèi)形成若干溝槽，相鄰溝槽之間的鰭部層形成鰭部201。所述襯底200為硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅襯底、絕緣體上鍺襯底、玻璃襯底或iii-v族化合物襯底，例如氮化鎵襯底或砷化鎵襯底等。所述鰭部層的材料為硅、鍺、碳化硅或硅鍺。

所述隔離層202用于隔離相鄰的鰭部201。所述隔離層202的材料為氧化 硅、氮化硅、氮氧化硅、低k介質(zhì)材料(介電常數(shù)大于或等于2.5、小于3.9)、超低k介質(zhì)材料(介電常數(shù)小于2.5)中的一種或多種組合。本實(shí)施例中，所述隔離層202的材料為氧化硅；所述隔離層202的厚度為50納米～80納米，例如60納米。

所述隔離層202的形成步驟包括：在所述襯底200和鰭部201表面形成隔離膜；平坦化所述隔離膜直至暴露出所述鰭部201的頂部表面為止；在平坦化所述隔離膜之后，回刻蝕所述隔離膜，暴露出部分鰭部201的側(cè)壁表面，形成隔離層202。在一實(shí)施例中，在形成所述隔離層202之后，去除位于鰭部201頂部表面的掩膜層，所述掩膜層能夠在所述平坦化隔離膜的過程中作為停止層，用于保護(hù)鰭部201的頂部表面。

在本實(shí)施例中，還包括在p型區(qū)210的鰭部201和襯底200內(nèi)形成第一阱區(qū)，在n型區(qū)220的鰭部201和襯底200內(nèi)形成第二阱區(qū)。所述第一阱區(qū)和第二阱區(qū)能夠在形成所述鰭部201之前或之后采用離子注入工藝形成。

請(qǐng)參考圖3和圖4，圖4是圖3沿bb’方向的剖面結(jié)構(gòu)示意圖，形成橫跨所述p型區(qū)210和n型區(qū)220鰭部201的柵極結(jié)構(gòu)203，所述柵極結(jié)構(gòu)203位于所述鰭部201的部分側(cè)壁和頂部表面。

所述柵極結(jié)構(gòu)203包括：位于部分隔離層202和部分鰭部201側(cè)壁和頂部表面的柵介質(zhì)層；位于柵介質(zhì)層表面的柵極層；位于柵極層和柵介質(zhì)層側(cè)壁表面的側(cè)墻。

在一實(shí)施例中，所述柵極結(jié)構(gòu)203為偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)為后續(xù)形成的高k金屬柵結(jié)構(gòu)占據(jù)空間位置，則所述高k金屬柵結(jié)構(gòu)的形成工藝為后柵(gatelast)工藝。所述柵極層的材料為多晶硅，所述柵介質(zhì)層的材料為氧化硅或高k介質(zhì)材料(介電系數(shù)大于3.9)，側(cè)墻的材料為氧化硅、氮化硅和氮氧化硅中的一種或多種組合。在后續(xù)形成第一覆蓋層和第二覆蓋層之后，去除所述柵極層并以金屬柵替代；當(dāng)所述柵介質(zhì)層的材料為氧化硅時(shí)，在去除所述柵極層之后，還需要去除所述柵介質(zhì)層，并在形成金屬柵之前形成高k柵介質(zhì)層。

在另一實(shí)施例中，所述柵極結(jié)構(gòu)203直接用于形成晶體管；所述柵極層 的材料為多晶硅，所述柵介質(zhì)層的材料為氧化硅，側(cè)墻的材料為氧化硅、氮化硅和氮氧化硅中的一種或多種組合。

在形成所述柵極結(jié)構(gòu)203之后，還包括：在所述柵極結(jié)構(gòu)203兩側(cè)的鰭部201內(nèi)形成輕摻雜區(qū)。在所述p型區(qū)210的輕摻雜區(qū)內(nèi)摻雜有p型離子，所述p型離子包括硼離子或銦離子；在所述n型區(qū)220的輕摻雜區(qū)內(nèi)摻雜有n型離子，所述n型離子包括磷離子或砷離子。

所述輕摻雜區(qū)內(nèi)具有第二類型離子；在該實(shí)施例中，所述輕摻雜區(qū)內(nèi)摻雜有n型離子，所述n型離子為磷離子或砷離子。

后續(xù)在p型區(qū)210柵極結(jié)構(gòu)203兩側(cè)的鰭部201頂部形成第一外延層，所述第一外延層用于形成pmos晶體管的源區(qū)和漏區(qū)。以下將結(jié)合附圖進(jìn)行說明。

請(qǐng)參考圖5，在所述隔離層202表面、柵極結(jié)構(gòu)203(如圖4所示)表面、n型區(qū)220的鰭部側(cè)壁和頂部表面、以及p型區(qū)210的鰭部201側(cè)壁表面形成第一阻擋層204。

所述第一阻擋層204暴露出位于柵極結(jié)構(gòu)203兩側(cè)的鰭部201頂部表面，所述第一阻擋層204作為后續(xù)形成第一外延層的掩膜。所述第一阻擋層204的材料包括氮化硅或氮氧化硅中的一種或兩種。

所述第一阻擋層204的形成步驟包括：在所述隔離層202、鰭部201和柵極結(jié)構(gòu)203表面形成第一阻擋膜；在所述n型區(qū)220的第一阻擋膜表面形成第一圖形化層；以所述第一圖形化層為掩膜，回刻蝕所述第一阻擋膜，直至暴露出p型區(qū)210的隔離層202表面、鰭部201的頂部表面、以及柵極結(jié)構(gòu)203的頂部表面，形成第一阻擋層204。

所述第一阻擋膜的形成工藝為化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝。所述回刻蝕工藝為各向異性的干法刻蝕工藝，能夠在鰭部201側(cè)壁表面以及柵極結(jié)構(gòu)203側(cè)壁表面保留第一阻擋層204。所述第一圖形化層包括圖形化的光刻膠層。

在一實(shí)施例中，所述第一阻擋層204的材料為氮化硅，而且在形成所述第一阻擋膜之前，還包括在暴露出的鰭部201表面形成氧化硅層，在所述氧 化硅層表面形成所述第一阻擋膜；所述氧化硅層的形成工藝為氧化工藝，例如原位蒸汽生成(issg)工藝。

在本實(shí)施例中，在后續(xù)的選擇性外延沉積工藝之前，以所述第一阻擋層204為掩膜，刻蝕所述p型區(qū)210的鰭部201頂部，在p型區(qū)210的柵極結(jié)構(gòu)203兩側(cè)的鰭部201內(nèi)形成第一開口。

后續(xù)在所述第一開口內(nèi)形成第一外延層，所述第一外延層的底部低于鰭部201的頂部表面，所述第一外延層能夠?qū)艠O結(jié)構(gòu)203底部的溝道區(qū)提供應(yīng)力。所述第一開口的形成工藝包括各向異性的干法刻蝕工藝。

在一實(shí)施例中，所述第一開口的形成步驟包括：采用各向異性的干法刻蝕工藝刻蝕所述鰭部201，形成初始開口；采用各向異性的濕法刻蝕工藝刻蝕所述初始開口，使初始開口的側(cè)壁形成頂角，且所述頂角向柵極結(jié)構(gòu)203底部的鰭部201內(nèi)延伸，形成第一開口，所述第一開口的側(cè)壁與鰭部201底部表面呈“σ”形，所述第一開口為σ型開口。

請(qǐng)參考圖6和圖7，圖7是圖6沿cc’方向的剖面結(jié)構(gòu)示意圖，以所述第一阻擋層204為掩膜，采用選擇性外延沉積工藝在所述p型區(qū)210的鰭部201頂部表面形成所述第一外延層211。

所述p型區(qū)用于形成pmos晶體管，所述第一外延層211的材料為硅鍺；所述第一外延層211內(nèi)摻雜有p型離子，且所述第一外延層211形成于柵極結(jié)構(gòu)230兩側(cè)的鰭部201頂部，使所述第一外延層211形成pmos晶體管的源區(qū)和漏區(qū)。所述第一外延層211能夠?qū)艠O結(jié)構(gòu)203底部的溝道區(qū)提供壓應(yīng)力，以提高pmos晶體管的載流子遷移率。

所述第一外延層211采用選擇性外延沉積工藝形成；所述選擇性外延沉積工藝包括：溫度為500攝氏度～800攝氏度，氣壓為1托～100托，工藝氣體包括硅源氣體(sih4或sih2cl2)和鍺源氣體(geh4)，所述硅源氣體或鍺源氣體的流量為1標(biāo)準(zhǔn)毫升/分鐘～1000標(biāo)準(zhǔn)毫升/分鐘，所述工藝氣體還包括hcl和h2，所述hcl的流量為1標(biāo)準(zhǔn)毫升/分鐘～1000標(biāo)準(zhǔn)毫升/分鐘，h2的流量為0.1標(biāo)準(zhǔn)升/分鐘～50標(biāo)準(zhǔn)升/分鐘。

在本實(shí)施例中，在所述第一外延層211從底部至頂部的方向上，第一外 延層211內(nèi)鍺的原子百分比濃度逐漸上升至第一濃度，再下降至第二濃度；所述第一濃度為50％；所述第二濃度為5％；所述第一濃度為鍺離子在所述第一外延層211內(nèi)的最大原子百分比濃度。

所述鍺離子在第一外延層211內(nèi)的原子百分比濃度越高，所述第一外延層211與鰭部201之間的晶格差異越大，則所述第一外延層211對(duì)溝道區(qū)提供壓應(yīng)力，所形成的pmos晶體管的性能越佳。

基于硅鍺材料的外延沉積工藝的特性，使得所形成的第一外延層211內(nèi)鍺的原子百分比濃度在達(dá)到最高的第一濃度之后會(huì)逐漸下降，直至達(dá)到第二濃度5％，因此，所形成的第一外延層211表面材料的鍺濃度較低，而硅的原子百分比濃度較高。

在所述選擇性外延沉積工藝過程中，采用原位摻雜工藝摻雜p型離子。在本實(shí)施例中，在所述第一外延層211內(nèi)摻雜的p型離子為硼離子；在所述第一外延層211內(nèi)，所述硼離子的摻雜濃度小于等于1e21atoms/cm³。

在本實(shí)施例中，在所述第一外延層211從底部至頂部的方向上，所述硼離子的摻雜濃度逐漸升高至1e21atoms/cm³，因此，在所述第一外延層211的表面具有最高的摻雜濃度1e21atoms/cm³。當(dāng)后續(xù)在所述第一外延層211表面形成第一覆蓋層，并以所述第一覆蓋層形成第一金屬硅化物層之后，由于所述第一外延層211表面具有較高的硼離子的摻雜濃度，即所述第一金屬硅化物層與第一外延層211的接觸界面處具有較高摻雜濃度的硼離子，有利于減小所述第一外延層211與第一金屬硅化物層之間的接觸電阻。

請(qǐng)參考圖8，在所述第一外延層211表面形成第一覆蓋層212，所述第一覆蓋層212的材料為硅鍺，且所述第一覆蓋層212內(nèi)摻雜有p型離子。

所述第一覆蓋層212用于與后續(xù)形成的硅化層反應(yīng)，以形成位于第一外延層211表面的第一金屬硅化物層，所述第一金屬硅化物層用于減小第一外延層211與后續(xù)形成的第一插塞之間的接觸電阻。

所述第一覆蓋層212的材料為硅鍺，所述第一覆蓋層212的形成工藝為選擇性外延沉積工藝。所述第一覆蓋層212內(nèi)鍺的原子百分比濃度為45％～55％。在本實(shí)施例中，所述第一覆蓋層212內(nèi)鍺的原子百分比濃度為第 一濃度，即所述第一覆蓋層212內(nèi)鍺的原子百分比濃度為50％。在其它實(shí)施例中，所述第一覆蓋層212內(nèi)鍺的原子百分比濃度大于第一濃度。

所述第一覆蓋層212內(nèi)的鍺濃度較高，當(dāng)后續(xù)在所述第一覆蓋層212表面形成具有鈦離子的硅化層之后，硅化層內(nèi)的鈦離子能夠與第一覆蓋層212內(nèi)的鍺離子反應(yīng)生成鈦硅化合物。基于材料本身的特性，所述鈦硅化合物與p型半導(dǎo)體材料相接觸時(shí)的肖特基勢(shì)壘較低，低于p型半導(dǎo)體材料與鎳硅化合物或鈷硅化合物之間的肖特基勢(shì)壘，因此，所述第一覆蓋層212與第一外延層211之間的接觸電阻降低。

而且，在本實(shí)施例中，所述第一外延層211的材料為摻雜有硼離子的硅鍺，所述硅鍺與鈦硅化合物之間的肖特基勢(shì)壘低于硅與鈦硅化合物之間的肖特基勢(shì)壘，因此，使第一覆蓋層212與第一外延層211之間的接觸電阻降低。

在本實(shí)施例中，所述第一覆蓋層212內(nèi)摻雜的p型離子為硼離子。在本實(shí)施例中，在以選擇性外延沉積工藝形成第一覆蓋層212時(shí)，以原位摻雜工藝在所述第一覆蓋層212內(nèi)摻雜p型離子。所述第一覆蓋層212內(nèi)的硼離子的摻雜濃度大于第一外延層211內(nèi)的硼離子摻雜濃度，且所述第一覆蓋層212內(nèi)的硼離子的摻雜濃度為1e21atoms/cm³～1e22atoms/cm³。在本實(shí)施例中，第一覆蓋層212內(nèi)的硼離子的摻雜濃度為1e22atoms/cm³。

所述第一覆蓋層212內(nèi)的硼離子的摻雜濃度較高，當(dāng)以所述第一覆蓋層212形成第一金屬硅化物層之后，所述第一金屬硅化物層內(nèi)摻雜有較高濃度的硼離子，所述較高濃度的硼離子能夠進(jìn)一步降低所述第一金屬硅化物層與第一外延層211之間的接觸電阻。

請(qǐng)參考圖17，圖17是從所述第一覆蓋層212頂部至第一外延層211底部的方向上，第一外延層211和第一覆蓋層212內(nèi)的鍺、硅和硼的原子百分比濃度變化曲線。

后續(xù)在n型區(qū)220柵極結(jié)構(gòu)203兩側(cè)的鰭部201頂部形成第二外延層。以下將結(jié)合附圖進(jìn)行說明。

請(qǐng)參考圖9，在所述隔離層202表面、柵極結(jié)構(gòu)203表面、p型區(qū)210的鰭部201側(cè)壁和頂部表面、以及n型區(qū)220的鰭部201側(cè)壁表面形成第二阻 擋層205。

在本實(shí)施例中，還包括在形成第一覆蓋層212之后，去除所述隔離層202表面的第一阻擋層204。在其它實(shí)施例中，在形成第一覆蓋層212之后能夠保留所述第一阻擋層。

所述第二阻擋層205暴露出位于柵極結(jié)構(gòu)203兩側(cè)的鰭部201頂部表面，所述第二阻擋層205作為后續(xù)形成第二外延層的掩膜。所述第二阻擋層205的材料包括氮化硅或氮氧化硅中的一種或兩種。

所述第二阻擋層205的形成步驟包括：在所述隔離層202、鰭部201、柵極結(jié)構(gòu)203和第一覆蓋層212表面形成第二阻擋膜；在所述p型區(qū)210的第二阻擋膜表面形成第二圖形化層；以所述第二圖形化層為掩膜，回刻蝕所述第二阻擋膜，直至暴露出n型區(qū)220的隔離層202表面、鰭部201的頂部表面、以及柵極結(jié)構(gòu)203的頂部表面，形成第二阻擋層205。

所述第二阻擋膜的形成工藝為化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝。所述回刻蝕工藝為各向異性的干法刻蝕工藝，能夠在鰭部201側(cè)壁表面以及柵極結(jié)構(gòu)203側(cè)壁表面保留第二阻擋層205。所述第二圖形化層包括圖形化的光刻膠層。

在一實(shí)施例中，所述第二阻擋層205的材料為氮化硅，而且在形成所述第二阻擋膜之前，還包括在暴露出的鰭部201表面形成氧化硅層，在所述氧化硅層表面形成所述第二阻擋膜；所述氧化硅層的形成工藝為氧化工藝，例如原位蒸汽生成(issg)工藝。

在本實(shí)施例中，在后續(xù)的選擇性外延沉積工藝之前，以所述第二阻擋層205為掩膜，刻蝕所述n型區(qū)220的鰭部201頂部，在n型區(qū)220的柵極結(jié)構(gòu)203兩側(cè)的鰭部201內(nèi)形成第二開口。后續(xù)在所述第二開口內(nèi)形成第二外延層，所述第二外延層的底部低于鰭部201的頂部表面，所述第二外延層能夠?qū)艠O結(jié)構(gòu)203底部的溝道區(qū)提供應(yīng)力。所述第二開口的形成工藝包括各向異性的干法刻蝕工藝。

在本實(shí)施例中，所述第二開口的深度小于第一開口的深度，則所形成的第二外延層底部高于第一外延層211底部。

請(qǐng)參考圖10，以所述第二阻擋層205為掩膜，采用選擇性外延沉積工藝在所述n型區(qū)220的鰭部201頂部表面形成所述第二外延層221。

所述n型區(qū)220用于形成nmos晶體管，所述第二外延層221的材料為磷化硅，且所述第二外延層221形成于柵極結(jié)構(gòu)230兩側(cè)的鰭部201頂部，使所述第二外延層221形成nmos晶體管的源區(qū)和漏區(qū)。

在本實(shí)施例中，所述第二外延層221內(nèi)磷離子的摻雜濃度較高，所述磷化硅能夠形成閃鋅礦結(jié)構(gòu)，所述閃鋅礦結(jié)構(gòu)的磷化硅的晶格常數(shù)小于單晶硅，因此，所形成的第二外延層221能夠?qū)艠O結(jié)構(gòu)203底部的溝道區(qū)提供拉應(yīng)力，以提高nmos晶體管的載流子遷移率。

在本實(shí)施例中，所述第二開口的深度小于第一開口的深度，由于所述磷化硅材料的生長(zhǎng)速率較快，則所述第二開口有利于抑制所述磷化硅材料的生長(zhǎng)，避免相鄰鰭內(nèi)的第二外延層221之間發(fā)生橋接，并有利于保證所形成的第二外延層的形貌良好。

所述第二外延層221采用選擇性外延沉積工藝形成；所述選擇性外延沉積工藝包括：溫度為500攝氏度～800攝氏度，氣壓為1托～100托，工藝氣體包括硅源氣體(sih4或sih2cl2)，所述硅源氣體的流量為1標(biāo)準(zhǔn)毫升/分鐘～1000標(biāo)準(zhǔn)毫升/分鐘，所述工藝氣體還包括hcl和h2，所述hcl的流量為1標(biāo)準(zhǔn)毫升/分鐘～1000標(biāo)準(zhǔn)毫升/分鐘，h2的流量為0.1標(biāo)準(zhǔn)升/分鐘～50標(biāo)準(zhǔn)升/分鐘。

在所述選擇性外延沉積工藝過程中，采用原位摻雜工藝摻雜所述磷離子，且磷離子的摻雜濃度小于等于1e21atoms/cm³。

在本實(shí)施例中，在所述第二外延層221從底部至頂部的方向上，所述磷離子的摻雜濃度逐漸升高至1e21atoms/cm³，因此，在所述第二外延層221的表面具有最高的摻雜濃度1e21atoms/cm³。當(dāng)后續(xù)在所述第二外延層221表面形成第二覆蓋層，并以所述第二覆蓋層形成第二金屬硅化物層之后，由于所述第二外延層221表面具有較高的磷離子的摻雜濃度，即所述第二金屬硅化物層與第二外延層221的接觸界面處具有較高摻雜濃度的磷離子，有利于減小所述第二外延層221與第二金屬硅化物層之間的接觸電阻。

請(qǐng)參考圖11，在所述第二外延層221表面形成第二覆蓋層222，所述第 二覆蓋層222的材料為硅鍺，所述第二覆蓋層222內(nèi)摻雜有n型離子。

所述第二覆蓋層222用于與后續(xù)形成的硅化層反應(yīng)，以形成位于第二外延層221表面的第二金屬硅化物層，所述第二金屬硅化物層用于減小第二外延層221與后續(xù)形成的第二插塞之間的接觸電阻。

所述第二覆蓋層222的材料為硅鍺，所述第二覆蓋層222的形成工藝為選擇性外延沉積工藝。所述第二覆蓋層222內(nèi)鍺的原子百分比濃度為45％～55％。在本實(shí)施例中，所述第一覆蓋層212和第二覆蓋層222內(nèi)鍺的原子百分比濃度均為第一濃度，即所述第二覆蓋層222內(nèi)鍺的原子百分比濃度為50％。在其它實(shí)施例中，所述第一覆蓋層212內(nèi)鍺的原子百分比濃度大于第一濃度。

由于所述第一覆蓋層212與第二覆蓋層222的材料均為硅鍺，且鍺的原子百分比濃度相同，則在后續(xù)的第一退火工藝中，所述第一覆蓋層212與第二覆蓋層222的硅化速率相同，且所形成的第一覆蓋層212與第二覆蓋層222的厚度相同，則所述第一覆蓋層212與第二覆蓋層222的電阻率相同，能夠使所形成的pmos晶體管與nmos晶體管的電性能更穩(wěn)定。

在本實(shí)施例中，所述第二覆蓋層222內(nèi)摻雜的n型離子為磷離子。在本實(shí)施例中，在以選擇性外延沉積工藝形成第二覆蓋層222時(shí)，以原位摻雜工藝在所述第二覆蓋層222內(nèi)摻雜n型離子。所述第二覆蓋層222內(nèi)的磷離子的摻雜濃度大于第二外延層221內(nèi)的磷離子摻雜濃度，且所述第二覆蓋層222內(nèi)的磷離子的摻雜濃度為1e21atoms/cm³～1e22atoms/cm³。在本實(shí)施例中，第二覆蓋層222內(nèi)的磷離子的摻雜濃度為1e22atoms/cm³。

所述第二覆蓋層222內(nèi)的磷離子的摻雜濃度較高，當(dāng)以所述第二覆蓋層222形成第二金屬硅化物層之后，所述第二金屬硅化物層內(nèi)摻雜有較高濃度的磷離子，所述較高濃度的磷離子能夠降低第二金屬硅化物層與第二外延層211之間的肖特基勢(shì)壘，以此減小所述第二金屬硅化物層與第二外延層211之間的接觸電阻。

請(qǐng)參考圖18，圖18是從第二覆蓋層222頂部至所述第二外延層221底部的方向上，第二外延層221和第二覆蓋層222內(nèi)的鍺、硅和磷的原子百分比 濃度變化曲線。

后續(xù)至少在部分所述第一覆蓋層212和第二覆蓋層222表面形成硅化層，所述硅化層內(nèi)具有鈦離子。以下將結(jié)合附圖進(jìn)行說明。

請(qǐng)參考圖12，在形成所述第二覆蓋層222之后，在所述隔離層202表面、柵極結(jié)構(gòu)203(如圖4所示)表面和鰭部201表面形成介質(zhì)層206，所述介質(zhì)層206內(nèi)具有暴露出第一覆蓋層212的第一通孔213、以及暴露出第二覆蓋層222的第二通孔223。

在本實(shí)施例中，在形成第二覆蓋層222之后，在形成所述介質(zhì)層之前，去除隔離層202表面的第二阻擋層205。

在本實(shí)施例中，所述介質(zhì)層206的形成步驟包括：在所述隔離層202、鰭部201、第一覆蓋層212、第二覆蓋層222和柵極結(jié)構(gòu)表面形成介質(zhì)膜；平坦化所述介質(zhì)膜，形成所述介質(zhì)層206；在所述介質(zhì)層206表面形成第三圖形化層，所述第三圖形化層暴露出第一通孔213和第二通孔223的對(duì)應(yīng)區(qū)域位置；以所述第三圖形化層為掩膜，刻蝕所述介質(zhì)層206，直至暴露出第一覆蓋層212和第二覆蓋層222為止，形成第一通孔213和第二通孔223。

所述介質(zhì)膜的形成工藝為化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；所述化學(xué)氣相沉積工藝能夠?yàn)榱黧w化學(xué)氣相沉積工藝(fcvd，flowablechemicalvapordeposition)、等離子體增強(qiáng)化學(xué)氣相沉積工藝(pecvd)或高深寬比化學(xué)氣相沉積工藝(harp)。所述平坦化工藝為化學(xué)機(jī)械拋光工藝?？涛g所述介質(zhì)層206的工藝為各向異性的干法刻蝕工藝。所述第三圖形化層包括圖形化的光刻膠層。

所述介質(zhì)層206的材料為氧化硅、氮化硅、氮氧化硅、低k介質(zhì)材料(介電系數(shù)為大于或等于2.5、小于3.9，例如多孔氧化硅、或多孔氮化硅)或超低k介質(zhì)材料(介電系數(shù)小于2.5，例如多孔sicoh)。

在另一實(shí)施例中，柵極結(jié)構(gòu)203為偽柵極結(jié)構(gòu)。所述介質(zhì)層202包括：第一子介質(zhì)層和第二子介質(zhì)層；所述第一子介質(zhì)層位于所述隔離層202、鰭部201、第一覆蓋層212和第二覆蓋層222表面；所述第二子介質(zhì)層位于第一子介質(zhì)層和柵極結(jié)構(gòu)203表面。其中，所述第一子介質(zhì)層的表面與所述柵極結(jié) 構(gòu)203的頂部表面齊平。

所述第一子介質(zhì)層的形成步驟包括：在所述襯底和柵極結(jié)構(gòu)203表面形成第一子介質(zhì)膜；平坦化所述第一子介質(zhì)膜直至暴露出柵極結(jié)構(gòu)的頂部表面為止，形成第一子介質(zhì)層。所述第二子介質(zhì)層的形成工藝包括化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝。

在形成所述第一子介質(zhì)層之后，去除所述柵極結(jié)構(gòu)203中的柵極層以形成柵極開口；在所述柵極開口的內(nèi)壁表面形成高k柵介質(zhì)層，在高k柵介質(zhì)層上形成填充滿所述柵極開口的金屬柵。

請(qǐng)參考圖13，對(duì)第一通孔213底部的第一覆蓋層212進(jìn)行離子注入，以摻雜p型離子。

對(duì)第一通孔213底部的第一覆蓋層212進(jìn)行離子注入，可以在所述第一覆蓋層212的表面摻雜p型離子，以減小第一覆蓋層212與后續(xù)形成的第一插塞之間的接觸電阻。在本實(shí)施例中，對(duì)第一通孔213底部的第一覆蓋層212注入的p型離子為硼離子；所述離子注入的方向垂直于襯底200表面。

請(qǐng)參考圖14，對(duì)第二通孔223底部的第二覆蓋層222進(jìn)行離子注入，以摻雜n型離子。

對(duì)第二通孔223底部的第二覆蓋層222進(jìn)行離子注入，可以在所述第二覆蓋層222的表面摻雜n型離子，以減小第二覆蓋層222與后續(xù)形成的第二插塞之間的接觸電阻。在本實(shí)施例中，對(duì)第一通孔213(如圖13所示)底部的第一覆蓋層212注入的p型離子為硼離子；所述離子注入的方向垂直于襯底200表面。

在本實(shí)施例中，在對(duì)第一覆蓋層212和第二覆蓋層222進(jìn)行離子注入之后，進(jìn)行第二退火工藝，以激活第一覆蓋層212和第一外延層211內(nèi)的p型離子、以及第二覆蓋層222和第二外延層221內(nèi)的n型離子。所述第二退火工藝為尖峰退火或激光退火。

請(qǐng)參考圖15，在所述第一通孔213底部的第一覆蓋層212表面、以及第二通孔223底部的第二覆蓋層222表面形成硅化層207。

在本實(shí)施例中，所述硅化層207的材料為鈦。所述硅化層207的形成工藝為化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝，在本實(shí)施例中為原子層沉積工藝。所述鈦材料的硅化層207的厚度為10納米～50納米。

在本實(shí)施例中，所述硅化層207還形成于介質(zhì)層206表面、第一通孔213的側(cè)壁表面、以及第二通孔223的側(cè)壁表面。

所述硅化層207用于與相接觸的部分第一覆蓋層212以及第二覆蓋層222反應(yīng)，生成第一金屬硅化物層和第二金屬硅化物層。

請(qǐng)參考圖16，進(jìn)行第一退火工藝，使所述硅化層207內(nèi)的鈦離子擴(kuò)散入第一覆蓋層212和第二覆蓋層222內(nèi)，使第一覆蓋層212形成第一金屬硅化層214，使第二覆蓋層222形成第二金屬硅化層224。

所述第一退火工藝為閃光退火(flashaneal)；所述第一退火工藝的參數(shù)包括：溫度為750℃～950℃，本實(shí)施例為800℃，時(shí)間為10毫米～500毫秒，氣體為氮?dú)饣蚨栊詺怏w，所述例如氬氣或氦氣。

由于所述硅化層207內(nèi)具有鈦離子，則所述鈦離子能夠在第一退火工藝中，擴(kuò)散入相接觸的第一覆蓋層212和第二覆蓋層222內(nèi)，形成材料為鈦硅鍺化合物的第一金屬硅化物層214和第二金屬硅化物層224。而且，所述第一覆蓋層212內(nèi)具有較高摻雜濃度的硼離子，所形成的第一金屬硅化物層214內(nèi)具有較高摻雜濃度的硼離子；所述第二覆蓋層222內(nèi)具有較高摻雜濃度的磷離子，所形成的第二金屬硅化物層224內(nèi)具有較高摻雜濃度的磷離子。

在p型區(qū)210內(nèi)，所述第一外延層212的材料為硅鍺，而所述第一金屬硅化物層214的材料為鈦硅鍺化合物，所述第一外延層212與第一金屬硅化物層214材料之間的肖特基勢(shì)壘較小，因此第一外延層212與第一金屬硅化物層214材料之間的接觸電阻較小。

而且，由于第一金屬硅化物層214內(nèi)具有較高摻雜濃度的硼離子，所述較高摻雜濃度的硼離子能夠進(jìn)一步減小第一外延層212與第一金屬硅化物層214接觸界面處的肖特基勢(shì)壘，以減小接觸電阻。

在n型區(qū)220內(nèi)，所述第二外延層222的材料為磷化硅，而所述第二金屬硅化物層224的材料為鈦硅磷化合物。在所述第二外延層222表面的磷離 子具有較高的摻雜濃度，有利于減小第二外延層222與第二金屬硅化物層224材料之間的接觸電阻。

而且，由于第二金屬硅化物層224內(nèi)具有較高摻雜濃度的磷離子，所述較高摻雜濃度的磷離子能夠進(jìn)一步減小第二外延層222與第二金屬硅化物層224接觸界面處的肖特基勢(shì)壘，以減小接觸電阻。

在本實(shí)施例中，在退火工藝之前或之后，在所述第一通孔213(如圖15所示)和第二通孔223(如圖15所示)內(nèi)填充滿導(dǎo)電材料，在第一通孔213內(nèi)形成第一插塞215，在第二通孔223內(nèi)形成第二插塞225。

所述導(dǎo)電材料包括銅、鎢或鋁。所述第一插塞215和第二插塞225的形成步驟包括：在所述介質(zhì)層206表面、以及第一通孔214和第二通孔224內(nèi)形成導(dǎo)電膜，所述導(dǎo)電膜填充滿所述第一通孔214和第二通孔224；平坦化所述導(dǎo)電膜直至暴露出介質(zhì)層206表面為止，形成第一插塞215和第二插塞225。

所述導(dǎo)電膜的形成工藝為化學(xué)氣相沉積工藝、物理氣相沉積工藝、電鍍工藝或化學(xué)鍍工藝；所述平坦化工藝為化學(xué)機(jī)械拋光工藝。在本實(shí)施例中，在形成第一插塞215和第二插塞225之前，保留所述硅化層207，所述硅化層207能夠作為第一插塞215和第二插塞225與介質(zhì)層206之間的阻擋層。在其它實(shí)施例中，還能夠在形成第一插塞和第二插塞之前，去除所述硅化層。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。