本發(fā)明是有關于一種可被切割的多晶胞芯片。

背景技術：

隨著電子科技的不斷演進，更人性化、功能性更復雜的電子產品不斷地推陳出新，人們對于電子產品的數據處理能力的要求也愈來愈高。在現行的電子技術當中，通?？稍陔娮赢a品中配置多個處理芯片，并將所要處理的數據通過該些處理芯片進行分散處理，以提升電子產品的數據處理能力。

當單一存取裝置需要針對多個處理器進行信息傳輸時，常會因硬體所能提供的頻寬限制，而降低了信息的傳輸效率。這種情況，在當需要進行大量的數據傳輸動作時，存取裝置就無法即時的完成數據存取的動作，造成系統(tǒng)效率的下降。

此外，在提升芯片供作效能的同時，產品價格也成為電子裝置是否具有市場競爭力的重要因素。因此，如何提供高效能且具有合理價格的電子產品，是現今設計者的重要課題。

技術實現要素：

本發(fā)明提供一種多晶胞芯片，在所提供的可切割空間中提供輔助電路，以提升多晶胞芯片的效能。

本發(fā)明的多晶胞芯片接上所需電源及信號后是可使用的。其中，多晶胞芯片包括半導體基底、多數個晶胞、多數個多信號傳輸線組、多數個輔助電路以及多數條操作電壓傳輸導線。該些晶胞可配置在半導體基底上。該些晶胞中的任二相鄰晶胞間可具有相隔空間。該些信號傳輸線可分別配置在至少部分該些相隔空間上，并分別用以進行至少部分相鄰晶胞間的信號傳輸。上述的多晶胞芯片可通過部分該些相隔空間進行切割以切斷部分該些信號傳輸線，致使多晶胞芯片可被分割為多個子芯片，其中切割后的部分該些子芯片接上所需電源及信號后仍可使用。輔助電路設置在半導體基底上并分別被信 號傳輸線組覆蓋。操作電壓傳輸導線配置在相隔空間中，且各操作電壓傳輸導線的兩端分別耦接至相鄰的二晶胞。其中，各輔助電路耦接至對應的操作電壓傳輸導線，并通過對應的操作電壓傳輸導線接收操作電壓。

在本發(fā)明的一實施例中，其中當上述的相隔空間中的多個被切割相隔空間提供作為一切割通道以進行切割時，被切割相隔空間上的操作電壓傳輸導線對應被切斷。

在本發(fā)明的一實施例中，多晶胞芯片還包括至少一輔助周邊電路。輔助周邊電路形成在多個相鄰的相隔空間之間，輔助周邊電路耦接至相鄰的相隔空間中的輔助電路。

在本發(fā)明的一實施例中，當上述的相隔空間中的多個被切割相隔空間提供作為切割通道以進行切割時，耦接被切割相隔空間中的輔助電路的輔助周邊電路對應被切斷。

在本發(fā)明的一實施例中，上述的輔助周邊電路包括耦接至相鄰的相隔空間中的輔助電路的至少一傳輸導線。

在本發(fā)明的一實施例中，多晶胞芯片還包括多數條接地電壓傳輸導線。接地電壓傳輸導線配置在相隔空間中，且各操作電壓傳輸導線的兩端分別耦接至相鄰的二晶胞。其中，各輔助電路耦接至對應的接地電壓傳輸導線，并通過對應的接地電壓傳輸導線接收參考接地電壓。

在本發(fā)明的一實施例中，上述的晶胞的尺寸不完全相同。

在本發(fā)明的一實施例中，上述的各晶胞包括多數個接口電路。接口電路分別耦接至對應的輔助電路，以作為各晶胞與對應的輔助電路的信息信號傳輸線組。其中，各接口電路檢測對應的輔助電路是否被切斷，并在當對應的輔助電路被切斷時停止工作。

在本發(fā)明的一實施例中，上述的各晶胞包括處理器電路及記憶體電路中的至少其中之一。

在本發(fā)明的一實施例中，上述的信號傳輸線組由可切割的多晶胞芯片中的多個金屬層來建構，輔助電路由金屬層下的多數個半導體層來建構。

基于上述，本發(fā)明利用相隔空間，并在相隔空間中信號傳輸線組下方設計輔助電路。通過輔助電路可增加各晶胞的工作能力，在不增加芯片面積的條件下，有效提升可切割的多晶胞芯片的工作效能。

為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1是本發(fā)明一實施例的多晶胞芯片的示意圖；

圖2是本發(fā)明實施例的多晶胞芯片的細部結構示意圖；

圖3是本發(fā)明實施例的可切割的多晶胞芯片的一實施方式的示意圖；

圖4是本發(fā)明另一實施例的可切割的多晶胞芯片的示意圖；

圖5是本發(fā)明再一實施例的可切割的多晶胞芯片的示意圖；

圖6是本發(fā)明實施例的可切割的多晶胞芯片的一實施方式的示意圖；

圖7是本發(fā)明實施例的輔助周邊電路的實施方式示意圖。

附圖標記說明：

100、200、300、400、500：可切割的多晶胞芯片；

SUB：半導體基底；

CELL、201～204、301～304、401～404、501～504：晶胞；

OCI、OCI1～OCI4：信號傳輸線組；

211～214、311～314、411～414、511～514、701、702：輔助電路；

VL1～VL4：操作電壓傳輸導線；

SL2、SL1：切割通道；

GL1～GL4：接地電壓傳輸導線；

INT11、INT12、INT21、INT22、INT31、INT32、INT41、INT42：接口電路；

520、700：輔助周邊電路；

WIR1、WIR2：傳輸導線。

具體實施方式

請參照圖1，圖1是本發(fā)明一實施例的可切割的多晶胞芯片的示意圖?？汕懈畹亩嗑О酒?00包括半導體基底SUB、多個晶胞CELL以及多個信號傳輸線組OCI。晶胞CELL排列在半導體基底SUB上，晶胞CELL中相鄰晶胞間分別具有多數個相隔空間。信號傳輸線組OCI分別配置在相隔空間中， 用以進行相鄰晶胞間的數據傳輸動作。各晶胞CELL包括處理器電路及記憶體電路中的至少其中之一。

接著請參照圖2，圖2是本發(fā)明實施例的多晶胞芯片的細部結構示意圖。在圖2中，在可切割的多晶胞芯片200中，晶胞201～204相臨排列在相同的半導體基板上。其中，晶胞201與202相鄰的側邊間具有相隔空間，信號傳輸線組OCI2配置在晶胞201與202間的相隔空間上，并且，值得注意的，多晶胞芯片200還包括輔助電路212配置在晶胞201與202間的相隔空間中。其中，信號傳輸線組OCI2覆蓋在輔助電路212上方。同理，晶胞201與203、晶胞202與204、晶胞203與204相鄰的側邊間也可分別具有相隔空間。這些相隔空間中被可分別配置輔助電路211、213以及214，及分別覆蓋輔助電路211、213以及214的信號傳輸線組OCI1、OCI3以及OCI4。在此，信號傳輸線組OCI1、OCI2、OCI3以及OCI4分別用來進行晶胞201與203間、晶胞201與202間、晶胞202與204間以及晶胞203與204間的數據傳輸動作。而輔助電路211、212、213以及214則可分別耦接至晶胞201與203、晶胞201與202、晶胞202與204以及晶胞203與204以輔助晶胞所進行的電路操作。

值得注意的是，可切割的多晶胞芯片200上還包括多條操作電壓傳輸導線VL1～VL4。其中，操作電壓傳輸導線VL1配置在晶胞201及203的相隔空間中，且其兩端分別耦接至晶胞201及203；操作電壓傳輸導線VL2配置在晶胞201及202的相隔空間中，且其兩端分別耦接至晶胞201及202；操作電壓傳輸導線VL3配置在晶胞202及204的相隔空間中，且其兩端分別耦接至晶胞202及204；以及，操作電壓傳輸導線VL4配置在晶胞203及204的相隔空間中，且其兩端分別耦接至晶胞203及204。操作電壓傳輸導線VL1～VL4用來傳輸操作電壓，并且，輔助電路211、212、213以及214分別耦接至操作電壓傳輸導線VL1～VL4以接收所需要的操作電壓。

在本發(fā)明一實施例中，操作電壓傳輸導線VL1～VL4上所傳輸的操作電壓，可以來自于其所耦接的晶胞的至少其中之一。

在本發(fā)明一實施例中，信號傳輸線組OCI1、OCI3以及OCI4可以通過多晶胞芯片200所提供的圖案化金屬層來形成的多條傳輸導線來建構，而輔助電路211、212、213以及214則可由圖案化金屬層下多個半導體層來建構。 輔助電路211、212、213以及214并可通過連接層及/或圖案化金屬層來分別耦接至操作電壓傳輸導線VL1～VL4。

接著請參照圖3，圖3是本發(fā)明實施例的可切割的多晶胞芯片的一實施方式的示意圖。在圖3中，可切割的多晶胞芯片300包括晶胞301～304、輔助電路311～314以及操作電壓傳輸導線VL1～VL4。當多晶胞芯片300要進行切割時，晶胞301及302以及晶胞303及304間的相隔空間被選擇為被切割相隔空間，且這兩個被切割相隔空間組合成切割通道SL1以進行切割。在切割過程中，配置在被切割相隔空間的輔助電路312及314可被切除，且重點在于，操作電壓傳輸導線VL2以及VL4與對應連接的輔助電路312、314的耦接路徑會有效的被切斷。如此一來，就算在切割動作完成后，輔助電路312及314未被完全移除而有殘余的電路留存時，由于提供操作電壓的操作電壓傳輸導線VL2以及VL4被有效的切斷，這些殘余的電路也不會因接收到操作電壓而生漏電的現象。

以下請參照圖4，圖4是本發(fā)明另一實施例的可切割的多晶胞芯片的示意圖。在圖4中，可切割的多晶胞芯片400包括晶胞401～404、輔助電路411～414、操作電壓傳輸導線VL1～VL4以及接地電壓傳輸導線GL1～GL4。與前述實施例不相同的，本實施例中還包括接地電壓傳輸導線GL1～GL4。其中，接地電壓傳輸導線GL1～GL4分別配置在晶胞401、403間、晶胞401、402間、晶胞401、404間以及晶胞403、404間的相隔空間中。其中，接地電壓傳輸導線GL1可耦接至晶胞401以及403，接地電壓傳輸導線GL2可耦接至晶胞401以及402，接地電壓傳輸導線GL3可耦接至晶胞402以及404，接地電壓傳輸導線GL4可耦接至晶胞403以及404。并且，輔助電路411～414分別耦接至接地電壓傳輸導線GL1～GL4以接收接地電壓傳輸導線GL1～GL4所傳輸的參考接地電壓。

以下請參照圖5，圖5是本發(fā)明再一實施例的可切割的多晶胞芯片的示意圖。在圖5中，可切割的多晶胞芯片500包括晶胞501～504、輔助電路511～514、操作電壓傳輸導線VL1～VL4、接地電壓傳輸導線GL1～GL4以及輔助周邊電路520。此外，在本實施例中，晶胞501還包括接口電路INT11、INT12，晶胞502還包括接口電路INT21、INT22，晶胞503還包括接口電路INT31、INT32，且晶胞504還包括接口電路INT41、INT42。

在本實施例中，晶胞501中的接口電路INT11及INT12分別耦接至輔助電路511及512，晶胞502中的接口電路INT21及INT22分別耦接至輔助電路512及513，晶胞503中的接口電路INT31及INT32分別耦接至輔助電路511及514，而晶胞504中的接口電路INT41及INT42則分別耦接至輔助電路513及514。上述的各接口電路INT11、INT12、INT21、INT22、INT31、INT32、INT41以及INT42用以檢測對應連接的輔助電路是否被切斷，并且，在當各接口電路INT11、INT12、INT21、INT22、INT31、INT32、INT41以及INT42對應的輔助電路被切斷時各接口電路INT11、INT12、INT21、INT22、INT31、INT32、INT41以及INT42停止其所進行的工作。

進一步來說明，在本發(fā)明一實施例中，以接口電路INT21以及輔助電路512為范例，在當輔助電路512被切斷后，接口電路INT21連接至輔助電路512的信號接收點上所接收到的信號成為一個無用且不可預期的信號，因此，在當輔助電路512被切斷后，接口電路INT21由輔助電路512接收信號的動作需要被停止。另外，同樣的，由于輔助電路512被切斷后可能留下殘存的電路元件，若接口電路INT21持續(xù)傳送輸出信號至輔助電路512，有可能產生漏電現象。因此，接口電路INT21的信號輸出動作也需要被停止。

關于接口電路所進行的輔助電路是否被切斷的檢測動作中，在本發(fā)明一實施例中，輔助電路例如可以內建拉高電路，而接口電路可以提供檢測導線連接至這個拉高電路。在當輔助電路被切除時，接口電路可以針對檢測導線進行開路短路(open/short)測試，以獲知檢測導線是否仍接收拉高電路所提供的拉高電壓，并進而得知對應輔助電路是否被切斷。當然，關于開路短路測試的作法可采用本領域具通常知識者所熟知的測試方式來進行。而上述的拉高電路也可以被置換為其他可提供參考電壓的任意電路，例如拉低電路。

值得注意的是，本發(fā)明實施例中，可切割的多晶胞芯片500并在相鄰的相隔空間之間設置輔助周邊電路520。輔助周邊電路520耦接至相鄰的相隔空間中的輔助電路511～514，并作為執(zhí)行與輔助電路511～514中至少其一所執(zhí)行的功能相關聯的電路。在本發(fā)明某些實施例中，輔助周邊電路520可以包括執(zhí)行數位運算的數位電路，或也可以包括多個傳輸導線。

接著請參照圖6，圖6是本發(fā)明實施例的可切割的多晶胞芯片的一實施方式的示意圖。在圖6中，當晶胞501及502間的相隔空間以及晶胞503及 504間的相隔空間被提供以作為切割通道SL2時，在進行切割動作后，操作電壓傳輸導線VL2及VL4會對應被切斷。并且，輔助電路512及514以及輔助周邊電路520也會被切除。在此要注意的，在本發(fā)明實施例中，當輔助周邊電路520所連接的輔助電路511～514中至少其一被切除時，輔助周邊電路520也可對應被切除。

另外，在本實施例中，接地電壓傳輸導線GL2及GL4在切割通道SL2的切割動作中，也可對應被切斷。

請參照圖7，圖7是本發(fā)明實施例的輔助周邊電路的實施方式示意圖。在圖7中，輔助周邊電路700耦接相鄰的輔助電路701及702。輔助周邊電路700除可包括具有邏輯運算能力的邏輯電路外，還可包括一條或多條的傳輸導線WIR1及WIR2。其中，傳輸導線WIR1及WIR2用以使輔助電路701及702的輸出輸入節(jié)點間以一對一、多對一或一對多的形式相互連接，并使輔助電路701及702間進行數據傳輸動作。

綜上所述，本發(fā)明所提供的可切割的多晶胞芯片中，通過在晶胞的相隔空間中配置重疊的信號傳輸線組以及輔助電路。借此，在有限的空間上增加輔助電路的配置來輔助晶胞的運算能力，在不提升成本的原則下，有效提升可切割的多晶胞芯片的工作效能。

最后應說明的是：以上各實施例僅用以說明本發(fā)明的技術方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發(fā)明各實施例技術方案的范圍。