本發(fā)明涉及一種半導(dǎo)體元件，特別是涉及一種多層(multilayer)王冠型(crown-shaped)金屬-絕緣體-金屬(metal-insulator-metal,MIM)電容器結(jié)構(gòu)及其制作方法。

背景技術(shù)：

已知，極大型集成電路(ultra large scale integration,ULSI)的設(shè)計(jì)中常采用金屬-絕緣層-金屬(metal-insulator-metal,MIM)復(fù)合結(jié)構(gòu)作為電容器。

隨著集成電路元件集成度日益增加，MIM電容器的尺寸也跟著縮小，如何維持甚至提高M(jìn)IM電容器的電容值，已成為一大挑戰(zhàn)。

慣用技術(shù)手段是利用王冠型結(jié)構(gòu)(crown structure)來增加MIM電容器中的電容板有效面積。但是，過去王冠型結(jié)構(gòu)MIM電容器制造程序繁復(fù)，需利用多道光刻蝕刻步驟方能完成，而且受限于光刻制作工藝的分辨率，影響到成品可靠度。

由此可知，目前該技術(shù)領(lǐng)域仍需要一改良的王冠型MIM電容器結(jié)構(gòu)及其制作方法，不會(huì)受限于光刻制作工藝的分辨率，且能夠具有更高的電容值。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明主要目的在于提供一種改良的王冠型金屬-絕緣體-金屬(MIM)電容器結(jié)構(gòu)及其制作方法，具有更高的電容值，可適用于各種集成電路裝置。

根據(jù)本發(fā)明一實(shí)施例，一種多層王冠型金屬-絕緣體-金屬電容器結(jié)構(gòu)，包含有一基底，其中設(shè)有一導(dǎo)電區(qū)域，位于一電容形成區(qū)域內(nèi)；一金屬層間介電層，設(shè)于該基底上，并覆蓋該電容形成區(qū)域；一電容溝槽，位于該電容形成區(qū)域內(nèi)，貫穿該金屬層間介電層，顯露出部分該導(dǎo)電區(qū)域；一呈同心圓排列的電容下電極結(jié)構(gòu)，設(shè)于該電容溝槽內(nèi)，該電容下電極結(jié)構(gòu)包括一第一下電極以及一第二下電極，其中該第一下電極環(huán)繞著該第二下電極，且該第 一下電極直接接觸該導(dǎo)電區(qū)域；一導(dǎo)電支撐底座，位于該電容溝槽內(nèi)，其固定住并電連接該第一下電極以及該第二下電極的底部；一電容介電層，順形的設(shè)置在該第一下電極、該第二下電極以及該導(dǎo)電支撐底座的表面上；以及一電容上電極，設(shè)置在該電容介電層上。

根據(jù)本發(fā)明另一實(shí)施例，提供一種多層王冠型金屬-絕緣體-金屬電容器結(jié)構(gòu)的制作方法。首先提供一基底，其中設(shè)有一導(dǎo)電區(qū)域，位于一電容形成區(qū)域內(nèi)；再于該基底上沉積一金屬層間介電層，覆蓋該電容形成區(qū)域；再于該金屬層間介電層中形成一電容溝槽，位于該電容形成區(qū)域內(nèi)，貫穿該金屬層間介電層，顯露出部分該導(dǎo)電區(qū)域；再于該電容溝槽內(nèi)形成一呈同心圓排列的電容下電極結(jié)構(gòu)，其中該電容下電極結(jié)構(gòu)包括一第一下電極以及一第二下電極，其中該第一下電極環(huán)繞著該第二下電極，且該第一下電極直接接觸該導(dǎo)電區(qū)域；再于該電容溝槽內(nèi)形成一導(dǎo)電支撐底座，固定住并電連接該第一下電極以及該第二下電極的底部；接著順形的在該第一下電極、該第二下電極以及該導(dǎo)電支撐底座的表面上形成一電容介電層；再于該電容介電層上形成一電容上電極。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附的附圖作詳細(xì)說明如下。

附圖說明

圖1為本發(fā)明一實(shí)施例所繪示的多層王冠型MIM電容器結(jié)構(gòu)剖面示意圖；

圖2為本發(fā)明多層王冠型MIM電容器結(jié)構(gòu)的同心圓電容下電極的立體側(cè)視圖；

圖3至圖8為制作圖1中多層王冠型MIM電容器結(jié)構(gòu)的方法的示意圖。

符號(hào)說明

1 多層王冠型MIM電容器結(jié)構(gòu)

10 基底

100 基材

101 電容形成區(qū)域

110 導(dǎo)電區(qū)域

112 介電層

122 IMD層

122a 電容溝槽

200 多層堆疊結(jié)構(gòu)

210 導(dǎo)電支撐底座

210a 第一導(dǎo)電支撐層

210b 第二導(dǎo)電支撐層

210c 第三導(dǎo)電支撐層

211 第一金屬層

212 第二金屬層

213 第三金屬層

220 電容下電極結(jié)構(gòu)

221 第一下電極

221a 底部

222 第二下電極

222a 底部

223 第三下電極

223a 底部

230 電容介電層

240 電容上電極

310 金屬內(nèi)連線結(jié)構(gòu)

311 金屬層

312 金屬層

313 金屬層

314 金屬層

w1 寬度

w2 寬度

具體實(shí)施方式

雖然本發(fā)明以實(shí)施例公開如下，然而其并非用以限定本發(fā)明，任何熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以附上的權(quán)利要求所界定的為準(zhǔn)，且為了簡(jiǎn)化說明， 部分現(xiàn)有結(jié)構(gòu)與制作工藝步驟的細(xì)節(jié)將不在此揭露。

同樣地，附圖所表示為實(shí)施例中的裝置示意圖但并非用以限定裝置的尺寸，特別是，為使本發(fā)明可更清晰地呈現(xiàn)，部分元件的尺寸可能放大呈現(xiàn)于圖中。再者，多個(gè)實(shí)施例中所揭示相同的元件者，將標(biāo)示相同或相似的符號(hào)以使說明更容易且清晰。

本發(fā)明是有關(guān)于一種多層王冠型金屬-絕緣體-金屬(metal-insulator-metal,MIM)電容器結(jié)構(gòu)及其制作方法，可相容于邏輯制作工藝、系統(tǒng)單芯片(SoC)制作工藝。本發(fā)明多層王冠型MIM電容器結(jié)構(gòu)，具有高電容值，可適用于各種集成電路裝置，例如，但不限于，液晶顯示器(LCD)驅(qū)動(dòng)芯片的靜電放電(ESD)防護(hù)電路、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器等。

請(qǐng)參閱圖1以及圖2，其中圖1為依據(jù)本發(fā)明一實(shí)施例所繪示的多層王冠型MIM電容器結(jié)構(gòu)剖面示意圖，圖2例示本發(fā)明多層王冠型MIM電容器結(jié)構(gòu)的同心圓電容下電極的立體側(cè)視圖。

如圖1所示，本發(fā)明多層王冠型MIM電容器結(jié)構(gòu)1設(shè)置在一基底(base)10上，其中，基底10可以包括，但不限于，表面已沉積有至少一介電層112的基材(substrate)100。根據(jù)本發(fā)明實(shí)施例，基材100可以是任何半導(dǎo)體材料，例如，硅、鍺、砷化鎵、磷化銦等，但不限于此。根據(jù)本發(fā)明實(shí)施例，基底10上包含有至少一電容形成區(qū)域101，其中所述電容形成區(qū)域101可以位于一邏輯電路區(qū)域內(nèi)，但不限于此。本發(fā)明多層王冠型MIM電容器結(jié)構(gòu)1設(shè)置在電容形成區(qū)域101內(nèi)。

根據(jù)本發(fā)明實(shí)施例，在基材100上，設(shè)有一導(dǎo)電區(qū)域110，其中導(dǎo)電區(qū)域110可以形成在介電層112中，導(dǎo)電區(qū)域110可以包括，但不限于，多晶硅層、金屬層等。例如，導(dǎo)電區(qū)域110可以是一銅鑲嵌金屬層或一鎢金屬插塞，但不限于此。在其他實(shí)施中，導(dǎo)電區(qū)域110也可以是一設(shè)于基材100中的導(dǎo)電摻雜區(qū)，例如，N型或P型摻雜區(qū)。導(dǎo)電區(qū)域110具有一寬度w1。

根據(jù)本發(fā)明實(shí)施例，在基底10上，設(shè)有至少一金屬層間介電(inter-metal dielectric,IMD)層122，例如，硅氧介電層、氮化硅介電層、低介電常數(shù)介電層、超低介電常數(shù)介電層等，但不限于此。需理解的是，IMD層122可以具有多層介電層，且可以包括不同的介電材料。

根據(jù)本發(fā)明實(shí)施例，在電容形成區(qū)域101以外的IMD層122中，形成有多層的金屬內(nèi)連線結(jié)構(gòu)310，例如，金屬層311、312、313、314。需理解 的是，圖中的金屬層311、312、313、314僅為例示說明，金屬內(nèi)連線結(jié)構(gòu)310的層數(shù)不限于圖中所示。金屬內(nèi)連線結(jié)構(gòu)310的金屬層層數(shù)可以依據(jù)邏輯電路芯片設(shè)計(jì)需求而有所不同，例如，通常可以介于3至9層，但不限于此。

在電容形成區(qū)域101內(nèi)，設(shè)有一電容溝槽122a。電容溝槽122a具有一寬度w2，其中，電容溝槽122a的寬度w2優(yōu)選小于導(dǎo)電區(qū)域110的寬度w1。電容溝槽122a貫穿IMD層122，換言之，電容溝槽122a的深度即約略等于IMD層122的整體厚度。

請(qǐng)同時(shí)參閱圖2，根據(jù)本發(fā)明實(shí)施例，在電容溝槽122a內(nèi)設(shè)有一呈同心圓排列的電容下電極結(jié)構(gòu)220，其中電容下電極結(jié)構(gòu)220包括第一(外層)下電極221、第二(中層)下電極222、第三(內(nèi)層)下電極223。需理解的是，圖中的下電極221、222、223僅為例示說明，電容下電極結(jié)構(gòu)220的層數(shù)不限于圖中所示。

根據(jù)本發(fā)明實(shí)施例，第一下電極221呈一桶柱狀(tube-shaped container)，順形地緊貼著電容溝槽122a的內(nèi)壁設(shè)置。第一下電極221包括一底部221a，其直接接觸到導(dǎo)電區(qū)域110。第二下電極222位于第一下電極221內(nèi)部，同樣呈現(xiàn)一桶柱狀。第二下電極222包括一底部222a，其高于第一下電極221的底部221a，且不與第一下電極221的底部221a直接接觸。第三下電極223位于第二下電極222內(nèi)部，同樣呈現(xiàn)一桶柱狀。第三下電極223包括一底部223a，其高于第二下電極222的底部222a，且不與第二下電極222的底部222a直接接觸。

根據(jù)本發(fā)明實(shí)施例，第一下電極221、第二下電極222、第三下電極223的最頂端均約略與IMD層122的上表面切齊，換言之，第一下電極221、第二下電極222、第三下電極223均僅位于電容溝槽122a內(nèi)，而不會(huì)延伸超出電容溝槽122a以外的區(qū)域。

根據(jù)本發(fā)明實(shí)施例，另包含有一導(dǎo)電支撐底座(conductive supporting pedestal)210，位于電容溝槽122a的底部。導(dǎo)電支撐底座210固定住并且電連接第一下電極221、第二下電極222、第三下電極223的底部221a、222a、223a，使得第一下電極221、第二下電極222、第三下電極223不會(huì)倒塌。根據(jù)本發(fā)明實(shí)施例，導(dǎo)電支撐底座210的上表面略高于第三下電極223的底部223a。

根據(jù)本發(fā)明實(shí)施例，導(dǎo)電支撐底座210可以由鎢金屬所構(gòu)成，但不限于此。根據(jù)本發(fā)明實(shí)施例，第一下電極221、第二下電極222、第三下電極223可以由鈦、氮化鈦所構(gòu)成，但不限于此。根據(jù)本發(fā)明實(shí)施例，導(dǎo)電支撐底座210與電容下電極結(jié)構(gòu)220之間對(duì)特定蝕刻劑，例如，稀釋硫酸/過氧化氫溶液(DSP)，需具有高蝕刻選擇比。

如圖1所示，在電容下電極結(jié)構(gòu)220的表面上，順形的設(shè)置有一電容介電層230，例如，HfO₂或ZrO₂等高介電常數(shù)材料，但不限于此。電容介電層230的厚度不足以填滿第一下電極221、第二下電極222、第三下電極223之間的空隙。根據(jù)本發(fā)明實(shí)施例，電容介電層230可以覆蓋在IMD層122上表面。

根據(jù)本發(fā)明實(shí)施例，在電容介電層230上設(shè)置有一電容上電極240，且電容上電極240可以填滿第一下電極221、第二下電極222、第三下電極223之間的空隙。根據(jù)本發(fā)明實(shí)施例，電容上電極240可以包含銅、鋁、鈦、氮化鈦、鎢等導(dǎo)電材料，但不限于此。電容上電極240可以利用原子層沉積法、濺鍍、物理氣相沉積法等方式形成，但不限于此。

請(qǐng)參閱圖3至圖8，其例示制作圖1中多層王冠型MIM電容器結(jié)構(gòu)的方法。首先，如圖3所示，提供一基底10，其中，基底10可以包括，但不限于，表面已沉積有至少一介電層102的基材100。根據(jù)本發(fā)明實(shí)施例，基材100可以是任何半導(dǎo)體材料，例如，硅、鍺、砷化鎵、磷化銦等，但不限于此。根據(jù)本發(fā)明實(shí)施例，基底10上包含有至少一電容形成區(qū)域101，其中所述電容形成區(qū)域101可以位于一邏輯電路區(qū)域內(nèi)，但不限于此。

根據(jù)本發(fā)明實(shí)施例，在基材100上，形成有一導(dǎo)電區(qū)域110，其中導(dǎo)電區(qū)域110可以形成在介電層112中。導(dǎo)電區(qū)域110可以包括，但不限于，多晶硅層、金屬層等。例如，導(dǎo)電區(qū)域110可以是一銅鑲嵌金屬層或一鎢金屬插塞，但不限于此。在其他實(shí)施中，導(dǎo)電區(qū)域110也可以是一設(shè)于基材100中的導(dǎo)電摻雜區(qū)，例如，N型或P型摻雜區(qū)。導(dǎo)電區(qū)域110具有一寬度w1。

根據(jù)本發(fā)明實(shí)施例，在基底10上，設(shè)有至少一金屬層間介電(IMD)層122，例如，硅氧介電層、氮化硅介電層、低介電常數(shù)介電層、超低介電常數(shù)介電層等，但不限于此。需理解的是，IMD層122可以具有多層介電層，且可以包括不同的介電材料。

根據(jù)本發(fā)明實(shí)施例，在電容形成區(qū)域101以外的IMD層122中，已形 成有多層的金屬內(nèi)連線結(jié)構(gòu)310，例如，金屬層311、312、313、314。需理解的是，圖中的金屬層311、312、313、314僅為例示說明，金屬內(nèi)連線結(jié)構(gòu)310的層數(shù)不限于圖中所示。金屬內(nèi)連線結(jié)構(gòu)310的金屬層層數(shù)可以依據(jù)邏輯電路芯片設(shè)計(jì)需求而有所不同，例如，通?？梢越橛?至9層，但不限于此。

接著，進(jìn)行一光刻及蝕刻制作工藝，在電容形成區(qū)域101內(nèi)，形成一電容溝槽122a，顯露出部分導(dǎo)電區(qū)域110的上表面。電容溝槽122a具有一寬度w2，其中，電容溝槽122a的寬度w2優(yōu)選小于導(dǎo)電區(qū)域110的寬度w1。電容溝槽122a貫穿IMD層122，換言之，電容溝槽122a的深度即約略等于IMD層122的整體厚度。

如圖4所示，接著進(jìn)行一沉積制作工藝，例如，化學(xué)氣相沉積制作工藝或物理氣相沉積制作工藝，在電容溝槽122a的內(nèi)壁上以及IMD層122的上表面順形的依序形成一第一金屬層211以及一第一導(dǎo)電支撐層210a。根據(jù)本發(fā)明實(shí)施例，例如，第一金屬層211可以由鈦、氮化鈦所構(gòu)成，但不限于此。第一導(dǎo)電支撐層210a可以是由鎢、摻雜多晶硅所構(gòu)成，但不限于此。

如圖5所示，繼續(xù)進(jìn)行一連串的沉積制作工藝，例如，化學(xué)氣相沉積制作工藝或物理氣相沉積制作工藝，在電容溝槽122a內(nèi)的第一導(dǎo)電支撐層210a上依序形成一第二金屬層212、一第二導(dǎo)電支撐層210b、一第三金屬層213、一第三導(dǎo)電支撐層210c。舉例來說，第一金屬層211、第二金屬層212、第三金屬層213的厚度約介于250埃(angstrom)至500埃之間，第一導(dǎo)電支撐層210a、第二導(dǎo)電支撐層210b、第三導(dǎo)電支撐層210c的厚度約介于2000埃至3000埃之間。第一金屬層211、第一導(dǎo)電支撐層210a、第二金屬層212、第二導(dǎo)電支撐層210b、第三金屬層213、第三導(dǎo)電支撐層210c構(gòu)成一多層堆疊結(jié)構(gòu)200。

如圖6所示，進(jìn)行一化學(xué)機(jī)械研磨(CMP)制作工藝，將電容溝槽122a外的多層堆疊結(jié)構(gòu)200研磨掉，顯露出IMD層122的上表面，使得多層堆疊結(jié)構(gòu)200僅位于電容溝槽122a內(nèi)，并形成呈同心圓排列的桶柱狀第一下電極221、第二下電極222、第三下電極223。此時(shí)，多層堆疊結(jié)構(gòu)200的上表面約略與IMD層122的上表面切齊。

如圖7所示，接著進(jìn)行一蝕刻制作工藝，例如，稀釋硫酸/過氧化氫溶液(DSP)酸蝕刻，選擇性的蝕刻掉部分厚度的第一導(dǎo)電支撐層210a、第二導(dǎo)電 支撐層210b、第三導(dǎo)電支撐層210c，使得第一下電極221、第二下電極222、第三下電極223的上部被顯露出來。剩下的第一導(dǎo)電支撐層210a、第二導(dǎo)電支撐層210b、第三導(dǎo)電支撐層210c構(gòu)成一導(dǎo)電支撐底座210，其中導(dǎo)電支撐底座210的上表面略高于第三下電極223的底部223a。第一下電極221、第二下電極222、第三下電極223與導(dǎo)電支撐底座210構(gòu)成一電容下電極結(jié)構(gòu)220。

如圖8所示，接著在電容下電極結(jié)構(gòu)220的表面上，順形的形成一電容介電層230，例如，HfO₂或ZrO₂等高介電常數(shù)材料，但不限于此。電容介電層230的厚度不足以填滿第一下電極221、第二下電極222、第三下電極223之間的空隙。根據(jù)本發(fā)明實(shí)施例，電容介電層230可以覆蓋在IMD層122上表面。

最后，在電容介電層230上形成一電容上電極240，使電容上電極240填滿第一下電極221、第二下電極222、第三下電極223之間的空隙。根據(jù)本發(fā)明實(shí)施例，電容上電極240可以包含銅、鋁、鈦、氮化鈦、鎢等導(dǎo)電材料，但不限于此。電容上電極240可以利用原子層沉積法、濺鍍、物理氣相沉積法等方式形成，但不限于此。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，都應(yīng)屬本發(fā)明的涵蓋范圍。