本發(fā)明涉及半導體制造領域，尤其涉及一種半導體結構的形成方法。

背景技術：

現有的集成電路技術特征尺寸不斷減小，這勢必帶來工藝設備和制造技術的復雜化。尤其是當半導體技術發(fā)展到納米尺度后，集成電路技術日益逼近理論和技術的雙重極限。采用高遷移率溝道材料來提升硅基CMOS技術的性能已經成為延續(xù)摩爾定律的一個重要方向。

III-V族化合物半導體材料，是指元素周期表中的III族與V族元素相結合生成的化合物半導體材料，主要包括鎵化砷(GaAs)、磷化銦(InP)和氮化鎵等。此類材料具有閃鋅礦結構(Zincblende)結構。鍵結方式以共價鍵為主。III-V族半導體材料的室溫電子遷移率大約是硅的6倍至60倍，在低電場和強場下具有非常優(yōu)異的電子輸運性能。與同等技術水平的硅基微電子技術相比，III-V族半導體具有顯著的速度優(yōu)勢，超低的工作電壓和極低的功耗。III-V族化合物半導體材料置于電場中，晶格容易被極化，離子位移有助于介電系數的增加，若電場頻率在紅外線范圍。例如鎵化砷材料的n型半導體中，電子移動率遠大于硅的電子移動率，因此運動速度快，在高速數字集成電路上的應用，比硅半導體優(yōu)越。

然則，現有半導體結構的形成方法無法很好地適用于III-V族半導體結構的形成，采用現有形成方法所形成的III-V族半導體結構性能有待提高。

技術實現要素：

本發(fā)明解決的問題是提供一種半導體結構的形成方法，以提高所形成半導體結構的性能。

為解決上述問題，本發(fā)明提供一種半導體結構的形成方法，包括：

提供半導體襯底；

在所述半導體襯底上形成III-V族半導體材料層；

對所述III-V族半導體材料層進行氮化處理，直至部分厚度的所述III-V族半導體材料層形成氮化物層；

在所述氮化處理后，在所述氮化物層上形成柵介質層。

可選的，所述氮化處理為去耦等離子體氮化處理、氮離子注入處理或者氮等離子體處理。

可選的，在所述氮化處理后，所述形成方法還包括：對所述III-V族半導體材料層進行氮化后退火。

可選的，所述氮化后退火工藝的退火溫度為500℃～1100℃。

可選的，所述柵介質層為高K介質層，所述柵介質層的材料為Al₂O₃，HfO₂，La₂O₃。

可選的，所述氮化物層的厚度范圍為

可選的，所述氮化處理摻入所述III-V族半導體材料層的氮元素劑量為1E14atoms/cm²～1E16atoms/cm²。

可選的，所述III-V族半導體材料層的材料為N、P、As、Al、Sb、B、In、Ga或者它們之間組成的化合物。

可選的，采用外延生長方法在所述半導體襯底上形成所述III-V族半導體材料層。

可選的，所述形成方法還包括：在所述柵介質層上形成金屬柵極。

與現有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：

本發(fā)明的技術方案中，通過在所形成的III-V族半導體材料層進行氮化處理，從而在III-V族半導體材料層上表面附近形成氮化物層，由于形成了氮化物層，III-V族半導體材料層形成氮化物層的部分厚度中，原本存在于III-V族半導體材料層相應位置內的懸掛鍵被氮結合而消除，從而防止這些懸掛鍵影響后續(xù)的半導體結構，提高后續(xù)形成的半導體結構性能。同時，由于氮化物層形成在III-V族半導體材料層其它部分(所述其它部分為未成為氮化物層的部分，即剩余的III-V族半導體材料層)與后續(xù)形成的柵介質層之間，從而防止柵介質層與剩余的III-V族半導體材料層之間存在界面缺陷陷阱，同樣提高 后續(xù)形成的半導體結構性能。

附圖說明

圖1至圖3為現有半導體結構的形成方法各步驟對應結構示意圖；

圖4至圖8為本發(fā)明實施例所提供的半導體結構的形成方法各步驟對應結構示意圖；

圖9至圖13為本發(fā)明另一實施例所提供的半導體結構的形成方法各步驟對應結構示意圖；

圖14至圖18為本發(fā)明另一實施例所提供的半導體結構的形成方法各步驟對應結構示意圖。

具體實施方式

由背景技術可知，現有形成方法不能夠形成達到相應性能要求的III-V族半導體器件結構。現有形成方法包括如圖1至圖3所示過程：請參考圖1，提供半導體襯底100；請參考圖2，在半導體襯底100上形成III-V族半導體材料層110；請參考圖3，在III-V族半導體材料層110上形成柵介質層120；后續(xù)過程包括形成金屬柵極和其它后段工藝，以形成完整的半導體器件的結構。

經發(fā)明人分析，現有形成方法無法形成符合相應性能要求的III-V族半導體器件結構，其中一個重要原因是：當將III-V族半導體材料層作為溝道材料時，現有形成方法直接在III-V族半導體材料層上形成柵介質層；由于III-V族半導體材料層內存在較多的未連接懸掛鍵(dangling bond)，直接形成柵介質層后，這些懸掛鍵存在于半導體結構中，使溝道的電學和其它方面性能下降，最終導致整個半導體結構性能下降；并且，III-V族半導體材料層形成之后表面存在許多缺陷，直接形成柵介質層還會導致III-V族半導體材料層與柵介質層的界面之間存在許多界面缺陷陷阱(interface defect trap)，這些缺陷陷阱進一步降低了最終半導體結構的性能。

為此，本發(fā)明提供一種新的半導體結構的形成方法，所述形成方法首先提供半導體襯底；在所述半導體襯底上形成III-V族半導體材料層；對所述III-V族半導體材料層進行氮化處理，直至部分厚度的所述III-V族半導體材料 層形成氮化物層；在所述氮化處理后，在所述氮化物層上形成柵介質層。由于所述形成方法形成氮化物層，氮化物層內的懸掛鍵因氮化處理過程被消除，因此解決了懸掛鍵影響半導體結構性能的問題。同時，氮化物層還解決了III-V族半導體材料層與柵介質層界面之間存在界面缺陷陷阱的問題，再次提高了半導體結構的性能。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。

本發(fā)明實施例提供一種半導體結構的形成方法，請結合參考圖4至圖8。

請參考圖4，所述半導體結構的形成方法首先提供半導體襯底200。

本實施例中，半導體襯底200可以為硅襯底。其它實施例中，半導體襯底200可以為其它合適半導體材料制作的襯底，例如可以為鍺襯底或鍺硅襯底等。

請參考圖5，在半導體襯底200上形成III-V族半導體材料層210。III-V族半導體材料層210作為溝道材料。

本實施例中，III-V族半導體材料層210的材料可以為N、P、As、Al、Sb、B、In、Ga或者它們之間組成的化合物，例如GaAs、InAs、InP或InSb等。

本實施例中，采用外延生長方法在半導體襯底200上形成III-V族半導體材料層210。通常，III-V族半導體材料可以采用氣相外延生長(vapor phase epitaxy，VPE)，液相外延生長(Liquid phase epitaxy，LPE)或者分子束外延生長(molecular beam epitaxy，MBE)。氣相外延生長包括鹵化物法、氫化物法和金屬有機物氣相外延生長(Metal organic Vapor Phase Epitaxy，MOVPE)。

本實施例中，當III-V族半導體材料層210的材料為金屬時，可以采用金屬有機物氣相外延生長III-V族半導體材料層210。金屬有機物氣相外延生長具有以下優(yōu)點：(1)可以通過精確控制各種氣體的流量來控制外延層的性質；(2)反應器中氣體流速快，可以迅速改變多元化合物組分和雜質濃度；(3)外延晶體生長是以熱分解方式進行，是單溫區(qū)外延生長，需要控制的參數少，設備簡單，便于多區(qū)域和大片區(qū)域外延生長，有利于批量生長；(4)外延晶 體的生長速度與金屬有機源的供給量成正比，因此改變其輸入量，可以大幅度地改變外延生長速度；(5)反應產物中不含有HCl等腐蝕性的鹵化物，因此生長設備和襯底不被腐蝕，自摻雜比較低。

請參考圖6，對III-V族半導體材料層210進行氮化處理(圖6中采用向下箭頭表示氮化處理過程)，直至部分厚度的III-V族半導體材料層210形成圖7所示的氮化物層211。

本實施例中，氮化處理為去耦等離子體氮化處理(decoupled plasma nitration，DPN)。通過去耦等離子體氮化處理，能夠使氮擴散到III-V族半導體材料層210中，而擴散到III-V族半導體材料層210中的氮能夠與相應的懸掛鍵結合，從而消除這些懸掛鍵。

本實施例中，采用去耦等離子體氮化處理擴散到III-V族半導體材料層210中的氮原子會集中在III-V族半導體材料層210表面，而不會深入到內部，有助于氮化物層211形成在未氮化處理的剩余III-V族半導體材料層210表面上方。因此，相應位于氮化物層211內的懸掛鍵會被充分消除，提高后續(xù)半導體結構的性能。同時，氮化物層211有助于防止后續(xù)柵介質層220與III-V族半導體材料層210之間存在界面缺陷陷阱，進一步提高相應的半導體結構性能。

本實施例中，氮化物層211的厚度范圍為氮化物層211的厚度如果小于對于界面缺陷陷阱的消除作用較小，并且也無法較好地消除懸掛鍵。為了使氮化物層211將所述懸掛鍵盡量消除，并消除界面缺陷陷阱，從而提高最終形成的半導體結構的性能，本實施例將氮化物層211的厚度控制在以上。同時，當氮化物層211超過后，增加氮化物層211的厚度不僅對半導體結構的性能提高基本沒有任何幫助，而且還增加了工藝時間和工藝成本，因此，本實施例將氮化物層211的厚度控制在以下。

本實施例中，所述去耦等離子體氮化處理摻入所述III-V族半導體材料層的氮元素劑量為1E14atoms/cm²～1E16atoms/cm²。所述去耦等離子體氮化處理摻入的氮元素劑量主要為了消除相應的懸掛鍵，在1E14atoms/cm²～1E16atoms/cm²的劑量范圍內，能夠將III-V族半導體材料層 210中相應位置(即氮化物層211內部)的懸掛鍵充分結合以消除。

本實施例中，在所述氮化處理后，還包括對III-V族半導體材料層210進行氮化后退火(post nitration anneal，PNA)。本實施例中，氮化后退火能夠使進入III-V族半導體材料層210的氮向更深的位置擴散，相當于增加了氮化物層211的厚度，并且氮化后退火促使相應的懸掛鍵與氮結合而被消除。

本實施例中，所述氮化后退火工藝的退火溫度為500℃～1100℃。在此溫度范圍內，一方面促進懸掛鍵與氮結合，另一方面，防止氮化后退火影響其它結構。

請參考圖8，在所述氮化處理后，在氮化物層211上形成柵介質層220。

本實施例中，柵介質層220可以為高K介質層。具體的，柵介質層220的材料可以為Al₂O₃、HfO₂和La₂O₃等高K材料。

圖中雖未顯示，但本實施例后續(xù)還可以包括在柵介質層220上形成金屬柵極，以形成相應的半導體器件結構。

本實施例所提供的半導體結構的形成方法，通過在所形成的III-V族半導體材料層210進行去耦等離子體氮化處理，從而在III-V族半導體材料層210上表面附近形成氮化物層211，由于形成了氮化物層211，III-V族半導體材料層210形成氮化物層211的部分厚度中，原本存在于III-V族半導體材料層相應位置內的懸掛鍵被氮結合而消除，從而防止這些懸掛鍵影響后續(xù)的半導體結構，提高后續(xù)形成的半導體結構性能。同時，由于氮化物層211形成在III-V族半導體材料層210其它部分(所述其它部分指III-V族半導體材料層210中未成為氮化物層211的部分，即剩余的III-V族半導體材料層210)與后續(xù)形成的柵介質層220之間，從而防止柵介質層220與剩余的III-V族半導體材料層210之間存在界面缺陷陷阱，同樣提高后續(xù)形成的半導體結構性能。

本發(fā)明另一實施例提供另一種半導體結構的形成方法，請結合參考圖9至圖13。

請參考圖9，所述半導體結構的形成方法首先提供半導體襯底300。

本實施例中，半導體襯底300可以為硅襯底。其它實施例中，半導體襯 底300可以為其它合適半導體材料制作的襯底，例如可以為鍺襯底或鍺硅襯底等。

請參考圖10，在半導體襯底300上形成III-V族半導體材料層310。III-V族半導體材料層310作為溝道材料。

本實施例中，III-V族半導體材料層310的材料可以為N、P、As、Al、Sb、B、In、Ga或者它們之間組成的化合物。

本實施例中，采用外延生長方法在半導體襯底300上形成III-V族半導體材料層310。通常，III-V族半導體材料可以采用氣相外延生長，液相外延生長或者分子束外延生長。氣相外延生長包括鹵化物法、氫化物法和金屬有機物氣相外延生長。

請參考圖11，對III-V族半導體材料層310進行氮化處理(圖11中采用向下箭頭表示氮化處理過程)，直至部分厚度的III-V族半導體材料層310形成圖12所示的氮化物層311。

本實施例中，氮化處理為氮等離子體處理。本實施例利用氮等離子體處理的改性作用，消除氮化物層311內部的懸掛鍵。氮等離子體處理的反應氣體包括氮氣，射頻功率可以為100W～500W。氣體壓強可以為3torr～5torr，氮氣的流量可以為1000sccm～2000sccm。通過氮等離子體處理形成氮化物層311，從而使位于氮化物層311內的懸掛鍵被充分消除，提高后續(xù)半導體結構的性能。同時，氮化物層311有助于防止后續(xù)柵介質層320與III-V族半導體材料層310之間存在界面缺陷陷阱，進一步提高相應的半導體結構性能。

本實施例中，氮化物層311的厚度范圍為氮化物層311的厚度如果小于對于界面缺陷陷阱的消除作用較小，并且也無法較好地消除懸掛鍵，為了使氮化物層311將所述懸掛鍵盡量消除，并消除界面缺陷陷阱，從而提高最終形成的半導體結構的性能，本實施例將氮化物層311的厚度控制在以上。同時，當氮化物層311超過后，增加氮化物層311的厚度不僅沒有對半導體結構的性能提高有任何幫助，而且還增加了工藝時間和工藝成本，因此，本實施例將氮化物層311的厚度控制在以下。

本實施例中，所述氮等離子體處理摻入所述III-V族半導體材料層的氮元 素劑量為1E14atoms/cm²～1E16atoms/cm²。所述氮等離子體處理摻入的氮元素劑量主要為了消除相應的懸掛鍵，在1E14atoms/cm²～1E16atoms/cm²的劑量范圍內，能夠將III-V族半導體材料層310中相應位置(即氮化物層311內部)的懸掛鍵充分結合以消除。

本實施例中，在所述氮化處理后，還包括對III-V族半導體材料層310進行氮化后退火。本實施例中，氮化后退火能夠使氮向更深的位置擴散，相當于增加了氮化物層311的厚度，并且氮化后退火促使相應的懸掛鍵與氮結合而被消除。

本實施例中，所述氮化后退火工藝的退火溫度為500℃～1100℃。在此溫度范圍內，一方面促進懸掛鍵與氮結合，另一方面，防止氮化后退火影響其它結構。

請參考圖13，在所述氮化處理后，在氮化物層311上形成柵介質層320。

本實施例中，柵介質層320可以為高K介質層。具體的，柵介質層320的材料可以為Al₂O₃、HfO₂和La₂O₃等。

圖中雖未顯示，但本實施例后續(xù)還可以包括在柵介質層320上形成金屬柵極，以形成相應的半導體器件結構。

本實施例所提供的半導體結構的形成方法，通過在所形成的III-V族半導體材料層310進行氮等離子體處理，從而在III-V族半導體材料層310上表面附近形成氮化物層311，由于形成了氮化物層311，III-V族半導體材料層310形成氮化物層311的部分厚度中，原本存在于III-V族半導體材料層相應位置內的懸掛鍵被氮結合而消除，從而防止這些懸掛鍵影響后續(xù)的半導體結構，提高后續(xù)形成的半導體結構性能，同時，由于氮化物層311形成在III-V族半導體材料層310其它部分(所述其它部分指III-V族半導體材料層310未成為氮化物層311的部分，即剩余的III-V族半導體材料層310)與后續(xù)形成的柵介質層320之間，從而防止柵介質層320與剩余的III-V族半導體材料層310之間存在界面缺陷陷阱，同樣提高后續(xù)形成的半導體結構性能。

本發(fā)明另一實施例提供另一種半導體結構的形成方法，請結合參考圖14至圖18。

請參考圖14，所述半導體結構的形成方法首先提供半導體襯底400。

本實施例中，半導體襯底400可以為硅襯底。其它實施例中，半導體襯底400可以為其它合適半導體材料制作的襯底，例如可以為鍺襯底或鍺硅襯底等。

請參考圖15，在半導體襯底400上形成III-V族半導體材料層410。III-V族半導體材料層410作為溝道材料。

本實施例中，III-V族半導體材料層410的材料可以為N、P、As、Al、Sb、B、In、Ga或者它們之間組成的化合物。

本實施例中，采用外延生長方法在半導體襯底400上形成III-V族半導體材料層410。通常，III-V族半導體材料可以采用氣相外延生長，液相外延生長或者分子束外延生長。氣相外延生長包括鹵化物法、氫化物法和金屬有機物氣相外延生長。

請參考圖16，對III-V族半導體材料層410進行氮化處理(圖16中采用向下箭頭表示氮化處理過程)，直至部分厚度的III-V族半導體材料層410形成圖17所示的氮化物層411。

本實施例中，氮化處理為氮離子注入處理。本實施例利用氮離子注入處理在III-V族半導體材料層410上表面附近摻雜入氮元素。其中，氮注入的注入劑量1E14atoms/cm²～1E16atoms/cm²。摻入的氮元素劑量主要為了消除相應的懸掛鍵，在1E14atoms/cm²～1E16atoms/cm²范圍內，能夠將III-V族半導體材料層410中相應位置(即氮化物層411內部)的懸掛鍵充分結合以消除。氮離子束與III-V族半導體材料層410表面的夾角可以為80°～90°，注入的能量可以為100eV～5keV。通過氮離子注入處理形成氮化物層411，從而使位于氮化物層411內的懸掛鍵被充分消除，提高后續(xù)半導體結構的性能。同時，氮化物層411有助于防止后續(xù)柵介質層420與III-V族半導體材料層410之間存在界面缺陷陷阱，進一步提高相應的半導體結構性能。

本實施例中，氮化物層411的厚度范圍為氮化物層411的厚度如果小于對于界面缺陷陷阱的消除作用較小，并且也無法較好地消除懸掛鍵，為了使氮化物層411將所述懸掛鍵盡量消除，并消除界面缺陷陷阱， 從而提高最終形成的半導體結構的性能，本實施例將氮化物層411的厚度控制在以上。同時，當氮化物層411超過后，增加氮化物層411的厚度不僅沒有對半導體結構的性能提高有任何幫助，而且還增加了工藝時間和工藝成本，因此，本實施例將氮化物層411的厚度控制在以下。

本實施例中，在所述氮化處理后，還包括對III-V族半導體材料層410進行氮化后退火。本實施例中，氮化后退火能夠使氮向更深的位置擴散，相當于增加了氮化物層411的厚度，并且氮化后退火促使相應的懸掛鍵與氮結合而被消除。

本實施例中，所述氮化后退火工藝的退火溫度為500℃～1100℃。在此溫度范圍內，一方面促進懸掛鍵與氮結合，另一方面，防止氮化后退火影響其它結構。

請參考圖18，在所述氮化處理后，在氮化物層411上形成柵介質層420。

本實施例中，柵介質層420可以為高K介質層。具體的，柵介質層420的材料可以為Al₂O₃、HfO₂和La₂O₃等。圖中雖未顯示，但本實施例后續(xù)還可以包括在柵介質層420上形成金屬柵極，以形成相應的半導體器件結構。

本實施例所提供的半導體結構的形成方法，通過在所形成的III-V族半導體材料層410進行氮化處理，從而在III-V族半導體材料層410上表面附近形成氮化物層411，由于形成了氮化物層411，III-V族半導體材料層410形成氮化物層411的部分厚度中，原本存在于III-V族半導體材料層相應位置內的懸掛鍵被氮結合而消除，從而防止這些懸掛鍵影響后續(xù)的半導體結構，提高后續(xù)形成的半導體結構性能，同時，由于氮化物層411形成在III-V族半導體材料層410其它部分(所述其它部分指III-V族半導體材料層410未成為氮化物層411的部分，即剩余的III-V族半導體材料層410)與后續(xù)形成的柵介質層420之間，從而防止柵介質層420與剩余的III-V族半導體材料層410之間存在界面缺陷陷阱，同樣提高后續(xù)形成的半導體結構性能。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。