本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體器件的形成方法。

背景技術(shù)：

目前，在半導(dǎo)體器件的制造工藝中，P型金屬氧化物半導(dǎo)體(PMOS，P type Metal Oxide Semiconductor)管、N型金屬氧化物半導(dǎo)體(NMOS，N type Metal Oxide Semiconductor)管、或者由PMOS管和NMOS管共同構(gòu)成的互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS，Complementary Metal Oxide Semiconductor)管是構(gòu)成芯片的主要器件。

隨著集成電路制作技術(shù)的不斷發(fā)展，半導(dǎo)體器件技術(shù)節(jié)點(diǎn)不斷減小，器件的幾何尺寸遵循摩爾定律不斷縮小。當(dāng)器件尺寸減小到一定程度時(shí)，各種因?yàn)槠骷奈锢順O限所帶來(lái)的二級(jí)效應(yīng)相繼出現(xiàn)，器件的特征尺寸按比例縮小變得越來(lái)越困難。其中，在半導(dǎo)體制作領(lǐng)域，最具挑戰(zhàn)性的是如何解決器件漏電流大的問(wèn)題。器件的漏電流大，主要是由傳統(tǒng)柵介質(zhì)層厚度不斷減小所引起的。當(dāng)前提出的解決方法是，采用高k柵介質(zhì)材料代替?zhèn)鹘y(tǒng)的二氧化硅柵介質(zhì)材料，并使用金屬作為柵電極，以避免高k材料與傳統(tǒng)柵電極材料發(fā)生費(fèi)米能級(jí)釘扎效應(yīng)以及硼滲透效應(yīng)。高k金屬柵的引入，減小了器件的漏電流。

然而，盡管引入的高k金屬柵工藝，現(xiàn)有技術(shù)形成的半導(dǎo)體器件的電學(xué)性能仍有待提高。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體器件的形成方法，改善半導(dǎo)體器件的電學(xué)性能和可靠性。

為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括：提供包括第一區(qū)域、第二區(qū)域和第三區(qū)域的基底，所述第一區(qū)域部分基底上形成有第一偽柵，所述第二區(qū)域部分基底上形成有第二金屬柵極，所述第一區(qū)域和第二區(qū)域基底表面形成有層間介質(zhì)層，且所述層間介質(zhì)層還覆蓋于第一偽 柵側(cè)壁表面和第二金屬柵極側(cè)壁表面；在所述第三區(qū)域的基底上、第一區(qū)域的層間介質(zhì)層頂部表面、第一偽柵頂部表面、第二區(qū)域的層間介質(zhì)層頂部表面以及第二金屬柵極頂部表面形成第一掩膜層；在所述第二金屬柵極上方的第一掩膜層表面形成第二掩膜層，且所述第二掩膜層的材料與第一掩膜層的材料不同；在所述第三區(qū)域的基底上形成圖形層；以所述圖形層為掩膜，刻蝕去除位于第一區(qū)域的第一掩膜層以及第一偽柵，在所述第一區(qū)域的層間介質(zhì)層內(nèi)形成第一開口，在形成第一開口的過(guò)程中所述第二區(qū)域的第二掩膜層被刻蝕、且所述第二金屬柵極頂部表面被第一掩膜層覆蓋；去除所述位于第二金屬柵極頂部表面的第一掩膜層；形成填充滿所述第一開口的第一金屬柵極。

可選的，所述第二掩膜層的材料為非金屬氮化物。

可選的，所述第二掩膜層的材料為氮化硼或氮化硅。

可選的，所述第二掩膜層還位于第二區(qū)域的層間介質(zhì)層上方。

可選的，形成所述第二掩膜層的工藝步驟包括：在所述第一掩膜層表面形成第二初始掩膜層；在所述第二區(qū)域的第二初始掩膜層表面形成光刻膠層；以所述光刻膠層為掩膜，刻蝕去除位于第一區(qū)域的第二初始掩膜層，形成所述第二掩膜層；去除所述光刻膠層。

可選的，所述第二初始掩膜層的材料為氮化硼；采用化學(xué)氣相沉積工藝形成所述第二初始掩膜層，化學(xué)氣相沉積工藝的工藝參數(shù)包括：腔室壓強(qiáng)為標(biāo)準(zhǔn)大氣壓，腔室溫度為500攝氏度至1500攝氏度，BCl₃流量為100sccm至5000sccm，還向腔室內(nèi)通入N₂、NH₃和H₂，其中，N₂、NH₃和H₂的流量比為1:1:2。

可選的，所述第一掩膜層的材料與層間介質(zhì)層的材料相同。

可選的，所述第一掩膜層的材料為氧化硅；所述層間介質(zhì)層的材料為氧化硅。

可選的，所述第一掩膜層的厚度為10埃至200埃；所述第二掩膜層的厚度為10埃至400埃。

可選的，形成所述第一開口的工藝步驟包括：以所述圖形層為掩膜，采用第一刻蝕工藝刻蝕去除位于第一區(qū)域的第一掩膜層；接著，采用第二刻蝕工藝刻蝕去除所述第一偽柵。

可選的，所述第一刻蝕工藝的工藝參數(shù)包括：腔室壓強(qiáng)為1毫托至500毫托，源功率為100瓦至1000瓦，偏置電壓為0伏至300伏，CF₄流量為0sccm至500sccm，O₂流量為0sccm至100sccm，Cl₂流量為0sccm至200sccm。

可選的，所述第二刻蝕工藝的工藝參數(shù)包括：腔室壓強(qiáng)為1毫托至500毫托，源功率為100瓦至1000瓦，偏置電壓為0伏至300伏，HBr流量為0sccm至500sccm，O₂流量為0sccm至100sccm，H₂流量為0sccm至200sccm。

可選的，在形成所述第一開口的過(guò)程中，第二區(qū)域的第二掩膜層被完全刻蝕去除；或者，在形成所述第一開口的過(guò)程中，第二區(qū)域的部分厚度的第二掩膜層被刻蝕去除。

可選的，所述圖形層的材料包括光刻膠材料。

可選的，所述層間介質(zhì)層還位于第三區(qū)域的基底上；所述圖形層位于第三區(qū)域的層間介質(zhì)層頂部表面。

可選的，采用濕法刻蝕工藝，去除所述位于第二金屬柵極頂部表面的第一掩膜層。

可選的，所述第一金屬柵極包括：位于第一開口底部和側(cè)壁表面的第一功函數(shù)層；位于第一功函數(shù)層表面且填充滿所述第一開口的第一金屬體層，且所述第一金屬體層頂部與第一區(qū)域?qū)娱g介質(zhì)層頂部齊平。

可選的，形成所述第一金屬柵極的工藝步驟包括：在所述第一開口底部和側(cè)壁表面形成第一功函數(shù)層，且所述第一功函數(shù)層還覆蓋于層間介質(zhì)層頂部表面以及第二金屬柵極頂部表面；在所述第一功函數(shù)層表面形成第一金屬體層，所述第一金屬體層填充滿第一開口；研磨去除高于層間介質(zhì)層頂部表面的第一金屬體層以及第一功函數(shù)層。

可選的，所述第一區(qū)域?yàn)镹MOS區(qū)域或PMOS區(qū)域；所述第二區(qū)域?yàn)镹MOS區(qū)域或PMOS區(qū)域，且所述第二區(qū)域和第一區(qū)域的區(qū)域類型不同。

可選的，所述第一金屬柵極與基底之間形成有第一柵介質(zhì)層；所述第二金屬柵極與基底之間形成有第二柵介質(zhì)層。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明提供的半導(dǎo)體器件的形成方法的技術(shù)方案中，在第三區(qū)域的基底上形成圖形層之前，在第三區(qū)域的基底上、第一區(qū)域的層間介質(zhì)層頂部表面、第一偽柵頂部表面、第二區(qū)域的層間介質(zhì)層頂部表面以及第二金屬柵極頂部表面形成第一掩膜層；在第二金屬柵極上方的第一掩膜層表面形成第二掩膜層，且所述第二掩膜層的材料與第一掩膜層的材料不同。然后以圖形層為掩膜，刻蝕去除第一區(qū)域的第一掩膜層以及第一偽柵，在所述第一區(qū)域的層間介質(zhì)層內(nèi)形成第一開口，在形成第一開口的過(guò)程中所述第二區(qū)域的第二掩膜層被刻蝕、且第二金屬柵極頂部表面被第一掩膜層覆蓋。由于本發(fā)明的刻蝕去除第一偽柵的過(guò)程中，第二金屬柵極頂部表面被第一掩膜層覆蓋，因此避免了第二金屬柵極暴露在刻蝕環(huán)境中，從而防止第二金屬柵極受到等離子體誘導(dǎo)損傷，避免第二金屬柵極發(fā)生電化學(xué)腐蝕，使得第二金屬柵極始終保持良好的性能，從而改善半導(dǎo)體器件的電學(xué)性能和可靠性。

進(jìn)一步，本發(fā)明中第一掩膜層的材料與層間介質(zhì)層的材料相同，由于刻蝕去除第一偽柵的刻蝕工藝對(duì)第一偽柵與層間介質(zhì)層之間具有較大的刻蝕選擇性，相應(yīng)的，刻蝕去除第一偽柵的刻蝕工藝對(duì)第一偽柵與第一掩膜層也具有較大的刻蝕選擇性；即使在第一開口形成之前第二區(qū)域的第二掩膜層已經(jīng)被刻蝕去除，即第二區(qū)域的第一掩膜層暴露在刻蝕去除第一偽柵的刻蝕工藝環(huán)境中，由于刻蝕去除第一偽柵的刻蝕工藝對(duì)第一掩膜層的刻蝕速率很小，使得第二金屬柵極頂部表面始終被第一掩膜層覆蓋，從而進(jìn)一步提高第一掩膜層對(duì)第二金屬柵極頂部表面的保護(hù)作用，進(jìn)一步改善半導(dǎo)體器件的電學(xué)性能。

附圖說(shuō)明

圖1至圖4為本發(fā)明一實(shí)施例提供的半導(dǎo)體器件形成過(guò)程的剖面結(jié)構(gòu)示意圖；

圖5至圖14為本發(fā)明另一實(shí)施例提供的半導(dǎo)體器件形成過(guò)程的剖面結(jié)構(gòu) 示意圖。

具體實(shí)施方式

由背景技術(shù)可知，現(xiàn)有技術(shù)形成的半導(dǎo)體器件的電學(xué)性能仍有待提高。

經(jīng)研究發(fā)現(xiàn)，為了同時(shí)滿足NMOS管和PMOS管改善閾值電壓(Threshold Voltage)的要求，通常采用不同的金屬材料作為NMOS管和PMOS管的金屬柵極中功函數(shù)(WF，Work Function)層材料，因此NMOS管和PMOS管的金屬柵極是先后形成的，而非同時(shí)形成NMOS管和PMOS管金屬柵極。

在一個(gè)實(shí)施例中，參考圖1，提供基底100，所述基底100包括PMOS區(qū)域、NMOS區(qū)域以及其他器件區(qū)域；所述NMOS區(qū)域基底100上形成有第一偽柵111，所述PMOS區(qū)域基底100上形成有第二偽柵121，所述PMOS區(qū)域、NMOS區(qū)域以及其他器件區(qū)域基底100上形成有層間介質(zhì)層101，且所述層間介質(zhì)層101覆蓋于第一偽柵111側(cè)壁以及第二偽柵121側(cè)壁。

第一偽柵111與基底100之間還形成有第一金屬阻擋層，所述第一金屬阻擋層與基底100之間還形成有第一柵介質(zhì)層(未標(biāo)示)；后續(xù)在刻蝕去除第一偽柵111時(shí)，所述第一金屬阻擋層起到刻蝕阻擋作用，避免對(duì)第一柵介質(zhì)層造成刻蝕損傷。第二偽柵121與基底100之間還形成有第二金屬阻擋層，所述第二金屬阻擋層與基底100之間還形成有第二柵介質(zhì)層(未標(biāo)示)；后續(xù)在刻蝕去除第二偽柵121時(shí)，第二金屬阻擋層起到保護(hù)第二柵介質(zhì)層的作用。

參考圖2，刻蝕去除所述第一偽柵111(參考圖1)，在NMOS區(qū)域?qū)娱g介質(zhì)層101內(nèi)形成第一開口；形成填充滿所述第一開口的第一金屬柵極112，且所述第一金屬柵極112材料具有第一功函數(shù)。

參考圖3，形成覆蓋于層間介質(zhì)層101表面、第一金屬柵極112表面以及第二偽柵121表面的初始硬掩膜層102。

參考圖4，刻蝕所述初始硬掩膜層102(參考圖3)形成覆蓋于其他器件區(qū)域?qū)娱g介質(zhì)層101表面的硬掩膜層103，所述硬掩膜層103暴露出第一金屬柵極112、第二偽柵121、以及NMOS區(qū)域和PMOS區(qū)域的層間介質(zhì)層101表面。

然后，以所述硬掩膜層103為掩膜，刻蝕去除第二偽柵121，在所述PMOS區(qū)域?qū)娱g介質(zhì)層101內(nèi)形成第二開口；形成填充滿所述第二開口的第二金屬柵極，且所述第二金屬柵極材料具有第二功函數(shù)。

采用上述方法，能夠使得PMOS管和NMOS管的金屬柵極的功函數(shù)不同，分別滿足PMOS管和NMOS管對(duì)金屬柵極功函數(shù)的要求。然而，采用上述方法形成的半導(dǎo)體器件中，NMOS管的性能低下從而造成半導(dǎo)體器件的電學(xué)性能整體低下。

研究發(fā)現(xiàn)，在刻蝕初始掩膜層102以形成硬掩膜層103的過(guò)程中，第一金屬柵極112頂部表面會(huì)暴露在刻蝕環(huán)境中，因此刻蝕初始掩膜層102的工藝會(huì)對(duì)導(dǎo)致第一金屬柵極112受到等離子體誘導(dǎo)損傷(PID，Plasma Induced Damage)。進(jìn)一步研究發(fā)現(xiàn)，刻蝕去除第二偽柵121的刻蝕氣體包括H₂或Cl₂，且在刻蝕去除第二偽柵121過(guò)程中第一金屬柵極111頂部表面會(huì)暴露在刻蝕環(huán)境中，H₂或Cl₂形成的等離子體會(huì)對(duì)第一金屬柵極112進(jìn)行轟擊，導(dǎo)致第一金屬柵極112進(jìn)一步受到等離子體誘導(dǎo)損傷。另一方面，氫離子或氯離子會(huì)進(jìn)入第一金屬柵極112內(nèi)，當(dāng)?shù)谝唤饘贃艠O112頂部表面具有水分時(shí)，氫離子或氯離子會(huì)與第一金屬柵極112的材料發(fā)生電化學(xué)反應(yīng)，進(jìn)而導(dǎo)致第一金屬柵極112發(fā)生腐蝕，造成NMOS管的電學(xué)性能低下。

為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，在第三區(qū)域的基底上形成圖形層之前，在第三區(qū)域的基底上、第一區(qū)域的層間介質(zhì)層頂部表面、第一偽柵頂部表面、第二區(qū)域的層間介質(zhì)層頂部表面以及第二金屬柵極頂部表面形成第一掩膜層；在第二金屬柵極上方的第一掩膜層表面形成第二掩膜層，且所述第二掩膜層的材料與第一掩膜層的材料不同。然后以圖形層為掩膜，刻蝕去除第一區(qū)域的第一掩膜層以及第一偽柵，在所述第一區(qū)域的層間介質(zhì)層內(nèi)形成第一開口，在形成第一開口的過(guò)程中所述第二區(qū)域的第二掩膜層被刻蝕、且第二金屬柵極頂部表面被第一掩膜層覆蓋。由于本發(fā)明的刻蝕去除第一偽柵的過(guò)程中，第二金屬柵極頂部表面被第一掩膜層覆蓋，因此避免了第二金屬柵極暴露在刻蝕環(huán)境中，從而防止第二金屬柵極受到等離子體誘導(dǎo)損傷，避免第二金屬柵極發(fā)生電化學(xué)腐蝕，使得第二金屬柵極始終保持良好的性能，從而改善半導(dǎo)體器件的電學(xué)性能和可靠性。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。

圖5至圖14為本發(fā)明另一實(shí)施例提供的半導(dǎo)體器件形成過(guò)程的剖面結(jié)構(gòu)示意圖。

參考圖5，提供基底200，所述基底200包括第一區(qū)域I、第二區(qū)域II和第三區(qū)域III，所述第一區(qū)域I部分基底200上形成有第一偽柵212，所述第二區(qū)域II部分基底100上形成有第二偽柵222，所述第一區(qū)域I和第二區(qū)域II基底200表面形成有層間介質(zhì)層201，且所述層間介質(zhì)層201還覆蓋于第一偽柵212側(cè)壁表面和第二偽柵222的側(cè)壁表面。

所述基底200的材料為硅、鍺、鍺化硅、砷化鎵、碳化硅或鎵化銦；所述基底200還可以為絕緣體上的硅襯底或者絕緣體上的鍺襯底。本實(shí)施例中，所述基底200的材料為硅。

所述第一區(qū)域I為NMOS區(qū)域或PMOS區(qū)域，所述第二區(qū)域II為NMOS區(qū)域或PMOS區(qū)域；所述第一區(qū)域I和第二區(qū)域I可以為相鄰或間隔。所述第一區(qū)域I和第二區(qū)域II的區(qū)域類型不同，當(dāng)所述第一區(qū)域I為NMOS區(qū)域時(shí)，所述第二區(qū)域II為PMOS區(qū)域，當(dāng)所述第一區(qū)域I為PMOS區(qū)域時(shí)，所述第二區(qū)域II為NMOS區(qū)域。在本發(fā)明的實(shí)施例中，以所述第一區(qū)域I為NMOS區(qū)域，第二區(qū)域II為PMOS區(qū)域做示范性說(shuō)明，后續(xù)在NMOS區(qū)域形成NMOS管，在PMOS區(qū)域形成PMOS管。

所述第三區(qū)域III為形成有其他器件的區(qū)域、或者為待形成其他器件的區(qū)域。本實(shí)施例中，所述層間介質(zhì)層201還位于第三區(qū)域III基底200表面

本實(shí)施例以第三區(qū)域III基底200表面形成有層間介質(zhì)層201覆蓋作為示例。

所述基底200內(nèi)還可以形成有淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)的填充材料為氧化硅、氮化硅或氮氧化硅。

所述第一偽柵212的材料為多晶硅、氮化硅或非晶碳；所述第二偽柵222的材料為多晶硅、氮化硅或非晶碳。本實(shí)施例中，所述第一偽柵212的材料為多晶硅，第二偽柵222的材料為多晶硅。

本實(shí)施例中，第一偽柵212與基底200之間還形成有第一柵介質(zhì)層211，第二偽柵222與基底200之間還形成有第二柵介質(zhì)層221，其中，第一柵介質(zhì)層211和第二柵介質(zhì)層221的材料均為高k柵介質(zhì)材料，高k柵介質(zhì)材料指的是，相對(duì)介電常數(shù)大于氧化硅相對(duì)介電常數(shù)的柵介質(zhì)材料，例如，高k柵介質(zhì)材料可以為HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO₂或Al₂O₃。

為了防止后續(xù)刻蝕第一偽柵212的工藝對(duì)第一柵介質(zhì)層211造成損傷，還可以在第一柵介質(zhì)層211與第一偽柵212之間形成刻蝕停止層，在第二柵介質(zhì)層221與第二偽柵222之間形成刻蝕停止層，所述刻蝕停止層的材料可以為TiN或TaN。

在其他實(shí)施例中，所述第一柵介質(zhì)層和第二柵介質(zhì)層也可以為偽柵介質(zhì)層，后續(xù)在刻蝕去除第一偽柵的同時(shí)刻蝕去除第一柵介質(zhì)層，在刻蝕去除第二偽柵的同時(shí)刻蝕去除第二柵介質(zhì)層；然后，在形成第一金屬柵極之前，重新形成第一高k柵介質(zhì)層，在形成第二金屬柵極之前，重新形成第二高k柵介質(zhì)層。

本實(shí)施例中，所述層間介質(zhì)層201的材料為氧化硅。所述層間介質(zhì)層201、第一偽柵212與第二偽柵222頂部表面齊平。

在一個(gè)具體實(shí)施例中，形成第一柵介質(zhì)層211、第一偽柵212、第二柵介質(zhì)層221、第二偽柵222以及層間介質(zhì)層201的工藝步驟包括：在所述基底200表面形成柵介質(zhì)膜、以及位于柵介質(zhì)膜表面的偽柵膜；圖形化所述偽柵膜，形成位于第一區(qū)域I部分基底200表面的第一柵介質(zhì)層211、以及位于第一柵介質(zhì)層211表面的第一偽柵212，形成位于第二區(qū)域II部分基底200表面的第二柵介質(zhì)層221、以及位于第二柵介質(zhì)層221表面的第二偽柵222；然后，在第一區(qū)域I、第二區(qū)域II和第三區(qū)域III基底200表面形成層間介質(zhì)層201，所述層間介質(zhì)層201覆蓋于第一偽柵212側(cè)壁表面以及第二偽柵222側(cè)壁表面；平坦化所述層間介質(zhì)層201，直至層間介質(zhì)層201頂部與第一偽柵212、第二偽柵222頂部齊平。

參考圖6，刻蝕去除所述第二偽柵222(參考圖5)，在第二區(qū)域II層間 介質(zhì)層201內(nèi)形成第二開口；形成填充滿所述第二開口的第二金屬柵極。

采用干法刻蝕工藝刻蝕去除所述第二偽柵222，干法刻蝕工藝的刻蝕氣體包括CF₄、HBr、Cl₂、HCl、O₂、CHF₃、NF₃或SF₆中的一種或幾種。

本實(shí)施例中，刻蝕去除第二偽柵222的工藝參數(shù)為：刻蝕氣體為HBr、O₂和Cl₂，還向刻蝕腔室內(nèi)通入He，刻蝕腔室壓強(qiáng)為2毫托至50毫托，刻蝕的源功率為200瓦至2000瓦，刻蝕加偏壓功率為10瓦至100瓦，HBr流量為50sccm至500sccm，O₂流量為2sccm至20sccm，Cl₂流量為10sccm至300sccm，He流量為50sccm至500sccm。

為了改善第二金屬柵極的功函數(shù)以提高PMOS管的驅(qū)動(dòng)性能，所述第二金屬柵極包括：位于第二開口底部和側(cè)壁表面的第二功函數(shù)層223、位于第二功函數(shù)層223表面且填充滿第二開口的第二金屬體層224。所述第二金屬體層224頂部與第二區(qū)域II層間介質(zhì)層201表面齊平。

其中，第二功函數(shù)層223的材料功函數(shù)范圍為5.1ev至5.5ev，例如，5.2ev、5.3ev或5.4ev。第二功函數(shù)層223的材料為TiN、TaN、TaSiN、TiSiN、TaAlN或TiAlN中的一種或幾種；所述第二金屬體層224的材料為Al、Cu、Ag、Au、Pt、Ni、Ti或W。

本實(shí)施例中，第二功函數(shù)層223的材料為TiN，第二金屬體層224的材料為Al。第二金屬柵極與基底200之間還形成有第二柵介質(zhì)層221。

本實(shí)施例中，所述層間介質(zhì)層201覆蓋于第二金屬柵極側(cè)壁表面，且所述層間介質(zhì)層201頂部與第二金屬柵極頂部齊平。

在其他實(shí)施例中，第二偽柵和基底之間形成的第二柵介質(zhì)層為偽柵介質(zhì)層時(shí)，則在刻蝕去除第二偽柵之后還刻蝕去除第二柵介質(zhì)層，在形成第二金屬柵極之前，在第二開口底部和側(cè)壁表面形成高k柵介質(zhì)層，所述高k柵介質(zhì)層的材料為高k介質(zhì)材料。

參考圖7，在所述第三區(qū)域III的基底200上、第一區(qū)域I的層間介質(zhì)層201頂部表面、第一偽柵212頂部表面、第二區(qū)域II的層間介質(zhì)層201頂部表面以及第二金屬柵極頂部表面形成第一掩膜層202。

本實(shí)施例中，所述第三區(qū)域III基底200被層間介質(zhì)層201覆蓋，因此所述第三區(qū)域III的基底200上的第一掩膜層202位于第三區(qū)域III的層間介質(zhì)層201表面。

后續(xù)第一區(qū)域I的第一掩膜層202會(huì)被刻蝕去除，且第二區(qū)域II的第一掩膜層202起到保護(hù)第二金屬柵極的作用，防止第二金屬柵極暴露在刻蝕去除第一偽柵212的刻蝕工藝中，從而防止第二金屬柵極受到等離子體誘導(dǎo)損傷。

所述第一掩膜層202的材料與層間介質(zhì)層201的材料相同。其好處在于：后續(xù)刻蝕去除第一偽柵212的刻蝕工藝對(duì)層間介質(zhì)層201的刻蝕速率很小，同樣的，刻蝕去除第一偽柵212的刻蝕工藝對(duì)第一掩膜層202的刻蝕速率很小，因此刻蝕去除第一偽柵212的過(guò)程中，第二金屬柵極頂部表面的第一掩膜層202受到的刻蝕速率很小，使得第二金屬柵極頂部表面能夠被第一掩膜層202保護(hù)，從而避免第二金屬柵極頂部暴露在刻蝕去除第一偽柵212的刻蝕環(huán)境中。

本實(shí)施例中，所述第一掩膜層202的材料為氧化硅。

若第一掩膜層202的厚度過(guò)薄，則后續(xù)在刻蝕去除第一偽柵212的過(guò)程中，位于第二金屬柵極頂部表面的第一掩膜層202容易被刻蝕去除，造成第二金屬柵極暴露在刻蝕第一偽柵212的刻蝕環(huán)境中；若第一掩膜層202的厚度過(guò)厚，則后續(xù)刻蝕去除位于第一偽柵212頂部表面的第一掩膜層202所需的刻蝕時(shí)間過(guò)長(zhǎng)。

為此，本實(shí)施例中，所述第一掩膜層202的厚度為10埃至200埃。

參考圖8，在所述第一掩膜層202表面形成第二初始掩膜層203。

本實(shí)施例中，所述第二初始掩膜層203位于第一區(qū)域I、第二區(qū)域II和第三區(qū)域III的第一掩膜層202表面。

后續(xù)會(huì)刻蝕去除位于第一區(qū)域I基底200上方的第二初始掩膜層203，保留位于第二金屬柵極上方的第二初始掩膜層203，以形成位于第二金屬柵極頂部表面的第二掩膜層。

所述第二初始掩膜層203的材料與所述第一掩膜層202的材料不同，從而使得后續(xù)能夠刻蝕去除第一區(qū)域I的第二初始掩膜層203，且保留第一區(qū)域I的第一掩膜層202。所述第二初始掩膜層203的材料為非金屬氮化物。

本實(shí)施例中，所述第二初始掩膜層203的材料為氮化硼，采用化學(xué)氣相沉積工藝形成所述第二初始掩膜層203，化學(xué)氣相沉積工藝的工藝參數(shù)包括：腔室壓強(qiáng)為標(biāo)準(zhǔn)大氣壓，腔室溫度為500攝氏度至1500攝氏度，BCl₃流量為100sccm至5000sccm，還向腔室內(nèi)通入N₂、NH₃和H₂，其中，N₂、NH₃和H₂的流量比為1:1:2。

在另一實(shí)施例中，所述第二初始掩膜層的材料還能夠?yàn)榈琛?/p>

若第二初始掩膜層203的厚度過(guò)薄，則后續(xù)相應(yīng)形成的第二掩膜層的厚度也較薄，后續(xù)在刻蝕去除第一偽柵212的刻蝕過(guò)程中第二掩膜層會(huì)過(guò)早的被刻蝕去除，進(jìn)而造成位于第二掩膜層下方的第一掩膜層202被刻蝕去除，導(dǎo)致第二金屬柵極暴露在刻蝕去除第一偽柵212的刻蝕環(huán)境中。若第二初始掩膜層203的厚度過(guò)厚，則后續(xù)刻蝕去除第一區(qū)域I上方的第二初始掩膜層203所需的時(shí)間過(guò)長(zhǎng)。

綜合上述因素考慮，本實(shí)施例中，所述第二初始掩膜層203的厚度為10埃至400埃。

參考圖9，在所述第二區(qū)域II的第二初始掩膜層203表面形成光刻膠層204。

所述光刻膠層204為后續(xù)刻蝕去除第一區(qū)域I的第二初始掩膜層203的掩膜。本實(shí)施例中，為了減小形成光刻膠層204的工藝難度，所述光刻膠層204還位于第三區(qū)域III的第二初始掩膜層203表面。

形成所述光刻膠層204的工藝步驟包括：在所述第二初始掩膜層203表面旋轉(zhuǎn)涂覆光刻膠膜；對(duì)所述光刻膠膜進(jìn)行曝光處理以及顯影處理，去除位于第一區(qū)域I的第二初始掩膜層203表面的光刻膠膜，形成位于第二區(qū)域II和第三區(qū)域III的第二初始掩膜層203表面的光刻膠層204。

在其他實(shí)施例中，在形成所述光刻膠層之前，還能夠在第二初始掩膜層表面形成底部抗反射涂層。

參考圖10，以所述光刻膠層204(參考圖9)為掩膜，刻蝕去除位于第一區(qū)域I的第二初始掩膜層203(參考圖9)，在所述第二金屬柵極上方的第一掩膜層202表面形成第二掩膜層205。

本實(shí)施例中，所述第二掩膜層205還位于第二區(qū)域II的層間介質(zhì)層201上方，即所述第二掩膜層205還位于第二區(qū)域II的層間介質(zhì)層201上方的第一掩膜層202表面；所述第二掩膜層205還位于第三區(qū)域III的層間介質(zhì)層201上方。

采用干法刻蝕工藝，刻蝕去除所述位于第一區(qū)域I的第二初始掩膜層203。

形成的第二掩膜層205的材料為非金屬氮化物。本實(shí)施例中，所述第二掩膜層205的材料為氮化硼，第二掩膜層205的厚度為10埃至400埃。

在另一實(shí)施例中，所述第二掩膜層的材料還能夠?yàn)榈琛?/p>

在形成所述第二掩膜層205之后，采用灰化工藝或濕法去膠工藝去除所述光刻膠層204。

參考圖11，在所述第三區(qū)域III的基底200上形成圖形層206。

本實(shí)施例中，由于第三區(qū)域III的基底200表面形成有層間介質(zhì)層201、位于層間介質(zhì)層201表面的第一掩膜層202以及位于第一掩膜層202表面的第二掩膜層205，因此所述圖形層206位于第三區(qū)域III的第二掩膜層205表面。

所述圖形層206為后續(xù)刻蝕第一偽柵212的掩膜。所述圖形層206的材料包括光刻膠材料。

本實(shí)施例中，所述圖形層206的材料為光刻膠材料。在其他實(shí)施例中，所述圖形層還能夠?yàn)榈撞坑袡C(jī)抗反射涂層以及位于底部有機(jī)抗反射涂層表面的光刻膠層。

參考圖12，以所述圖形層206為掩膜，刻蝕去除位于第一區(qū)域I的第一掩膜層202以及第一偽柵212(參考圖11)，且刻蝕去除位于第二金屬柵極上方的第二掩膜層205，在所述第一區(qū)域I的層間介質(zhì)層201內(nèi)形成第一開口207。

本實(shí)施例中，在刻蝕去除第一偽柵212之前，采用第一刻蝕工藝刻蝕去除位于第一區(qū)域I的第一掩膜層202，直至第一偽柵212頂部表面被暴露出來(lái)。接著，采用第二刻蝕工藝刻蝕去除第一偽柵212，在第一區(qū)域I的層間介質(zhì)層201內(nèi)形成第一開口207。

所述第二掩膜層205的材料為非金屬氮化物。本實(shí)施例中，所述第二掩膜層205的材料為氮化硼。在其他實(shí)施例中，所述第二掩膜層的材料還能夠?yàn)榈琛?/p>

由于第一掩膜層202和第二掩膜層205的材料不同，所述第一刻蝕工藝對(duì)第一掩膜層202與第二掩膜層205具有較大的刻蝕選擇性，且第一掩膜層202的厚度較薄，因此在第一刻蝕工藝過(guò)程中，位于第二區(qū)域II的第二掩膜層205受到的損失小，從而防止第二區(qū)域II的第一掩膜層202暴露在第一刻蝕工藝環(huán)境中。

在一個(gè)具體實(shí)施例中，所述第一刻蝕工藝的工藝參數(shù)包括：腔室壓強(qiáng)為1毫托至500毫托，源功率為100瓦至1000瓦，偏置電壓為0伏至300伏，CF₄流量為0sccm至500sccm，O₂流量為0sccm至100sccm，Cl₂流量為0sccm至200sccm。

接著，對(duì)所述第一偽柵212進(jìn)行第二刻蝕工藝。由于與第二掩膜層205的厚度相比較而言，所述第一偽柵212的厚度厚的多，因此在刻蝕形成第一開口207的過(guò)程中，位于第二區(qū)域II的第二掩膜層205會(huì)被刻蝕。本實(shí)施例中，在形成所述第一開口207的過(guò)程中，第二刻蝕工藝能夠?qū)⒌诙^(qū)域II的第二掩膜層205完全刻蝕去除。在其他實(shí)施例中，第二刻蝕工藝還能夠?qū)⒌诙^(qū)域的部分厚度的第二掩膜層刻蝕去除。

在一個(gè)具體實(shí)施例中，所述第二刻蝕工藝的工藝參數(shù)包括：腔室壓強(qiáng)為1毫托至500毫托，源功率為100瓦至1000瓦，偏置電壓為0伏至300伏，HBr流量為0sccm至500sccm，O₂流量為0sccm至100sccm，H₂流量為0sccm至200sccm。

本實(shí)施例中，所述第一掩膜層202的材料與層間介質(zhì)層201的材料相同，由于第二刻蝕工藝對(duì)第一偽柵212與層間介質(zhì)層201之間具有較大的刻蝕選 擇性，相應(yīng)的，第二刻蝕工藝對(duì)第一偽柵212與第一掩膜層202具有較大的刻蝕選擇性。

因此，所述第二刻蝕工藝對(duì)第二區(qū)域II的第一掩膜層202的刻蝕速率很小，使得在第二刻蝕工藝過(guò)程中第二金屬柵極頂部表面始終被第一掩膜層202覆蓋，防止第一金屬柵極頂部暴露在第二刻蝕工藝環(huán)境中，進(jìn)而避免第二刻蝕工藝中的等離子體對(duì)第二金屬柵極造成等離子體誘導(dǎo)損傷，防止第二金屬柵極內(nèi)發(fā)生電化學(xué)反應(yīng)。因此，本實(shí)施例中，所述第二金屬柵極始終保持良好的性能。

參考圖13，去除所述圖形層206(參考圖12)。

本實(shí)施例中，所述圖形層206的材料為光刻膠材料，采用濕法去膠或灰化工藝去除所述圖形層206。

參考圖14，去除剩余的第一掩膜層202(參考圖13)以及剩余的第二掩膜層205(參考圖13)；形成填充滿所述第一開口207(參考圖13)的第一金屬柵極。

本實(shí)施例中，第一區(qū)域I為NMOS區(qū)域，為了改善NMOS管的第一金屬柵極的功函數(shù)，所述第一金屬柵極包括：位于第一開口207底部和側(cè)壁表面的第一功函數(shù)層213；位于第一功函數(shù)層213表面且填充滿所述第一開口207的第一金屬體層214，且所述第一金屬體層214頂部與第一區(qū)域I層間介質(zhì)層201頂部齊平。

所述第一功函數(shù)層213的材料功函數(shù)范圍為3.9ev至4.5ev，例如為4ev、4.1ev或4.3ev。所述第一功函數(shù)層213的材料為TiN、Mo、MoN或AlN；所述第一金屬體層214的材料為Al、Cu、Ag、Au、Pt、Ni或Ti。

本實(shí)施例中，所述第一功函數(shù)層213的材料為MoN，第一金屬體層214的材料為Al，第一金屬體層214與基底200之間形成有第一柵介質(zhì)層211。

在一個(gè)實(shí)施例中，在形成第一金屬柵極之前，采用濕法刻蝕工藝刻蝕去除剩余的第一掩膜層202以及剩余的第二掩膜層205。其中，所述濕法刻蝕工藝采用的刻蝕液體為氫氟酸溶液或雙氧水溶液。相應(yīng)的，形成所述第一金屬柵極的工藝步驟包括：在所述第一開口207底部和側(cè)壁表面形成第一功函數(shù) 層213，且所述第一功函數(shù)層213還覆蓋于層間介質(zhì)層201頂部表面以及第二金屬柵極頂部表面；在所述第一功函數(shù)層213表面形成第一金屬體層214，且所述第一金屬體層214填充滿第一開口207；研磨去除高于第一區(qū)域I層間介質(zhì)層201頂部表面的第一金屬體層214以及第一功函數(shù)層213。

本實(shí)施例中，為簡(jiǎn)化半導(dǎo)體工藝步驟，在形成第一金屬柵極的工藝過(guò)程中，研磨去除所述剩余的第一掩膜層202以及剩余的第二掩膜層205。具體的，形成所述第一金屬柵極的工藝步驟包括：在所述第一開口207的底部和側(cè)壁表面形成第一功函數(shù)層213，且所述第一功函數(shù)層213還覆蓋于層間介質(zhì)層201表面、剩余的第一掩膜層202表面以及剩余的第二掩膜層205表面；在所述第一功函數(shù)層213表面形成第一金屬體層214，所述第一金屬體層214填充滿所述第一開口207；研磨去除高于第一區(qū)域I層間介質(zhì)層201頂部表面的第一金屬體層214以及第一功函數(shù)層213，且研磨去除剩余的第一掩膜層202以及剩余的第二掩膜層205。

本實(shí)施例中，由于在刻蝕去除第一偽柵212的刻蝕工藝過(guò)程中，第二金屬柵極頂部表面始終被第一掩膜層202覆蓋，因此避免第二金屬柵極頂部表面暴露在刻蝕工藝環(huán)境中，從而防止第二金屬柵極受到等離子體誘導(dǎo)損傷，且防止第二金屬柵極中產(chǎn)生電化學(xué)反應(yīng)而造成腐蝕，使得第二金屬柵極保持良好的性能，進(jìn)而提高了形成的半導(dǎo)體器件的電學(xué)性能和可靠性。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。