本發(fā)明涉及半導(dǎo)體技術(shù)，尤其涉及一種CMOS器件的制作方法。

背景技術(shù)：

設(shè)有PIP(Polysilicon-Insulator-Polysilicon，多晶硅-介電層-多晶硅)電容的混合模式的器件，在CMOS(Complementary Metal-Oxide-Semiconductor，互補(bǔ)式金屬-氧化物-半導(dǎo)體器件)等半導(dǎo)體器件中已經(jīng)被廣泛應(yīng)用。PIP電容的結(jié)構(gòu)具體包括兩層多晶硅以及設(shè)置在兩層多晶硅中的介電層，該PIP電容通常用于防止半導(dǎo)體器件的電路發(fā)射噪聲和頻率調(diào)制，提高半導(dǎo)體器件的良品率。

現(xiàn)有技術(shù)中，如圖1A所示，在CMOS器件中制作PIP電容的方法一般是：在基底100上形成第一多晶硅層101之后，形成介電層102，然后形成第二多晶硅層103，接著在第一多晶硅層101的側(cè)壁上形成側(cè)墻(圖中未示出)，然后采用光刻工藝形成光刻膠104，并以光刻膠104為掩膜對第二多晶硅層103和介電層102進(jìn)行刻蝕。但是由于第二多晶硅層103部分依附于第一多晶硅層101，第二多晶硅層103位于第一多晶硅層101側(cè)壁的厚度會大于其它區(qū)域的第二多晶硅層103的厚度，而第一多晶硅層101側(cè)壁上的第二多晶硅層103以及某些預(yù)設(shè)區(qū)域中的第二多晶硅層103需要被刻蝕掉，這樣，在后續(xù)的刻蝕過程中，第一多晶硅層101的側(cè)壁會殘留有第二多晶硅層103和介電層102，如圖1B所示，這樣會影響半導(dǎo)體器件的性能，例如引起CMOS器件的閾值電壓漂移。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種CMOS器件的制作方法，以解決現(xiàn)有技術(shù)中形成介電層和第二多晶硅層時再第一多晶硅層的側(cè)壁有殘留的問題。

本發(fā)明第一個方面提供一種，包括：

在基底的場氧化層上形成第一多晶硅層；

在第一多晶硅層的側(cè)壁上形成側(cè)墻，所述側(cè)墻背離所述柵極的一邊呈弧形，且側(cè)墻的底部大于側(cè)墻的頂部；

在基底、第一多晶硅層和側(cè)墻上形成介電材料層；

在介電材料層上形成第二多晶硅材料層；

對介電材料層和第二多晶硅材料層進(jìn)行刻蝕，形成介電層和第二多晶硅層，介電層位于第一多晶硅層上，第二多晶硅層位于介電層上。

根據(jù)如上所述的CMOS器件的制作方法，可選地，在基底上形成第一多晶硅層包括：

在基底上形成第一多晶硅材料層；

對第一多晶硅材料層進(jìn)行刻蝕，同時形成第一多晶硅層和柵極，所述柵極位于所述基底的阱區(qū)上。

根據(jù)如上所述的CMOS器件的制作方法，可選地，在第一多晶硅層的側(cè)壁上形成側(cè)墻包括：

在第一多晶硅層和柵極上形成氧化層；

對所述氧化層進(jìn)行刻蝕，在第一多晶硅層和柵極的側(cè)壁上分別形成側(cè)墻。

根據(jù)如上所述的CMOS器件的制作方法，可選地，氧化層的厚度為1500埃-4000埃。

根據(jù)如上所述的CMOS器件的制作方法，可選地，在基底、第一多晶硅層和側(cè)墻上形成介電材料層包括：

在基底、第一多晶硅層、側(cè)墻和柵極上形成介電材料層。

根據(jù)如上所述的CMOS器件的制作方法，可選地，介電材料層包括以下材料中的任意一種：二氧化硅、氮化硅、二氧化硅和氮化硅的組合物。

根據(jù)如上所述的CMOS器件的制作方法，可選地，第二多晶硅材料層的厚度范圍是2000-5000埃。

根據(jù)如上所述的CMOS器件的制作方法，可選地，在基底上形成第一多晶硅層之后，且在第一多晶硅層的側(cè)壁上形成側(cè)墻之前，還包括：

對基底進(jìn)行第一離子注入，在柵極兩側(cè)的基底中形成摻雜區(qū)。

根據(jù)如上所述的CMOS器件的制作方法，可選地，在形成第二多晶硅層之后，還包括：

對基底進(jìn)行第二離子注入，在側(cè)墻兩側(cè)的基底中形成源極和漏極。

由上述技術(shù)方案可知，本發(fā)明提供的CMOS器件的制作方法，由于側(cè)墻的存在，改變了第一多晶硅層側(cè)壁的形貌，使得介電材料層和第二多晶硅材料層在第一多晶硅層和柵極的側(cè)壁上所形成的厚度與其它區(qū)域的厚度一致，進(jìn)而在刻蝕時不會產(chǎn)生殘留，不會影響CMOS器件的性能。而且，僅通過調(diào)整形成側(cè)墻和介電層、第二多晶硅層的順序就能夠避免介電層和第二多晶硅層的殘留，沒有增加任何工藝步驟，進(jìn)而沒有增加任何的生產(chǎn)成本。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1A為現(xiàn)有技術(shù)中形成PIP電容的結(jié)構(gòu)示意圖；

圖1B為現(xiàn)有技術(shù)中在第一多晶硅層側(cè)壁上殘留有介電層和第二多晶硅層的示意圖；

圖2為根據(jù)本發(fā)明一實施例的CMOS器件的制作方法的流程示意圖；

圖3A-3I為根據(jù)本發(fā)明另一實施例的CMOS器件的制作方法的各個步驟的結(jié)構(gòu)示意圖。

具體實施方式

實施例一

本實施例提供過一種CMOS器件的制作方法，用于制作CMOS器件。如圖2所示，為根據(jù)本實施例的制作CMOS器件的制作方法的流程示意圖。該CMOS器件的制作方法包括：

步驟201，在基底的場氧化層上形成第一多晶硅層。

基底可以包括任何半導(dǎo)體器件的襯底，例如藍(lán)寶石、硅襯底等。在基底中預(yù)先可以形成多個結(jié)構(gòu)，以NMOS為例，基底中可以預(yù)先形成有P阱、場氧化層，基底還可以包括柵氧化層，各個結(jié)構(gòu)的具體位置關(guān)系均屬于現(xiàn)有技術(shù)，在此不再贅述。

形成第一多晶硅層的方式可以是先采用化學(xué)氣相沉積方式在基底上形成第一多晶硅材料層，然后通過光刻工藝在場氧化層上形成第一多晶硅層。

步驟202，在第一多晶硅層的側(cè)壁上形成側(cè)墻，側(cè)墻背離柵極的一邊呈弧形，且側(cè)墻的底部大于側(cè)墻的頂部。

具體地，可以在步驟201所形成的器件上采用化學(xué)氣相沉積形成氧化層，厚度范圍可以是1500埃-4000埃，然后通過干法刻蝕的方式，在第一多晶硅的側(cè)壁上形成側(cè)墻。側(cè)墻的頂部與第一多晶硅層的頂部齊平，側(cè)墻的底部位于基底上，側(cè)墻與第一多晶硅的側(cè)壁貼合。

步驟203，在基底、第一多晶硅層和側(cè)墻上形成介電材料層。

即在步驟202形成的半導(dǎo)體器件上形成介電材料層，具體可以采用化學(xué)氣相沉積方式形成該介電材料層，也可以通過熱氧化方式形成該介電材料層。該介電材料層的材料可以是二氧化硅，也可以是氮化硅，還可以是二氧化硅和氮化硅的組合物，具體可以根據(jù)實際需要設(shè)定，在此不再贅述。

步驟204，在介電材料層上形成第二多晶硅材料層。

具體可以采用化學(xué)氣相沉積的方式形成第二多晶硅材料層，該第二多晶硅材料層的厚度可以為2000-5000埃

步驟205，對介電材料層和第二多晶硅材料層進(jìn)行刻蝕，形成介電層和第二多晶硅層，介電層位于第一多晶硅層上，第二多晶硅層位于介電層上。

根據(jù)本實施例的CMOS器件的制作方法，由于側(cè)墻的存在，改變了第一多晶硅層側(cè)壁的形貌，使得介電材料層和第二多晶硅材料層在第一多晶硅層和柵極的側(cè)壁上所形成的厚度與其它區(qū)域的厚度一致，進(jìn)而在刻蝕時不會產(chǎn)生殘留，不會影響CMOS器件的性能。而且，僅通過調(diào)整形成側(cè)墻和介電層、第二多晶硅層的順序就能夠避免介電層和第二多晶硅層的殘留，沒有增加任何工藝步驟，進(jìn)而沒有增加任何的生產(chǎn)成本。

實施例二

本實施例對上述實施例的CMOS器件的制作方法做進(jìn)一步補(bǔ)充說明。如圖3A至3I所示，為根據(jù)本實施例的CMOS器件的制作方法的各個步驟的結(jié)構(gòu)示意圖。本實施例以NMOS器件為例進(jìn)行說明，本領(lǐng)域技術(shù)人員可以根據(jù)本實施例的NMOS器件的說明實現(xiàn)相應(yīng)的PMOS器件，具體不再贅述。

如圖3A所示，在襯底301上形成阱區(qū)302和場氧化層303，場氧化層303 的頂部高于阱區(qū)302的頂部，且場氧化層303的底部未接觸阱區(qū)302下方的襯底301。

該步驟即形成基底300的步驟，即基底300包括襯底301、阱區(qū)302和場氧化層303。具體形成工藝均為現(xiàn)有技術(shù)，在此不再贅述。

如圖3B所示，在基底300上形成第一多晶硅材料層(圖中未示出)，并對第一多晶硅材料層進(jìn)行刻蝕，同時形成第一多晶硅層305和柵極306。

可選地，在形成第一多晶硅材料層之前，還可以在阱區(qū)302上形成柵氧化層304，具體可以通過熱氧化的方式形成該柵氧化層304，具體不再贅述。

其中，第一多晶硅層305形成在場氧化層303上，作為PIP電容的下極板。柵極306形成在阱區(qū)302上，例如形成在阱區(qū)302的柵氧化層304上。

如圖3C所示，對基底300進(jìn)行第一離子注入，在柵極306兩側(cè)的基底300中形成輕摻雜區(qū)307和308。

該步驟即是在柵極306兩側(cè)的阱區(qū)302內(nèi)形成輕摻雜區(qū)307和308的過程。具體地，可以通過光刻工藝，對阱區(qū)302進(jìn)行N型離子注入，形成輕摻雜區(qū)307和308，以防止熱載流現(xiàn)象。該步驟屬于現(xiàn)有技術(shù)，具體不再贅述。

如圖3D所示，在第一多晶硅層305和柵極306上形成氧化層309。

具體可以如圖3D所示，在圖3C示出的器件上方整體形成氧化層309。具體地，可以采用化學(xué)氣相沉積方式形成該氧化層309，厚度在范圍是1500?！?000埃。

如圖3E所示，對氧化層309進(jìn)行刻蝕，在第一多晶硅層305和柵極306的側(cè)壁上分別形成側(cè)墻310。

具體可以采用干法刻蝕，干法刻蝕的工藝屬于現(xiàn)有技術(shù)，在此不再贅述。

如圖3F所示，在基底300、第一多晶硅層305、側(cè)墻310和柵極306上形成介電材料層311。

即在圖3E示出的器件上形成介電材料層311，該介電材料層311可以是二氧化硅，或者是氮化硅，或者是二氧化硅和氮化硅的組合物。以二氧化硅的制作過程為例，將圖3E所形成的器件放入高溫爐管中，溫度800度～1100度，并通入氧氣，讓氧氣在高溫下與圖3E示出的器件發(fā)生反應(yīng)生成二氧化硅，當(dāng)然，也可以用化學(xué)氣相沉積方法，在圖3E示出的器件的表面沉積一層二氧化硅作為介電材料層311。該介電材料層311的厚度范圍是200埃-700埃。

如圖3G所示，在介電材料層上311形成第二多晶硅材料層312。

形成第二多晶硅材料層312可以采用化學(xué)氣相沉積方式，厚度范圍可以是2000?！?000埃。

如圖3H所示，對介電材料層311和第二多晶硅材料層312進(jìn)行刻蝕，形成介電層313和第二多晶硅層314，介電層313位于第一多晶硅層305上，第二多晶硅層314位于介電層313上。

具體可以采用光刻工藝，通過刻蝕介電材料層311和第二多晶硅材料層312分別形成介電層313和第二多晶硅層314。該第二多晶硅材料層312即PIP電容的上極板。即，第一多晶硅層305、介電層313和第二多晶硅層314共同構(gòu)成PIP電容。

如圖3I所示，對基底300進(jìn)行第二離子注入，在側(cè)墻310兩側(cè)的基底300中形成源極315和漏極316。

具體地，以側(cè)墻310為掩膜，對輕摻雜區(qū)307和308進(jìn)行第二離子注入，在基底300中形成源極315和漏極316。此外，后續(xù)可以繼續(xù)接觸孔和金屬連線的制作工藝，具體均為現(xiàn)有技術(shù)，不再贅述。

根據(jù)本實施例的CMOS器件的制作方法，將介電材料層311和第二多晶硅材料層312的形成步驟放在形成側(cè)墻310之后，這樣，由于側(cè)墻310的存在，改變了第一多晶硅層305側(cè)壁和柵極306側(cè)壁的形貌，使得介電材料層311和第二多晶硅材料層312在第一多晶硅層305和柵極306的側(cè)壁上所形成的厚度與其它區(qū)域的厚度一致，進(jìn)而在刻蝕時不會產(chǎn)生殘留，不會影響CMOS器件的性能。而且，僅通過調(diào)整形成側(cè)墻310和介電層313、第二多晶硅層314的順序就能夠避免介電層313和第二多晶硅層314的殘留，沒有增加任何工藝步驟，進(jìn)而沒有增加任何的生產(chǎn)成本。

最后應(yīng)說明的是：以上實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。