本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法和電子裝置。

背景技術(shù)：

在半導(dǎo)體技術(shù)領(lǐng)域中，通常需要使用薄膜絕緣體上硅(TF SOI)襯底來(lái)完成某些半導(dǎo)體器件(例如射頻前端器件與模組)的制造。

然而，由于薄膜絕緣體上硅襯底的成本比較高，直接制約了其在半導(dǎo)體產(chǎn)業(yè)的應(yīng)用。相應(yīng)地，使用薄膜絕緣體上硅襯底的半導(dǎo)體器件(例如射頻前端器件)，往往成本比較高。

因此，有必要提出一種半導(dǎo)體器件的制造方法，以在不使用薄膜絕緣體上硅襯底的情況下完成上述半導(dǎo)體器件的制造，從而降低半導(dǎo)體器件的成本。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明實(shí)施例一提供一種半導(dǎo)體器件的制造方法，所述方法包括：

步驟S201：提供第一襯底(100)，從所述第一襯底(100)的第一表面(1001)在所述第一襯底(100)內(nèi)形成具有第一深度的淺溝槽隔離(103)，其中所述第一深度為所述淺溝槽隔離(103)的底部至所述第一表面(1001)的距離；

步驟S202：形成覆蓋所述第一襯底(100)的所述第一表面(1001)的介電蓋帽層(104)；

步驟S203：提供承載襯底(200)，將所述第一襯底(100)的形成有所述介電蓋帽層(104)的一側(cè)與所述承載襯底(200)相接合；

步驟S204：從與所述第一表面(1001)相對(duì)的第二表面(1002)對(duì)所述第一襯底(100)進(jìn)行減薄處理至第二深度，其中所述第二深度為減薄處理后所述第二表面至所述第一表面(1001)的距離；

步驟S205：以所述減薄處理后的所述第一襯底(100)作為器件層進(jìn)行半導(dǎo)體器件的制作。

可選地，在所述步驟S201中，所述第一襯底包括具有第三深度的摻雜外延層，其中，所述第三深度為所述摻雜外延層至所述第一表面的距離，所述第三深度大于等于所述第一深度。

可選地，在所述步驟S201與所述步驟S202之間還包括以下步驟：

從所述第一襯底的所述第一表面進(jìn)行離子注入以在所述第一襯底內(nèi)形成具有第四深度的注入摻雜層，其中所述注入摻雜層作為刻蝕停止層，所述第四深度為所述刻蝕停止層至所述第一表面的距離。

可選地，所述第二深度小于等于所述第一深度。

可選地，所述第二深度小于等于所述第三深度。

可選地，所述第二深度小于等于所述第四深度。

可選地，在所述步驟S204中，所述減薄處理包括：

步驟S2041：對(duì)所述第一襯底進(jìn)行背面研磨處理；

步驟S2042：對(duì)所述第一襯底進(jìn)行CMP并使所述CMP停止于所述淺溝槽隔離的底部；

步驟S2043：對(duì)所述第一襯底進(jìn)行濕法刻蝕至所述第二深度。

可選地，在所述步驟S2041與所述步驟S2042之間還包括對(duì)所述第一襯底進(jìn)行濕法刻蝕的步驟。

可選地，所述第一襯底包括體硅襯底。

可選地，所述介電蓋帽層的材料為氧化硅。

可選地，在所述接合步驟之前還包括以下步驟：在所述第一襯底的形成有所述介電蓋帽層的一側(cè)的表面上以及所述承載襯底用于所述接合的表面上分別形成鍵合蓋帽層。

可選地，所述鍵合蓋帽層的材料為氧化硅。

可選地，所述接合為氧化物熔融鍵合。

本發(fā)明實(shí)施例二提供一種電子裝置，包括電子組件以及與該電子組件相連的半導(dǎo)體器件，其中所述半導(dǎo)體器件的制造方法包括：

步驟S201：提供第一襯底，從所述第一襯底的第一表面在所述第一襯底內(nèi)形成具有第一深度的淺溝槽隔離，其中所述第一深度為所述淺溝槽隔離的底部至所述第一表面的距離；

步驟S202：形成覆蓋所述第一襯底的所述第一表面的介電蓋帽層；

步驟S203：提供承載襯底，將所述第一襯底的形成有所述介電蓋帽層的一側(cè)與所述承載襯底相接合；

步驟S204：從與所述第一表面相對(duì)的第二表面對(duì)所述第一襯底進(jìn)行減薄處理至第二深度，其中所述第二深度為減薄處理后所述第二表面至所述第一表面的距離；

步驟S205：以所述減薄處理后的所述第一襯底作為器件層進(jìn)行半導(dǎo)體器件的制作。

本發(fā)明實(shí)施例的方法，由于包括在第一襯底上接合承載襯底并對(duì)第一襯底進(jìn)行減薄處理的步驟，因此，第一襯底可以采用普通的體硅(bulk Si)襯底作為基本的器件層襯底，因而可以降低成本。本發(fā)明的電子裝置，包括采用該方法制造的半導(dǎo)體器件，因而同樣具有上述優(yōu)點(diǎn)。

附圖說(shuō)明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。

附圖中：

圖1A、圖1B、圖1C和圖1D為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的剖視圖；

圖2為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的示意性流程圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開(kāi)徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來(lái)區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語(yǔ)例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語(yǔ)“在...下面”和“在...下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。

在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該” 也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說(shuō)明書(shū)中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

這里參考作為本發(fā)明的理想實(shí)施例(和中間結(jié)構(gòu))的示意圖的橫截面圖來(lái)描述發(fā)明的實(shí)施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因此，本發(fā)明的實(shí)施例不應(yīng)當(dāng)局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過(guò)注入形成的埋藏區(qū)可導(dǎo)致該埋藏區(qū)和注入進(jìn)行時(shí)所經(jīng)過(guò)的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實(shí)質(zhì)上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實(shí)際形狀且并不意圖限定本發(fā)明的范圍。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

實(shí)施例一

下面，參照?qǐng)D1A至圖1D和圖2來(lái)描述本發(fā)明的一個(gè)實(shí)施例提出的一種半導(dǎo)體器件的制造方法。其中，圖1A至圖1D為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的剖視圖；圖2為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的示意性流程圖。

示例性地，本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的制造方法，包括如下步驟：

首先，如圖1A所示，提供第一襯底100，其中該第一襯底100包括具有第三深度D3的摻雜外延層101；從第一襯底100的第一表面(也稱上表面)1001進(jìn)行離子注入以在第一襯底100內(nèi)形成具有第四深度D4的第一注入摻雜層102，其中第一注入摻雜層102作為 刻蝕停止層；然后，從第一襯底100的第一表面1001在第一襯底100內(nèi)形成具有第一深度D1的淺溝槽隔離(STI)103。

其中，與第一襯底100的第一表面(也稱上表面)1001相對(duì)的表面稱作第二表面(也稱下表面)1002，如圖1A所示。

在本實(shí)施例中，如無(wú)特殊說(shuō)明，“深度”一詞(例如第三深度D3)是指相應(yīng)的部件(例如摻雜外延層101)到第一襯底100的第一表面1001的距離。

其中，摻雜外延層101的摻雜濃度與第一襯底100的其他區(qū)域不同。

示例性地，淺溝槽隔離103包括襯墊層1031和主體結(jié)構(gòu)層1032。其中，襯墊層1031可以作為后續(xù)的CMP工藝的停止層。襯墊層1031可以包括數(shù)種襯墊材料的任何一種，包括但不限于：氧化硅襯墊材料和氮化硅襯墊材料，本實(shí)施例中，襯墊層1031較佳地選擇為包括氮化硅襯墊材料。示例性地，主體結(jié)構(gòu)層1032的材料為氧化硅。

在第一襯底100中形成淺溝槽隔離103的方法可采用本領(lǐng)域技術(shù)人員熟知的任何方法，示例性地，形成所述淺溝槽隔離103的步驟包括：在第一襯底的第一表面上形成氧化硅層和氮化層；刻蝕所述氧化硅層、氮化層和部分深度的第一襯底，該部分深度等于第一深度D1，以在所述有源區(qū)之間形成淺溝槽；在所述淺溝槽內(nèi)依次形成襯墊層和主體結(jié)構(gòu)材料層；平整化襯墊層和主體結(jié)構(gòu)材料層，以暴露覆蓋所述有源區(qū)的氮化層；去除所述氮化層，形成最終的淺溝槽隔離103。

其中，第一襯底100可以為體硅(bulk Si)襯底或其他各種合適的襯底。而不需如現(xiàn)有技術(shù)一樣，采用薄膜絕緣體上硅襯底(TF SOI)或高阻襯底(high-resistance substrate)。

示例性地，第三深度D3大于等于第四深度D4，第四深度D4大于等于第一深度D1。

其中，第一襯底100也可以不包括該具有第三深度D3的摻雜外延層101。

示例性地，本步驟中進(jìn)行離子注入形成第一注入摻雜層的步驟中，可使用碳離子、氮離子等作為注入離子，形成的第一注入摻雜層102作為之后刻蝕時(shí)的刻蝕停止層，其相對(duì)所述第一襯底具有高的蝕 刻選擇比。并且本步驟中也可以省略從第一襯底100的第一表面(也稱上表面)1001進(jìn)行離子注入以在第一襯底100內(nèi)形成具有第四深度D4的第一注入摻雜層102的步驟。

接著，如圖1B所示，形成覆蓋所述第一襯底100的所述第一表面1001的介電蓋帽層104；提供承載襯底200，將第一襯底100的形成有介電蓋帽層104的一側(cè)與承載襯底200相接合。

介電蓋帽層104可以包括數(shù)種電介質(zhì)材料的任何一種。非限制性實(shí)例包括氧化物、氮化物和氮氧化物，尤其是，硅的氧化物、氮化物和氮氧化物，但不包括其他元素的氧化物、氮化物和氮氧化物。介電蓋帽層104可以包括晶體或非晶體電介質(zhì)材料。通常高度優(yōu)選晶體電介質(zhì)材料?？梢圆捎脭?shù)種方法中的任何一種形成介電蓋帽層104。非限制性實(shí)例包括化學(xué)汽相沉積方法和物理汽相沉積方法。通常，介電蓋帽層104具有從大約50到大約200埃的厚度。

在一個(gè)示例中，在將第一襯底100的形成有介電蓋帽層104的一側(cè)與承載襯底200相接合之前，先在第一襯底100的形成有介電蓋帽層104的一側(cè)的表面上以及承載襯底200相應(yīng)的表面上分別形成鍵合蓋帽層300，如圖1B所示。示例性地，鍵合蓋帽層300的材料可以為氧化硅或其他合適的材料。

示例性地，將第一襯底100與承載襯底200相接合的方法可以為熔融鍵合(fusion bonding)或其他合適的方法。本實(shí)施例中，較佳地為氧化物熔融鍵合。

其中，承載襯底200可以為硅襯底或其他合適的襯底。在一個(gè)示例中，承載襯底200與第一襯底100具有相同的形狀和尺寸。

其中，承載襯底200可以在后續(xù)對(duì)第一襯底100進(jìn)行減薄處理的過(guò)程中對(duì)第一襯底100提供支撐。

接著，如圖1C和1D所示，從與第一表面1001相對(duì)的第二表面1002對(duì)第一襯底100進(jìn)行減薄處理，所述減薄處理包括：對(duì)第一襯底100進(jìn)行背面研磨(backside grinding)至第六深度D6(圖中未示出)，然后對(duì)第一襯底100進(jìn)行濕法刻蝕至第五深度D5，如圖1D所示。

其中，第六深度D6大于第五深度D5。

其中，所采用的背面研磨方法可以為CMP(化學(xué)機(jī)械研磨)或其他合適的工藝。所述濕法刻蝕可以采用各種可行的刻蝕液，例如TMAH等，在此并不進(jìn)行限定。示例性地，在所述第一襯底中形成有離子注入層時(shí)，該離子注入層作為刻蝕停止層，濕法刻蝕停止于該離子注入層內(nèi)。

其中，在本步驟中，在對(duì)第一襯底100進(jìn)行濕法刻蝕至第五深度D5之后，還可以包括對(duì)第一襯底100(包括承載襯底200)進(jìn)行低溫退火的步驟。

繼續(xù)從與第一表面1001相對(duì)的第二表面1002對(duì)第一襯底100進(jìn)行減薄處理，包括：對(duì)第一襯底100進(jìn)行CMP并使所述CMP停止于淺溝槽隔離103的底部(示例性地，襯墊層1031作為該CMP的停止層)，然后對(duì)第一襯底100進(jìn)行濕法刻蝕至第二深度D2。經(jīng)過(guò)該步驟，形成的結(jié)構(gòu)如圖1D所示。

其中，該CMP可以采用各種可行的CMP工藝。該濕法刻蝕可以使用各種可行的刻蝕液，例如TMAH等。

其中，在本步驟中，淺溝槽隔離103的襯墊層1031可以作為該CMP的停止層。

經(jīng)過(guò)上述步驟實(shí)現(xiàn)從第二表面1002對(duì)第一襯底100進(jìn)行減薄處理的過(guò)程。經(jīng)過(guò)減薄后由承載襯底和第一襯底以及其之間的介電蓋帽層、淺溝槽隔離等組成了基本等同于普通SOI襯底的襯底結(jié)構(gòu)，其中經(jīng)過(guò)減薄處理后的第一襯底同時(shí)被淺溝槽隔離所隔離定義出有源區(qū)，因此可直接在有源區(qū)內(nèi)進(jìn)行各種半導(dǎo)體器件的制作。

最后，以減薄處理后的第一襯底100作為器件層進(jìn)行半導(dǎo)體器件的制作。

示例性地，以所述淺溝槽隔離103兩側(cè)的所述第一襯底100作為有源區(qū)AA進(jìn)行半導(dǎo)體器件的制作。

其中該半導(dǎo)體器件可以為半導(dǎo)體領(lǐng)域的任何適合的器件結(jié)構(gòu)，例如MOS晶體管等，還可以為其他器件，例如二極管、電阻、電容等，在此并不進(jìn)行限定。其半導(dǎo)體器件的制作工藝可以采用與普通SOI襯底上進(jìn)行半導(dǎo)體器件制作的工藝基本相同的工藝。

本發(fā)明實(shí)施例的方法，由于包括在第一襯底上接合承載襯底并對(duì) 第一襯底進(jìn)行減薄處理的步驟，因此，第一襯底可以采用普通的體硅(bulk Si)襯底作為基本的器件層襯底，而不必采用薄膜絕緣體上硅襯底(TF SOI)或高阻襯底(high-resistance substrate)，因此可以降低成本。

并且，本實(shí)施例的方法通過(guò)同時(shí)使用背面研磨、CMP、濕法刻蝕等方法(通過(guò)多個(gè)停止層相配合)進(jìn)行減薄處理，可以對(duì)第一襯底進(jìn)行精確減薄處理至希望的厚度，并保證所希望的均一性。

此外，由于硅襯底之間的鍵合工藝已經(jīng)越來(lái)越成熟，本實(shí)施例的方法在降低成本的同時(shí)，也可以保證制得的半導(dǎo)體器件的良率。

圖2示出了本發(fā)明實(shí)施例提出的一種半導(dǎo)體器件的制造方法的一種示意性流程圖，用于簡(jiǎn)要示出上述方法的典型流程。具體包括：

在步驟S201中，提供第一襯底，從所述第一襯底的第一表面在所述第一襯底內(nèi)形成具有第一深度的淺溝槽隔離，其中所述第一深度為所述淺溝槽隔離的底部至所述第一表面的距離；

在步驟S202中，形成覆蓋所述第一襯底的所述第一表面的介電蓋帽層；

在步驟S203中，提供承載襯底，將所述第一襯底的形成有所述介電蓋帽層的一側(cè)與所述承載襯底相接合；

在步驟S204中，從與所述第一表面相對(duì)的第二表面對(duì)所述第一襯底進(jìn)行減薄處理至第二深度，其中所述第二深度為減薄處理后所述第二表面至所述第一表面的距離；

在步驟S205中，以所述減薄處理后的所述第一襯底作為器件層進(jìn)行半導(dǎo)體器件的制作。

實(shí)施例二

本發(fā)明的另一個(gè)實(shí)施例提供一種電子裝置，其包括電子組件以及與該電子組件相連的半導(dǎo)體器件。其中，該半導(dǎo)體器件為根據(jù)如上所述的半導(dǎo)體器件的制造方法所制得的半導(dǎo)體器件。該電子組件可以為任何合適的組件。

示例性地，該半導(dǎo)體器件的制造方法包括：步驟S201：提供第 一襯底，從所述第一襯底的第一表面在所述第一襯底內(nèi)形成具有第一深度的淺溝槽隔離，其中所述第一深度為所述淺溝槽隔離的底部至所述第一表面的距離；

步驟S202：形成覆蓋所述第一襯底的所述第一表面的介電蓋帽層；

步驟S203：提供承載襯底，將所述第一襯底的形成有所述介電蓋帽層的一側(cè)與所述承載襯底相接合；

步驟S204：從與所述第一表面相對(duì)的第二表面對(duì)所述第一襯底進(jìn)行減薄處理至第二深度，其中所述第二深度為減薄處理后所述第二表面至所述第一表面的距離；

步驟S205：以所述減薄處理后的所述第一襯底作為器件層進(jìn)行半導(dǎo)體器件的制作。

本實(shí)施例的半導(dǎo)體器件，不僅用于降低薄膜SOI的制造成本，也可以用于作為其他需要襯底減薄的半導(dǎo)體器件如背照光圖像傳感器、襯底減薄鰭式場(chǎng)效晶體管(Fin Field-Effect Transistor)以及高壓\大功率半導(dǎo)體器件。

這類(lèi)的襯底減薄的半導(dǎo)體器件，可以廣泛用于設(shè)計(jì)和制作各種不同類(lèi)型的系統(tǒng)電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、VCD、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，尤其是利用其低功耗的特點(diǎn)，設(shè)計(jì)和制作各種穿戴式電子產(chǎn)品。

本發(fā)明實(shí)施例的電子裝置，由于使用了根據(jù)上述方法制得的半導(dǎo)體器件，因而同樣具有上述優(yōu)點(diǎn)。

本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書(shū)及其等效范圍所界定。