本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種掩膜式只讀存儲(chǔ)陣列、其制作方法以及掩膜式只讀存儲(chǔ)器的制作方法。

背景技術(shù)：

眾所周知，非易失性存儲(chǔ)器在斷電之后仍可以保存其數(shù)據(jù)。近年來，行業(yè)內(nèi)出現(xiàn)了一種名為掩膜式只讀存儲(chǔ)器(Mask ROM)的非易失性存儲(chǔ)器。當(dāng)掩膜式只讀存儲(chǔ)器出廠后，所有存儲(chǔ)數(shù)據(jù)都已記錄在其中，使用者只能讀取掩膜式只讀存儲(chǔ)器的存儲(chǔ)數(shù)據(jù)，而無法編程數(shù)據(jù)，因而，掩膜式只讀存儲(chǔ)器的可信賴度高。此外，上述掩膜式只讀存儲(chǔ)器借助掩膜制程制作，因而制程簡(jiǎn)單、成本低。基于上述多種優(yōu)點(diǎn)，因而，掩膜式只讀存儲(chǔ)器廣泛用于多種電子產(chǎn)品中。

現(xiàn)有技術(shù)中，一種掩膜式只讀存儲(chǔ)器采用MOS晶體管作為存儲(chǔ)單元，即對(duì)溝道區(qū)進(jìn)行離子注入或不進(jìn)行離子注入，以實(shí)現(xiàn)MOS晶體管的不同導(dǎo)通電壓，并以此作為“0”或“1”的存入。然而，上述MOS晶體管的面積較大，造成掩膜式只讀存儲(chǔ)器中存儲(chǔ)單元密度較小，隨著MOS晶體管關(guān)鍵尺寸減小，上述MOS晶體管又會(huì)出現(xiàn)短溝道效應(yīng)、熱載流子效應(yīng)、溝道區(qū)易于擊穿(punch through)等問題。

為了克服上述MOS晶體管的缺陷，行業(yè)內(nèi)出現(xiàn)了采用二極管替換MOS晶體管作為存儲(chǔ)單元的掩膜式只讀存儲(chǔ)器。二極管，即PN結(jié)，雖然所占面積小，然而導(dǎo)通電壓較大，一般為0.7V～1.V，因而讀取過程能耗較大。另一方面，PN結(jié)是依靠少數(shù)載流子實(shí)現(xiàn)導(dǎo)通過程，因而上述以二極管作為存儲(chǔ)單元的掩膜式只讀存儲(chǔ)器讀取過程運(yùn)行速度較慢。

有鑒于此，本發(fā)明提供一種讀取過程能耗低、運(yùn)行速度快的掩膜式只讀存儲(chǔ)陣列?；谏鲜龃鎯?chǔ)陣列，本發(fā)明還提供了其制作方法以及存儲(chǔ)器的制作方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是掩膜式只讀存儲(chǔ)陣列讀取過程能耗高、運(yùn)行速度慢。

為解決上述問題，本發(fā)明的一方面提供一種掩膜式只讀存儲(chǔ)陣列，該存儲(chǔ)陣列包括：

半導(dǎo)體襯底、位于所述半導(dǎo)體襯底上的反型重?fù)诫s層以及位于所述反型重?fù)诫s層上的反型輕摻雜層，所述反型重?fù)诫s層以及反型輕摻雜層的導(dǎo)電類型與所述半導(dǎo)體襯底的導(dǎo)電類型不同；

沿行方向排列的若干深溝槽，所述深溝槽形成于所述反型重?fù)诫s層以及反型輕摻雜層內(nèi)并伸入所述半導(dǎo)體襯底，由深溝槽隔絕的反型重?fù)诫s層以及反型輕摻雜層電絕緣；

沿列方向排列的若干淺溝槽，所述淺溝槽至少形成于所述反型輕摻雜層內(nèi)，所述淺溝槽與深溝槽垂直相交，所述深溝槽與淺溝槽內(nèi)填充有絕緣材質(zhì)；相鄰深溝槽與相鄰淺溝槽之間限定一反型輕摻雜層分立區(qū)域，所述反型輕摻雜層分立區(qū)域上具有金屬硅化物，所述反型輕摻雜層分立區(qū)域及其上的金屬硅化物形成一肖特基二極管存儲(chǔ)單元；

若干個(gè)肖特基二極管存儲(chǔ)單元中，部分個(gè)上連接有導(dǎo)電插塞，部分個(gè)上不連接有導(dǎo)電插塞；存儲(chǔ)單元選中時(shí)，選中列電壓通過所述存儲(chǔ)單元上的導(dǎo)電插塞施加；

由深溝槽隔絕的各行反型輕摻雜層內(nèi)具有電極區(qū)，所述電極區(qū)通過對(duì)應(yīng)行的反型重?fù)诫s層對(duì)該行的反型輕摻雜層施加選中行電壓。

可選地，所述淺溝槽的底部位于所述反型重?fù)诫s層以及反型輕摻雜層的交界面。

可選地，至少位于反型輕摻雜層內(nèi)的深溝槽自側(cè)壁向反型輕摻雜層內(nèi)延伸有一重?fù)诫s區(qū)，淺溝槽自側(cè)壁向反型輕摻雜層內(nèi)、底壁向反型重?fù)诫s層內(nèi)延伸有一重?fù)诫s區(qū)，所述重?fù)诫s區(qū)的摻雜離子導(dǎo)電類型與所述反型輕摻雜層的摻雜離子導(dǎo)電類型不同。

可選地，位于反型輕摻雜層內(nèi)的深溝槽自側(cè)壁向反型輕摻雜層內(nèi)、位于 反型重?fù)诫s層內(nèi)的深溝槽自側(cè)壁向反型重?fù)诫s層內(nèi)、位于半導(dǎo)體襯底內(nèi)的深溝槽分別自側(cè)壁、底壁向半導(dǎo)體襯底內(nèi)延伸有一重?fù)诫s區(qū)，所述重?fù)诫s區(qū)的摻雜離子導(dǎo)電類型與所述反型輕摻雜層的摻雜離子導(dǎo)電類型不同。

可選地，所述深溝槽內(nèi)的絕緣材質(zhì)包括位于下部的第一部分與位于上部的第二部分，所述第一部分材質(zhì)為未摻雜多晶硅，所述第二部分材質(zhì)為二氧化硅。

可選地，所述反型輕摻雜層為N型，所述金屬硅化物為硅化鎳、硅化鈷、硅化鉑或硅化鈦，所述導(dǎo)電插塞的材質(zhì)為鎢、鈦或鉭。

可選地，所述半導(dǎo)體襯底為P型，所述反型輕摻雜層為N型。

可選地，所述半導(dǎo)體襯底為P型，所述反型輕摻雜層為N型，所述重?fù)诫s區(qū)為P型。

本發(fā)明的另一方面還提供了上述掩膜式只讀存儲(chǔ)陣列的制作方法，該制作方法包括：

提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底自下而上依次形成反型重?fù)诫s層以及外延層；

對(duì)所述外延層以及反型重?fù)诫s層進(jìn)行干法刻蝕，形成若干沿行方向排布的深溝槽，所述深溝槽伸入半導(dǎo)體襯底，使得位于深溝槽兩側(cè)的外延層以及反型重?fù)诫s層電絕緣；沉積第一絕緣材質(zhì)并平坦化去除深溝槽外的所述第一絕緣材質(zhì)；

至少對(duì)所述外延層進(jìn)行干法刻蝕，形成若干沿列方向排布的淺溝槽，所述淺溝槽與深溝槽垂直相交，相鄰深溝槽與相鄰淺溝槽之間限定一外延層分立區(qū)域；沉積第二絕緣材質(zhì)并平坦化去除淺溝槽外的所述第二絕緣材質(zhì)；

對(duì)所述外延層進(jìn)行處理使其成為反型輕摻雜層，所述外延層分立區(qū)域成為反型輕摻雜層分立區(qū)域，所述反型輕摻雜層與所述反型重?fù)诫s層的導(dǎo)電類型相同；

在由深溝槽隔絕的各行反型輕摻雜層內(nèi)形成電極區(qū)，所述電極區(qū)用于通過對(duì)應(yīng)行的反型重?fù)诫s層對(duì)該行的反型輕摻雜層施加選中行電壓；

在所述反型輕摻雜層以及電極區(qū)上沉積金屬并進(jìn)行硅化以形成金屬硅化物，所述反型輕摻雜層分立區(qū)域及其上的金屬硅化物形成一肖特基二極管存儲(chǔ)單元；

在所述金屬硅化物上沉積介電層，干法刻蝕，在若干個(gè)肖特基二極管存儲(chǔ)單元中的部分個(gè)上形成通孔，在所述通孔內(nèi)填充金屬以形成導(dǎo)電插塞；存儲(chǔ)單元選中時(shí)，選中列電壓通過所述存儲(chǔ)單元上的導(dǎo)電插塞施加。

可選地，在所述半導(dǎo)體襯底上形成反型重?fù)诫s層是通過對(duì)所述半導(dǎo)體襯底靠近表面的部分厚度進(jìn)行反型離子注入形成的。

可選地，所述反型重?fù)诫s層為N型，摻雜離子為As，離子注入劑量為1.0e15cm^-2～8.0e15cm^-2，注入能量為30KeV～80KeV。

可選地，所述外延層的生長(zhǎng)工藝為化學(xué)氣相沉積法，氣體源為SiH₂Cl₂，沉積溫度為950℃～1100℃，厚度范圍為或氣體源為SiH₄，沉積溫度為500℃～900℃，厚度范圍為

可選地，對(duì)所述外延層進(jìn)行處理使其成為反型輕摻雜層是通過反型重?fù)诫s層中的摻雜離子擴(kuò)散入外延層中形成的。

可選地，在沉積第一絕緣材質(zhì)填充深溝槽前，還在所述深溝槽內(nèi)表面形成襯墊氧化層，并對(duì)所述深溝槽進(jìn)行垂直方向與傾斜方向的離子注入以形成重?fù)诫s區(qū)，所述重?fù)诫s區(qū)的摻雜離子導(dǎo)電類型與所述反型重?fù)诫s層的摻雜離子導(dǎo)電類型不同。

可選地，所述重?fù)诫s區(qū)為P型，所述注入的離子為B，注入劑量為1.0e13cm^-2～8.0e14cm^-2，注入能量為5KeV～15KeV，傾斜方向注入的角度為0度～45度；或所述注入的離子為BF₂，注入劑量為1.0e12cm^-2～5.0e14cm^-2，注入能量為5KeV～30KeV，傾斜方向注入的角度為0度～45度。

可選地，在沉積第二絕緣材質(zhì)填充淺溝槽前，還在所述淺溝槽內(nèi)表面形成襯墊氧化層，并對(duì)所述淺溝槽進(jìn)行垂直方向與傾斜方向的離子注入以形成重?fù)诫s區(qū)，所述重?fù)诫s區(qū)的摻雜離子導(dǎo)電類型與所述反型重?fù)诫s層的摻雜離子導(dǎo)電類型不同。

可選地，所述淺溝槽的側(cè)壁傾斜角度為75度～88度，所述重?fù)诫s區(qū)為P型，所述注入的離子為B，注入劑量為1.0e13cm^-2～8.0e14cm^-2，注入能量為5KeV～15KeV，傾斜方向注入的角度為7度～45度；或所述注入的離子為BF₂，注入劑量為1.0e12cm^-2～5.0e14cm^-2，注入能量為5KeV～30KeV，傾斜方向注入的角度為7度～45度。

可選地，所述深溝槽內(nèi)沉積的第一絕緣材質(zhì)為未摻雜多晶硅，干法刻蝕，形成若干沿列方向排布的淺溝槽同時(shí)，還對(duì)所述深溝槽內(nèi)靠上區(qū)域的未摻雜多晶硅進(jìn)行了刻蝕去除；在所述淺溝槽內(nèi)沉積第二絕緣材質(zhì)同時(shí)，還在所述深溝槽內(nèi)靠上區(qū)域沉積第二絕緣材質(zhì)，所述第二絕緣材質(zhì)為二氧化硅。

基于上述掩膜式只讀存儲(chǔ)陣列，本發(fā)明的再一方面提供了一種掩膜式只讀存儲(chǔ)器的制作方法，該制作方法包括：

提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有核心單元區(qū)與外圍電路區(qū)，對(duì)所述核心單元區(qū)的半導(dǎo)體襯底靠近表面的部分厚度進(jìn)行處理形成反型重?fù)诫s層，在所述核心單元區(qū)的反型重?fù)诫s層以及外圍電路區(qū)的半導(dǎo)體襯底上表面形成外延層；

遮蓋外圍電路區(qū)的外延層，干法刻蝕，在位于所述核心單元區(qū)的外延層以及反型重?fù)诫s層內(nèi)形成沿行方向排布的若干深溝槽，所述深溝槽伸入半導(dǎo)體襯底，使得深溝槽兩側(cè)的反型重?fù)诫s層以及外延層電絕緣；沉積第一絕緣材質(zhì)并平坦化去除深溝槽外的所述第一絕緣材質(zhì)；

干法刻蝕，在所述核心單元區(qū)以及外圍電路區(qū)的外延層內(nèi)形成若干淺溝槽，其中位于所述核心單元區(qū)的淺溝槽沿列方向排布且與深溝槽垂直相交，所述核心單元區(qū)的相鄰深溝槽與相鄰淺溝槽之間限定一外延層分立區(qū)域；沉積第二絕緣材質(zhì)并平坦化去除淺溝槽外的所述第二絕緣材質(zhì)；

對(duì)所述核心單元區(qū)的外延層進(jìn)行處理，使其成為反型輕摻雜層，所述反型輕摻雜層與所述反型重?fù)诫s層的導(dǎo)電類型相同，所述核心單元區(qū)的外延層分立區(qū)域成為反型輕摻雜層分立區(qū)域；對(duì)所述外圍電路區(qū)的外延層進(jìn)行離子注入形成若干由淺溝槽隔離的阱區(qū)；

所述外圍電路區(qū)中，在所述阱區(qū)上表面形成柵極結(jié)構(gòu)并在柵極結(jié)構(gòu)兩側(cè) 形成源漏區(qū)；

所述核心單元區(qū)中，在由深溝槽隔絕的各行反型輕摻雜層內(nèi)形成電極區(qū)，所述電極區(qū)用于通過對(duì)應(yīng)行的反型重?fù)诫s層對(duì)該行的反型輕摻雜層施加選中行電壓；

在所述核心單元區(qū)的反型輕摻雜層以及電極區(qū)、外圍電路區(qū)的柵極結(jié)構(gòu)以及源漏區(qū)上沉積金屬并進(jìn)行硅化以形成金屬硅化物，所述反型輕摻雜層分立區(qū)域及其上的金屬硅化物形成一肖特基二極管存儲(chǔ)單元；

沉積覆蓋所述核心單元區(qū)以及外圍電路區(qū)的介電層，干法刻蝕，對(duì)于核心單元區(qū)，在若干個(gè)肖特基二極管存儲(chǔ)單元中的部分個(gè)上形成通孔以及在電極區(qū)上形成通孔，對(duì)于外圍電路區(qū)，在柵極結(jié)構(gòu)以及源漏區(qū)上形成通孔，在所述通孔內(nèi)填充金屬以形成導(dǎo)電插塞；存儲(chǔ)單元選中時(shí)，選中列電壓通過所述存儲(chǔ)單元上的導(dǎo)電插塞施加。

可選地，形成導(dǎo)電插塞后，還在所述導(dǎo)電插塞上形成上層金屬互連結(jié)構(gòu)以將所述電極區(qū)連接至字線、所述肖特基二極管存儲(chǔ)單元上的導(dǎo)電插塞連接至位線，所述上層金屬互連結(jié)構(gòu)為一層或多層。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：1)對(duì)于存儲(chǔ)陣列，采用肖特基二極管作為存儲(chǔ)單元，若干存儲(chǔ)單元中，部分個(gè)上連接有導(dǎo)電插塞，部分個(gè)上不連接有導(dǎo)電插塞。上述存儲(chǔ)陣列的讀取原理為：對(duì)于連接有導(dǎo)電插塞的肖特基二極管存儲(chǔ)單元，可以通過該導(dǎo)電插塞對(duì)該肖特基二極管施加正向偏壓，形成回路，使其導(dǎo)通；對(duì)于不連接有導(dǎo)電插塞的肖特基二極管，無法實(shí)現(xiàn)對(duì)該存儲(chǔ)單元施壓，無法形成回路，因而也無法實(shí)現(xiàn)導(dǎo)通。綜上，從結(jié)構(gòu)上實(shí)現(xiàn)了“0”與“1”兩寫入狀態(tài)的區(qū)分。上述肖特基二極管的導(dǎo)通電壓較小，比MOS晶體管大約小0.24V左右，因而讀取過程能耗較小，此外，肖特基二極管的導(dǎo)通依靠多數(shù)載流子，因而讀取過程運(yùn)行速度較快。

2)可選方案中，形成肖特基二極管存儲(chǔ)單元的N型(或P型)輕摻雜層分立區(qū)域采用相鄰深溝槽與相鄰淺溝槽之間限定，在位于N型(或P型)輕摻雜層的深溝槽的側(cè)壁以及淺溝槽的側(cè)壁半導(dǎo)體內(nèi)均形成一相應(yīng)P型(或N型)離子重?fù)诫s區(qū)，N型(或P型)輕摻雜層分立區(qū)域與P型(或N型)離 子重?fù)诫s區(qū)兩者交界面上能形成一耗盡層，從而能降低N型(或P型)輕摻雜層分立區(qū)域形成的肖特基二極管存儲(chǔ)單元的反向漏電流。

3)可選方案中，深溝槽貫穿N型(或P型)輕摻雜層、N型(或P型)重?fù)诫s層直至半導(dǎo)體襯底，深溝槽的所有側(cè)壁以及底壁均向半導(dǎo)體內(nèi)延伸一厚度形成一相應(yīng)P型(或N型)離子重?fù)诫s區(qū)，P型(或N型)離子重?fù)诫s區(qū)能與N型(或P型)輕摻雜層、N型(或P型)重?fù)诫s層分別形成一耗盡層，從而提高深溝槽的絕緣性能。

4)對(duì)于包含存儲(chǔ)陣列的存儲(chǔ)器的制作方法，該存儲(chǔ)陣列中的存儲(chǔ)單元為肖特基二極管，肖特基二極管的N型(或P型)輕摻雜層分立區(qū)域由相鄰深溝槽與相鄰淺溝槽之間限定，該淺溝槽可以與外圍電路區(qū)的有源區(qū)在同一步驟中形成，充當(dāng)肖特基二極管陽極的金屬硅化物可以與外圍電路區(qū)的MOS晶體管的柵極、源漏區(qū)的金屬硅化物在同一步驟中形成，因而存儲(chǔ)陣列的制作與外圍電路區(qū)的MOS晶體管的制作工藝兼容。

附圖說明

圖1是本發(fā)明一實(shí)施例中的掩膜式只讀存儲(chǔ)陣列的電路圖；

圖2是圖1中的掩膜式只讀存儲(chǔ)陣列的俯視圖；

圖3是沿圖2中的A-A直線的剖視圖；

圖4是沿圖2中的B-B直線的剖視圖；

圖5是圖3所示存儲(chǔ)陣列的改進(jìn)結(jié)構(gòu)示意圖；

圖6是圖4所示存儲(chǔ)陣列的改進(jìn)結(jié)構(gòu)示意圖；

圖7至圖14是本發(fā)明一實(shí)施例中的掩膜式只讀存儲(chǔ)陣列在各制作階段的結(jié)構(gòu)示意圖；

圖15至圖18是本發(fā)明一實(shí)施例中的掩膜式只讀存儲(chǔ)器在各制作階段的結(jié)構(gòu)示意圖。

具體實(shí)施方式

如背景技術(shù)中所述，現(xiàn)有的掩膜式只讀存儲(chǔ)陣列讀取過程能耗高、運(yùn)行 速度慢。針對(duì)上述問題，本發(fā)明采用肖特基二極管作為存儲(chǔ)單元，若干存儲(chǔ)單元中，部分個(gè)上連接有導(dǎo)電插塞，部分個(gè)上不連接有導(dǎo)電插塞；上述存儲(chǔ)陣列的讀取原理為：對(duì)于連接有導(dǎo)電插塞的肖特基二極管存儲(chǔ)單元，可以通過該導(dǎo)電插塞對(duì)該肖特基二極管施加正向偏壓，形成回路，使其導(dǎo)通；對(duì)于不連接有導(dǎo)電插塞的肖特基二極管，無法實(shí)現(xiàn)對(duì)該存儲(chǔ)單元施加電壓，無法形成回路，因而也無法實(shí)現(xiàn)導(dǎo)通；綜上，從結(jié)構(gòu)上實(shí)現(xiàn)了兩寫入狀態(tài)的區(qū)分。上述肖特基二極管的導(dǎo)通電壓較小，比MOS晶體管大約小0.24V左右，因而讀取過程能耗較小，此外，肖特基二極管的導(dǎo)通依靠多數(shù)載流子，因而讀取過程運(yùn)行速度較快。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

圖1是本發(fā)明一實(shí)施例中的掩膜式只讀存儲(chǔ)陣列的電路圖。圖2是圖1中的掩膜式只讀存儲(chǔ)陣列的俯視圖。圖3是沿圖2中的A-A直線的剖視圖。圖4是沿圖2中的B-B直線的剖視圖。以下結(jié)合圖1至圖4所示，詳細(xì)介紹存儲(chǔ)陣列。

參照?qǐng)D1與圖2所示，可以看出，本實(shí)施例中以電連接四條字線(WL)、四條位線(BL)的16個(gè)存儲(chǔ)單元為例進(jìn)行說明，其它實(shí)施例中，存儲(chǔ)陣列也可以具有其它數(shù)目的存儲(chǔ)單元，與多條字線與多條位線電連接。

參照?qǐng)D1至圖4所示，該掩膜式只讀存儲(chǔ)陣列包括：

半導(dǎo)體襯底10、位于半導(dǎo)體襯底10上的反型重?fù)诫s層11以及位于反型重?fù)诫s層11上的反型輕摻雜層12，反型重?fù)诫s層11以及反型輕摻雜層12的導(dǎo)電類型與半導(dǎo)體襯底10的導(dǎo)電類型不同；

沿行方向排列的若干深溝槽13，深溝槽13形成于反型重?fù)诫s層11以及反型輕摻雜層12內(nèi)并伸入半導(dǎo)體襯底10，深溝槽13兩側(cè)的反型重?fù)诫s層11以及反型輕摻雜層12電絕緣；

沿列方向排列的若干淺溝槽14，淺溝槽14形成于反型輕摻雜層12內(nèi)，淺溝槽14與深溝槽13垂直相交，深溝槽13與淺溝槽14內(nèi)填充有絕緣材質(zhì)16；相鄰深溝槽13與相鄰淺溝槽14之間限定一反型輕摻雜層分立區(qū)域15， 反型輕摻雜層分立區(qū)域15上具有金屬硅化物17，反型輕摻雜層分立區(qū)域15及其上的金屬硅化物17形成一肖特基二極管存儲(chǔ)單元18；

若干個(gè)肖特基二極管存儲(chǔ)單元18中，部分個(gè)上連接有導(dǎo)電插塞19，部分個(gè)上不連接有導(dǎo)電插塞19；存儲(chǔ)單元18選中時(shí)，選中列電壓通過該存儲(chǔ)單元18上的導(dǎo)電插塞19施加；

由深溝槽13隔絕的各行反型輕摻雜層12內(nèi)具有電極區(qū)20，電極區(qū)20通過對(duì)應(yīng)行的反型重?fù)诫s層11對(duì)該行的反型輕摻雜層12施加選中行電壓。

在具體實(shí)施過程中，半導(dǎo)體襯底10可以為P型，反型重?fù)诫s層11為N型離子重?fù)诫s層(N⁺)，反型輕摻雜層12為N型離子輕摻雜層(N^—)。反型輕摻雜層12與其上的金屬硅化物17材質(zhì)(例如硅化鎳、硅化鈷、硅化鉑或硅化鈦)構(gòu)成一肖特基勢(shì)壘即可。此外，N型離子重?fù)诫s層(N⁺)的濃度能實(shí)現(xiàn)通過其可以對(duì)由深溝槽13隔開的整行N型離子輕摻雜層(N^—)施加行選中電壓即可。反之，通過金屬硅化物17的材質(zhì)選擇，半導(dǎo)體襯底10也可以為N型，反型重?fù)诫s層11為P型離子重?fù)诫s層(P⁺)，反型輕摻雜層12為P型離子輕摻雜層(P^—)。

參照?qǐng)D1與圖2所示，以下介紹上述存儲(chǔ)陣列的讀取過程。

對(duì)于行：電極區(qū)20連接字線(WL)，字線信號(hào)依次通過某一電極區(qū)20、該電極區(qū)20對(duì)應(yīng)行的反型重?fù)诫s層11對(duì)該行的反型輕摻雜層12施加選中行電壓。

對(duì)于列：某些肖特基二極管存儲(chǔ)單元18上連接導(dǎo)電插塞19，某些上不連接有。當(dāng)位線(BL)信號(hào)選中某一存儲(chǔ)單元18時(shí)，對(duì)于連接有導(dǎo)電插塞19的存儲(chǔ)單元18，通過導(dǎo)電插塞19，即可實(shí)現(xiàn)該存儲(chǔ)單元18肖特基二極管的導(dǎo)通，形成回路，獲取高電平讀取信號(hào)，例如高電平記為“1”；對(duì)于不連接有導(dǎo)電插塞19的存儲(chǔ)單元18，無法實(shí)現(xiàn)該存儲(chǔ)單元18肖特基二極管的導(dǎo)通，因而所獲取的讀取信號(hào)為低電平，例如低電平記為“0”。

上述存儲(chǔ)陣列通過在制作過程中是否在肖特基二極管存儲(chǔ)單元18(具體為充當(dāng)陽極的金屬硅化物17)上設(shè)置導(dǎo)電插塞19，即實(shí)現(xiàn)了“0”、“1”兩狀態(tài)的寫入。對(duì)于讀取過程中，1)上述肖特基二極管的導(dǎo)通電壓較小，比MOS 晶體管大約小0.24V左右，因而讀取過程能耗較?。?)肖特基二極管的導(dǎo)通依靠多數(shù)載流子，因而讀取過程運(yùn)行速度較快。

由上述讀取過程可以看出，淺溝槽14的設(shè)置作用為與相鄰深溝槽13形成反型輕摻雜層分立區(qū)域15，因而該淺溝槽14的底部至少形成在反型重?fù)诫s層11以及反型輕摻雜層12的交界面，也可以部分伸入在反型重?fù)诫s層11內(nèi)。

在具體實(shí)施過程中，為提高深溝槽13的絕緣性能，使得相鄰行反型重?fù)诫s層11以及反型輕摻雜層12之間無串?dāng)_，參照?qǐng)D5所示，相對(duì)于圖3所示結(jié)構(gòu)，深溝槽13整個(gè)側(cè)壁以及底壁均向半導(dǎo)體內(nèi)延伸一厚度形成一重?fù)诫s區(qū)21。重?fù)诫s區(qū)21內(nèi)的摻雜離子導(dǎo)電類型與反型輕摻雜層12內(nèi)的摻雜離子導(dǎo)電類型不同。例如反型輕摻雜層12為N型離子輕摻雜層(N^—)時(shí)，該重?fù)诫s區(qū)21為P型離子重?fù)诫s區(qū)(P⁺)。具體地，該重?fù)诫s區(qū)21分三個(gè)部分，1)對(duì)于位于反型輕摻雜層12內(nèi)的深溝槽部分，重?fù)诫s區(qū)21形成在自深溝槽13側(cè)壁向該反型輕摻雜層12內(nèi)延伸的一厚度內(nèi)，該重?fù)诫s區(qū)21與反型輕摻雜層12兩者交界面上能形成耗盡層；2)對(duì)于位于反型重?fù)诫s層11內(nèi)的深溝槽部分，重?fù)诫s區(qū)21形成在自深溝槽13側(cè)壁向該反型重?fù)诫s層11內(nèi)延伸的一厚度內(nèi)，該重?fù)诫s區(qū)21與反型重?fù)诫s層11兩者交界面上能形成耗盡層；3)對(duì)于位于半導(dǎo)體襯底10內(nèi)的深溝槽部分，重?fù)诫s區(qū)21形成在分別自側(cè)壁、底壁向半導(dǎo)體襯底10內(nèi)延伸的一厚度內(nèi)。

此外，參照?qǐng)D6所示，為降低反型輕摻雜層分立區(qū)域15所形成的肖特基二極管存儲(chǔ)單元18的反向漏電流，相對(duì)于圖4所示結(jié)構(gòu)，淺溝槽14自側(cè)壁向反型輕摻雜層12內(nèi)延伸一重?fù)诫s區(qū)21、位于反型輕摻雜層12內(nèi)的深溝槽13自側(cè)壁向反型輕摻雜層12內(nèi)延伸一重?fù)诫s區(qū)21，該重?fù)诫s區(qū)21導(dǎo)電類型與反型輕摻雜層12的導(dǎo)電類型不同，以在重?fù)诫s區(qū)21與反型輕摻雜層分立區(qū)域15兩者交界面上形成耗盡層。對(duì)于淺溝槽14的底部形成在反型重?fù)诫s層11與反型輕摻雜層12的交界面的情況，優(yōu)選淺溝槽14底壁也向反型重?fù)诫s層11內(nèi)延伸一厚度形成上述重?fù)诫s區(qū)21。

本實(shí)施例中，行電壓由字線(WL)施加，列電壓由位線(BL)施加，其它實(shí)施例中，行電壓也可以由位線(BL)施加，列電壓由字線(WL)施加。

圖7至圖14是本發(fā)明一實(shí)施例中的掩膜式只讀存儲(chǔ)陣列在各制作階段的結(jié)構(gòu)示意圖。結(jié)合圖7至圖14所示，以下介紹上述存儲(chǔ)陣列的制作方法。

首先，參照?qǐng)D7所示，提供半導(dǎo)體襯底10，在半導(dǎo)體襯底10自下而上依次形成反型重?fù)诫s層11以及外延層12’。

本實(shí)施例中，半導(dǎo)體襯底10為P型，形成方法例如通過對(duì)硅片預(yù)定區(qū)域進(jìn)行B或BF₂離子注入輕摻雜形成。例如注入的離子為B，注入劑量為2.0e13cm^-2～2.0e14cm^-2，注入能量為50KeV～150KeV。

反型重?fù)诫s層11為N型，形成方法例如通過對(duì)P型半導(dǎo)體襯底10靠近表面的部分厚度進(jìn)行As、P或Sb離子注入重?fù)诫s形成的。例如注入的離子為As，注入劑量為1.0e15cm^-2～8.0e15cm^-2，注入能量為30KeV～80KeV。

上述離子注入后，可以進(jìn)行高溫?zé)嵬嘶?，以激活注入的離子，上述高溫?zé)嵬嘶鹨约せ钜部梢栽诤罄m(xù)其它層的離子注入后一并進(jìn)行。

外延層12’的生長(zhǎng)工藝?yán)鐬榛瘜W(xué)氣相沉積法，氣體源為SiH₂Cl₂，沉積溫度為950℃～1100℃，厚度范圍為或氣體源為SiH₄，沉積溫度為500℃～900℃，厚度范圍為

接著，參照?qǐng)D8與圖9所示，其中圖9是沿圖8中的A-A直線的剖視圖，對(duì)外延層12’以及反型重?fù)诫s層11進(jìn)行干法刻蝕，形成若干沿行方向排布的深溝槽13，深溝槽13伸入半導(dǎo)體襯底10，使得深溝槽13兩側(cè)的外延層12’以及反型重?fù)诫s層11電絕緣；沉積第一絕緣材質(zhì)161并平坦化去除深溝槽13外的第一絕緣材質(zhì)161。

本步驟的干法刻蝕是采用掩膜(mask)進(jìn)行的，掩膜可以為a)圖案化的光刻膠，也可以為b)圖案化的硬掩膜層。對(duì)于a)，具體地，在外延層12’上表面旋涂一層光刻膠，采用掩膜板對(duì)上述光刻膠曝光，顯影后形成圖案化的光刻膠。對(duì)于b)，先在外延層12’上表面沉積一層硬掩膜層，材質(zhì)例如為氮化硅，氮氧化硅等；接著在硬掩膜層上表面旋涂一層光刻膠，采用掩膜板對(duì)上述光刻膠曝光，顯影后形成圖案化的光刻膠；之后以圖案化的光刻膠為掩膜對(duì)硬掩膜層進(jìn)行干法刻蝕，以將圖案轉(zhuǎn)移至硬掩膜層，形成圖案化的硬掩膜層。

干法刻蝕形成的若干深溝槽13的深度例如大于0.6μm。形成深溝槽13后，a)可以去除光刻膠殘留物與硬掩膜層殘留物，之后在上述深溝槽13內(nèi)填入第一絕緣材質(zhì)161，并進(jìn)行平坦化工序，例如化學(xué)機(jī)械研磨(CMP)。對(duì)于較深的深溝槽13，為提高填充效果，材質(zhì)優(yōu)選未摻雜的多晶硅，其它實(shí)施例中，也可以為二氧化硅等其它絕緣材質(zhì)。

除了上述m)方案，參照?qǐng)D10所示，也可以n)先保留光刻膠殘留物和/或硬掩膜層殘留物22，在深溝槽13內(nèi)表面形成襯墊氧化層(未圖示)，以光刻膠殘留物與硬掩膜層殘留物22為掩膜、深溝槽13內(nèi)表面的襯墊氧化層為保護(hù)，對(duì)深溝槽13進(jìn)行垂直方向與傾斜方向的離子注入，上述注入的離子類型與反型重?fù)诫s層11的摻雜離子的導(dǎo)電類型不同。本實(shí)施例中，反型重?fù)诫s層11為N型，因而注入的離子類型為P型。一個(gè)實(shí)施例中，注入的離子為B，注入劑量為1.0e13cm^-2～8.0e14cm^-2，注入能量為5KeV～15KeV，傾斜方向注入的角度(與豎直方向的夾角)為0度～45度。另一個(gè)實(shí)施例中，注入的離子為BF₂，注入劑量為1.0e12cm^-2～5.0e14cm^-2，注入能量為5KeV～30KeV，傾斜方向注入的角度為0度～45度。之后執(zhí)行m)方案中的深溝槽13填充方案。

一個(gè)實(shí)施例中，對(duì)深溝槽13進(jìn)行離子注入時(shí)，襯墊氧化層的厚度為離子注入的掩膜，即外延層12’上表面的硬掩膜層殘留物22的厚度為

可以理解的是，上述離子注入事實(shí)上是從深溝槽13開口對(duì)側(cè)壁以及底壁的外延層12’、反型重?fù)诫s層11以及半導(dǎo)體襯底10進(jìn)行了離子注入，上述離子注入形成了一重?fù)诫s區(qū)21。

需要說明的是，上述對(duì)深溝槽13的離子注入也可以僅進(jìn)行傾斜方向，且通過傾斜角度選擇，僅在位于外延層12’的部分深度形成重?fù)诫s區(qū)21。

然后，參照?qǐng)D11與圖12所示，其中圖12是沿圖11中的B-B直線的剖視圖，對(duì)外延層12’進(jìn)行干法刻蝕，形成若干沿列方向排布的淺溝槽14，淺溝槽14與深溝槽13垂直相交，相鄰深溝槽13與相鄰淺溝槽14之間限定一外延層分立區(qū)域15’；沉積第二絕緣材質(zhì)162并平坦化去除淺溝槽14外的第二絕緣材質(zhì)162。

本步驟形成淺溝槽14的工藝大致與深溝槽13的形成工藝類似，也為光刻、干法刻蝕。不同的是，1)對(duì)于光刻步驟，掩膜板圖案除了攜帶淺溝槽14信息外，還可以攜帶深溝槽13的信息，即在后續(xù)以光刻形成的掩膜進(jìn)行干法刻蝕時(shí)，不但形成了淺溝槽14，還對(duì)深溝槽13內(nèi)填充的第一絕緣材質(zhì)161進(jìn)行了部分深度去除，上述去除形成的空間在對(duì)淺溝槽14填充同時(shí)被填充。

2)對(duì)于干法刻蝕工藝，通過工藝參數(shù)選擇，淺溝槽14的形狀可以呈開口大，底部小的結(jié)構(gòu)。一個(gè)實(shí)施例中，淺溝槽14的側(cè)壁傾斜角度(與水平方向夾角)為75度～88度。參照?qǐng)D13所示，針對(duì)上述淺溝槽14的形狀，在離子注入形成重?fù)诫s區(qū)21時(shí)，傾斜方向(與豎直方向的夾角)注入的角度優(yōu)選為7度～45度，除此之外，注入離子、注入劑量及能量都與深溝槽13側(cè)壁、底壁的注入離子、注入劑量及能量相同。

一個(gè)實(shí)施例中，淺溝槽14的深度為對(duì)淺溝槽14進(jìn)行離子注入時(shí)，襯墊氧化層的厚度為離子注入的掩膜，即外延層12’上表面的硬掩膜層殘留物的厚度為

之后，參照?qǐng)D14所示，對(duì)外延層12’進(jìn)行處理使其成為反型輕摻雜層12，外延層分立區(qū)域15’成為反型輕摻雜層分立區(qū)域15，反型輕摻雜層12與反型重?fù)诫s層11的導(dǎo)電類型相同。

在具體實(shí)施過程中，本步驟1)可以通過對(duì)外延層12’進(jìn)行離子注入形成，2)也可以通過反型重?fù)诫s層11中的摻雜離子擴(kuò)散入外延層12’中形成的。對(duì)于2)，一個(gè)實(shí)施例中，上述擴(kuò)散采用高溫?zé)嵬嘶饘?shí)現(xiàn)，溫度為950℃～1100℃，時(shí)間為10s～60Min。上述高溫?zé)嵬嘶鹜瑫r(shí)實(shí)現(xiàn)了反型重?fù)诫s層11與反型輕摻雜層12內(nèi)的摻雜離子激活。

接著，仍參照?qǐng)D14所示，在由深溝槽13隔絕的各行反型輕摻雜層12內(nèi)形成電極區(qū)20，該電極區(qū)20用于通過對(duì)應(yīng)行的反型重?fù)诫s層11對(duì)該行的反型輕摻雜層12施加選中行電壓。

上述電極區(qū)20為重?fù)诫s區(qū)，反型輕摻雜層12為N型離子輕摻雜層(N^—)時(shí)，電極區(qū)20為N型離子重?fù)诫s區(qū)(N⁺)。電極區(qū)20可以通過在反型輕摻雜層12上形成掩膜層，以上述掩膜層為掩膜，對(duì)反型輕摻雜層12進(jìn)行N型離 子注入實(shí)現(xiàn)。一個(gè)實(shí)施例中，注入的離子為As，注入劑量為1.0e15cm^-2～8.0e15cm^-2，注入能量為15KeV～65KeV。

之后參照?qǐng)D2至圖4所示，在反型輕摻雜層12以及電極區(qū)20上沉積金屬并進(jìn)行硅化以形成金屬硅化物17，反型輕摻雜層分立區(qū)域15及其上的金屬硅化物17形成一肖特基二極管存儲(chǔ)單元18。

需要說明的是，本步驟沉積金屬之前，還可以對(duì)反型輕摻雜層12進(jìn)行不同導(dǎo)電類型離子注入以調(diào)節(jié)后續(xù)肖特基二極管的勢(shì)壘，反型輕摻雜層12為N型離子輕摻雜層(N^—)，注入的離子可以為P型，也可以為N型。一個(gè)實(shí)施例中，注入的離子為B或BF₂，注入劑量為1.0e12cm^-2～1.0e14cm^-2，注入能量為5KeV～20KeV。其它實(shí)施例中，也可以注入P或As離子。

本步驟沉積的金屬可以為鎳、鈷、鉑或鈦，并在高溫下與硅反應(yīng)對(duì)應(yīng)生成硅化鎳、硅化鈷、硅化鉑或硅化鈦。一個(gè)實(shí)施例中，上述高溫分兩個(gè)步驟：1)溫度為200℃～450℃，時(shí)間為10s～60s；2)溫度為400℃～900℃的尖峰熱退火。

仍參照?qǐng)D2至圖4所示，在金屬硅化物17上沉積介電層(未圖示)，干法刻蝕，在若干個(gè)肖特基二極管存儲(chǔ)單元18中的部分個(gè)上形成通孔(未圖示)，在通孔內(nèi)填充金屬以形成導(dǎo)電插塞19；存儲(chǔ)單元18選中時(shí)，選中列電壓通過該存儲(chǔ)單元18上的導(dǎo)電插塞19施加。

上述介電層的材質(zhì)例如為二氧化硅，沉積工藝為物理氣相沉積或化學(xué)氣相沉積。通孔采用光刻、干法刻蝕形成。金屬采用濺射工藝沉積，金屬例如為鎢、鈦或鉭。

可以理解的是，對(duì)于深溝槽13內(nèi)的絕緣材質(zhì)16(參見圖2至圖4所示)，可以均為材質(zhì)為未摻雜多晶硅或二氧化硅的第一絕緣材質(zhì)161，也可以由兩部分構(gòu)成：位于深溝槽13下部材質(zhì)為未摻雜多晶硅的第一絕緣材質(zhì)161(參見圖9所示)，位于深溝槽13上部材質(zhì)為二氧化硅的第二絕緣材質(zhì)162(參見圖12所示)。

上述掩膜式只讀存儲(chǔ)陣列要實(shí)現(xiàn)讀取過程，周圍還需具有外圍電路，存儲(chǔ)陣列與外圍電路構(gòu)成了掩膜式只讀存儲(chǔ)器。參照?qǐng)D15至圖18所示，以下 介紹存儲(chǔ)器的制作方法。

參照?qǐng)D15所示，提供半導(dǎo)體襯底10，半導(dǎo)體襯底10具有核心單元區(qū)Ⅰ與外圍電路區(qū)Ⅱ，對(duì)核心單元區(qū)Ⅰ的半導(dǎo)體襯底10靠近表面的部分厚度進(jìn)行處理形成反型重?fù)诫s層11，在核心單元區(qū)Ⅰ的反型重?fù)诫s層11以及外圍電路區(qū)Ⅱ的半導(dǎo)體襯底10上表面形成外延層12’。

本步驟中的各層的制作方法參照掩膜式存儲(chǔ)陣列的制作方法。

之后，參照?qǐng)D16所示，遮蓋外圍電路區(qū)Ⅱ的外延層12’，干法刻蝕，在位于核心單元區(qū)Ⅰ的外延層12’以及反型重?fù)诫s層11內(nèi)形成沿行方向排布的若干深溝槽13，深溝槽13伸入半導(dǎo)體襯底10，使得深溝槽13兩側(cè)的反型重?fù)诫s層11以及外延層12’電絕緣；沉積第一絕緣材質(zhì)161并平坦化去除深溝槽13外的第一絕緣材質(zhì)161。

遮蓋外圍電路區(qū)Ⅱ可以采用圖案化光刻膠或硬掩膜層實(shí)現(xiàn)。此外，本步驟在核心單元區(qū)Ⅰ形成深溝槽13時(shí)，還可以在核心單元區(qū)Ⅰ與外圍電路區(qū)Ⅱ的分界處形成深溝槽13。除此之外，本步驟中的深溝槽13的制作方法參照掩膜式存儲(chǔ)陣列的制作方法。

仍參照?qǐng)D16所示，干法刻蝕，在核心單元區(qū)Ⅰ以及外圍電路區(qū)Ⅱ的外延層12’內(nèi)形成若干淺溝槽14，其中位于核心單元區(qū)Ⅰ的淺溝槽14沿列方向排布且與深溝槽13垂直相交，核心單元區(qū)Ⅰ的相鄰深溝槽13與相鄰淺溝槽14之間限定一外延層分立區(qū)域15’；沉積第二絕緣材質(zhì)162并平坦化去除淺溝槽14外的第二絕緣材質(zhì)162。

可以看出，與存儲(chǔ)陣列的制作方法相比，本步驟在核心單元區(qū)Ⅰ形成淺溝槽14時(shí)，還在外圍電路區(qū)Ⅱ形成了淺溝槽14，外圍電路區(qū)Ⅱ的淺溝槽14用于形成若干有源區(qū)。除此之外，本步驟中的淺溝槽14的制作方法參照掩膜式存儲(chǔ)陣列的制作方法。

之后，參照?qǐng)D17所示，對(duì)核心單元區(qū)Ⅰ的外延層12’進(jìn)行處理，使其成為反型輕摻雜層12，反型輕摻雜層12與反型重?fù)诫s層11的導(dǎo)電類型相同，核心單元區(qū)Ⅰ的外延層分立區(qū)域15’成為反型輕摻雜層分立區(qū)域15；對(duì)外圍電路區(qū)Ⅱ的外延層12’進(jìn)行離子注入形成若干由淺溝槽14隔離的阱區(qū)。

本步驟中的外延層12’的處理方法參照掩膜式存儲(chǔ)陣列的制作方法。

對(duì)外圍電路區(qū)Ⅱ的外延層12’進(jìn)行離子注入可以先在核心單元區(qū)Ⅰ上形成掩膜。

接著，參照?qǐng)D17所示，外圍電路區(qū)Ⅱ中，在阱區(qū)上表面形成柵極結(jié)構(gòu)23并在柵極結(jié)構(gòu)23兩側(cè)形成源漏區(qū)24。柵極結(jié)構(gòu)23例如包括阱區(qū)上表面的柵氧化層、柵極以及位于柵氧化層與柵極側(cè)壁的側(cè)墻。

上述柵極結(jié)構(gòu)23、源漏區(qū)24的制作工藝參照現(xiàn)有技術(shù)中的MOS晶體管的制作工藝，可以形成NMOS晶體管，也可以形成PMOS晶體管。

仍參照?qǐng)D17所示，核心單元區(qū)Ⅰ中，在由深溝槽13隔絕的各行反型輕摻雜層12內(nèi)形成電極區(qū)20，電極區(qū)20用于通過對(duì)應(yīng)行的反型重?fù)诫s層11對(duì)該行的反型輕摻雜層12施加選中行電壓。

本步驟中形成電極區(qū)20的方法參照掩膜式存儲(chǔ)陣列的制作方法。需要說明的是，為降低離子注入成本，在對(duì)外圍電路區(qū)Ⅱ進(jìn)行離子注入形成MOS晶體管的源漏區(qū)24時(shí)，可以同時(shí)對(duì)核心單元區(qū)Ⅰ進(jìn)行離子注入形成電極區(qū)20。上種情況下，核心單元區(qū)Ⅰ上需先形成掩膜。

之后，參照?qǐng)D18所示，在核心單元區(qū)Ⅰ的反型輕摻雜層12以及電極區(qū)20、外圍電路區(qū)Ⅱ的柵極結(jié)構(gòu)23以及源漏區(qū)24上沉積金屬并進(jìn)行硅化以形成金屬硅化物17，反型輕摻雜層分立區(qū)域15及其上的金屬硅化物17形成一肖特基二極管存儲(chǔ)單元18。

本步驟中的金屬硅化物17的形成方法參照掩膜式存儲(chǔ)陣列的制作方法。

仍參照?qǐng)D18所示，沉積覆蓋核心單元區(qū)Ⅰ以及外圍電路區(qū)Ⅱ的介電層(未圖示)，干法刻蝕，對(duì)于核心單元區(qū)Ⅰ，在若干個(gè)肖特基二極管存儲(chǔ)單元18中的部分個(gè)上形成通孔以及在電極區(qū)20上形成通孔，對(duì)于外圍電路區(qū)Ⅱ，在柵極結(jié)構(gòu)23以及源漏區(qū)24上形成通孔，在通孔內(nèi)填充金屬以形成導(dǎo)電插塞19；存儲(chǔ)單元18選中時(shí)，選中列電壓通過該存儲(chǔ)單元18上的導(dǎo)電插塞19施加。

本步驟中的介電層、通孔以及導(dǎo)電插塞19的形成方法參照掩膜式存儲(chǔ)陣 列的制作方法。

在具體實(shí)施過程中，為提高集成度，在形成導(dǎo)電插塞19后，還可以在導(dǎo)電插塞19上形成上層金屬互連結(jié)構(gòu)(未圖示)以將電極區(qū)20連接至字線、肖特基二極管存儲(chǔ)單元18上的導(dǎo)電插塞19連接至位線，上層金屬互連結(jié)構(gòu)為可以為一層，也可以為多層。一個(gè)實(shí)施例中，上述導(dǎo)電插塞19以及上層金屬互連結(jié)構(gòu)將位線與字線連接于不同層的金屬互連結(jié)構(gòu)。

可以看出，核心單元區(qū)Ⅰ與外圍電路區(qū)Ⅱ的淺溝槽14可以同時(shí)制作，核心單元區(qū)Ⅰ的電極區(qū)20與外圍電路區(qū)Ⅱ的MOS晶體管的源漏區(qū)24可以同時(shí)制作，核心單元區(qū)Ⅰ的反型輕摻雜層分立區(qū)域15上金屬硅化物17與外圍電路區(qū)Ⅱ的MOS晶體管的柵極結(jié)構(gòu)23、源漏區(qū)24上金屬硅化物17可以同時(shí)制作，核心單元區(qū)Ⅰ的部分個(gè)肖特基二極管存儲(chǔ)單元18上的導(dǎo)電插塞19與外圍電路區(qū)Ⅱ的MOS晶體管的柵極結(jié)構(gòu)23、源漏區(qū)24上導(dǎo)電插塞19可以同時(shí)制作。因而，本發(fā)明提供的掩膜式只讀存儲(chǔ)陣列的制作與外圍電路的MOS晶體管制作工藝兼容。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。