本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體器件及其制造方法。

背景技術(shù)：

隨著半導(dǎo)體器件的高度集成，MOSFET溝道長(zhǎng)度不斷縮短，一系列在MOSFET長(zhǎng)溝道模型中可以忽略的效應(yīng)變得愈發(fā)顯著，甚至成為影響器件性能的主導(dǎo)因素，這種現(xiàn)象統(tǒng)稱為短溝道效應(yīng)。短溝道效應(yīng)會(huì)惡化器件的電學(xué)性能，如造成柵極閾值電壓下降、功耗增加以及信噪比下降等問題。

目前，提出了UT-SOI(Ultra Thin-SOI，超薄絕緣體上硅)器件和FinFET(鰭式場(chǎng)效應(yīng)晶體管)器件，來解決短溝道效應(yīng)。然而，UT-SOI的成本極高，且存在自加熱問題，且隨著集成度的提高，UT-SOI器件的制造越來越不易。對(duì)于FinFET器件，有效的提高了驅(qū)動(dòng)電流，然而，隨著集成度的提高，鰭越來越薄，在制造過程中容易坍塌，無法進(jìn)一步實(shí)現(xiàn)小型化，同時(shí)，為了進(jìn)一步提高器件的遷移率，會(huì)引入新的溝道材料，而在集成電路的制造工藝中，需要對(duì)NMOS和PMOS集成不同的溝道材料來分別提高他們的遷移率，如何實(shí)現(xiàn)不同溝道材料的集成是目前器件制造工藝的一個(gè)挑戰(zhàn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)中的不足，提供一種半導(dǎo)體器件及其制造方法。

為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為：

一種半導(dǎo)體器件，包括：

襯底；

襯底上的第一支撐層和第二支撐層；

第一支撐層的一側(cè)壁上的第一納米線，以及第二支撐層的一側(cè)壁上的第二納米線，其中，第一納米線和第二納米線具有不同的溝道材料，第一納米線和第二納米線沿與襯底垂直方向依次交替設(shè)置。

可選的，第一支撐層和第二支撐層為一體的第一介質(zhì)層，第一納米線和第二納米線分別形成在第一介質(zhì)層的兩個(gè)相對(duì)的側(cè)面上。

可選的，所述第一支撐層為第一背柵絕緣層，第二支撐層為第二背柵絕緣層，第一背柵絕緣層和第二背柵絕緣層之間形成有公共背柵。

可選的，還包括形成于襯底中的第一摻雜區(qū)，公共背柵形成在第一摻雜區(qū)之上。

可選的，所述第一支撐層為第一背柵絕緣層，第二支撐層為第二背柵絕緣層，還包括：第一背柵絕緣層的另一側(cè)壁上的第一背柵，第二背柵絕緣層的另一側(cè)壁上的第二背柵，第一背柵和第二背柵之間的第一隔離。

可選的，還包括形成于襯底中的第一阱區(qū)和第二阱區(qū)，第一背柵形成在第一阱區(qū)之上，第二背柵形成在第二阱區(qū)之上。

可選的，第一納米線的材料包括：Si、Ge、SiGe或三五族化合物半導(dǎo)體材料，第二納米線的材料包括：SiGe、Ge或三五族化合物半導(dǎo)體材料。

本發(fā)明還提供了一種半導(dǎo)體器件的制造方法，包括：

提供襯底；

在襯底上形成第一溝道材料和第二溝道材料依次層疊的交替疊層；

在所述交替疊成中形成溝槽，溝槽兩側(cè)分別為第一堆疊和第二堆疊；

在溝槽的相對(duì)的側(cè)壁上分別形成第一支撐層和第二支撐層；

在第一堆疊中形成僅包括第一溝道材料的第一納米線，以及在第二堆疊中形成僅包括第二溝道材料的第二納米線。

可選的，在溝槽的相對(duì)的側(cè)壁上分別形成第一支撐層和第二支撐層的步驟包括：在溝槽中填充第一介質(zhì)材料層，形成一體的第一支撐層和第二支撐層。

可選的，還包括：

形成覆蓋第一納米線和第二納米線的偽柵堆疊；

覆蓋偽柵堆疊兩側(cè)，以形成層間介質(zhì)層；

去除偽柵堆疊以及第一介質(zhì)材料層；

形成替代柵極。

可選的，在溝槽的相對(duì)的側(cè)壁上分別形成第一支撐層和第二支撐層的步驟包括：

分別在溝槽的相對(duì)的側(cè)壁上形成第一背柵絕緣層和第二背柵絕緣層，第一背柵絕緣層和第二背柵絕緣層分別為第一支撐層和第二支撐層；

還包括：進(jìn)行填充，以在溝槽中形成公共背柵。

可選的，在溝槽的相對(duì)的側(cè)壁上分別形成第一支撐層和第二支撐層的步驟包括：

分別在溝槽的相對(duì)的側(cè)壁上形成第一背柵絕緣層和第二背柵絕緣層，第一背柵絕緣層和第二背柵絕緣層分別為第一支撐層和第二支撐層；

還包括：在第一支撐層的側(cè)壁上形成第一背柵，在第二支撐層的側(cè)壁上形成第二背柵；

進(jìn)行填充，以在溝槽中形成第一隔離。

可選的，在所述交替堆疊中形成溝槽的步驟包括：

在所述交替堆疊上形成第一掩膜層；

在第一掩膜層的側(cè)壁上形成掩膜側(cè)墻；

以第一掩膜層和掩膜側(cè)墻為掩蔽，刻蝕所述交替堆疊，以形成溝槽以及第一堆疊和第二堆疊；

形成第一納米線和第二納米線的步驟包括：

去除第一掩膜層；

以側(cè)墻掩膜為掩蔽，刻蝕第一堆疊和第二堆疊，以分別形成第一納米線堆疊和第二納米線堆疊；

分別去除第一納米線堆疊中的第二溝道材料以及第二納米線堆疊中的第一溝道材料，以分別形成第一納米線和第二納米線。

可選的，形成第一納米線和第二納米線的步驟包括：

圖案化第一堆疊和第二堆疊，以分別形成第一納米線堆疊和第二納米線堆疊；

去除第一納米線堆疊一側(cè)及其下的部分厚度的半導(dǎo)體襯底，以及去除 第二納米線堆疊一側(cè)及其下的部分厚度的半導(dǎo)體襯底；

填充第二隔離材料；

去除第一納米線堆疊一側(cè)部分厚度的第二隔離材料，同時(shí)去除第一納米線堆疊中的第二溝道材料，以及去除第二納米線堆疊一側(cè)部分厚度的第二隔離材料，同時(shí)去除第二納米線堆疊中的第一溝道材料，以分別形成第一納米線、第二納米線以及第二隔離。

本發(fā)明的半導(dǎo)體器件及其制造方法，形成了包括不同材料的納米線溝道，不同材料的納米線形成在支撐層上并在與襯底垂直方向上交替設(shè)置，可以用于形成不同類型的器件，提高器件的性能，且工藝簡(jiǎn)便易于集成。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施的技術(shù)方案，下面將對(duì)實(shí)施例中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1示出了根據(jù)本發(fā)明實(shí)施例一的半導(dǎo)體器件的立體結(jié)構(gòu)示意圖；

圖2為圖1的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖；

圖3-圖18為根據(jù)本發(fā)明實(shí)施例一的方法制造半導(dǎo)體器件的各個(gè)制造過程中器件的剖面結(jié)構(gòu)示意圖；

圖19為根據(jù)本發(fā)明實(shí)施例一的方法制作的半導(dǎo)體器件在淀積柵極材料后的器件立體結(jié)構(gòu)示意圖；

圖20為根據(jù)本發(fā)明實(shí)施例一的方法制作的半導(dǎo)體器件在形成柵極及側(cè)墻后的器件剖面立體結(jié)構(gòu)示意圖，剖面為沿柵極方向，視角為柵極一端；

圖21為根據(jù)本發(fā)明實(shí)施例一的方法制作的半導(dǎo)體器件在形成源漏區(qū)后的器件剖面立體結(jié)構(gòu)示意圖，剖面為沿柵極方向，視角為柵極相對(duì)端；

圖22為根據(jù)本發(fā)明實(shí)施例一的方法制作的半導(dǎo)體器件在形成層間介質(zhì)層后的器件剖面結(jié)構(gòu)示意圖，剖面為沿柵極方向，視角為柵極相對(duì)端；

圖23為根據(jù)本發(fā)明實(shí)施例一的方法制作的半導(dǎo)體器件在形成接觸后的俯視平面結(jié)構(gòu)示意圖；

圖24為沿圖23的AA向的剖面結(jié)構(gòu)示意圖；

圖25-26為根據(jù)本發(fā)明實(shí)施例二的方法制造半導(dǎo)體器件的制造過程中器件的剖面結(jié)構(gòu)示意圖；

圖27-28為根據(jù)根據(jù)本發(fā)明實(shí)施例三的方法制造半導(dǎo)體器件的制造過程中器件的剖面結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式做詳細(xì)的說明。

在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。

其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。

參考圖1和圖2、以及圖26、28所示，其中，圖1為本發(fā)明實(shí)施例一的半導(dǎo)體器件的立體圖，圖2為圖1的截面結(jié)構(gòu)示意圖，圖26、28分別為實(shí)施例二和實(shí)施例三的半導(dǎo)體器件的截面結(jié)構(gòu)示意圖，該半導(dǎo)體器件包括：襯底100；襯底100上的第一支撐層和第二支撐層；第一支撐層的一側(cè)壁上的第一納米線110，以及第二支撐層的一側(cè)壁上的第二納米線120，其中，第一納米線110和第二納米線120具有不同的溝道材料，第一納米線110和第二納米線120沿與襯底垂直方向依次交替設(shè)置。

在本發(fā)明的實(shí)施例中，第一支撐層和第二支撐層為分別為第一和第二納米線提供支撐，使得納米線的其他表面暴露出來，納米線的更多表面可以作為溝道，增大器件的工作電流，由于集成了兩種不同的溝道材料，可以用于不同類型器件的集成，進(jìn)一步提高系統(tǒng)內(nèi)器件的性能。例如，分別在第一納米線和第二納米線暴露的表面上覆蓋第一柵堆疊和第二柵堆疊，并在第一和第二納米線的兩端分別形成源漏區(qū)，從而形成集成有CMOS和NMOS的納米線器件。

該第一支撐層和第二支撐層可以由器件的其他部件來提供，同時(shí)具有支撐的作用。在一些實(shí)施例中，如圖1和圖2所示，所述第一支撐層為第一背柵絕緣層145-1、146-1，第二支撐層為第二背柵絕緣層145-2、146-2，同時(shí)，第一背柵絕緣層145-1、146-1的另一側(cè)壁上的第一背柵162，第二背柵絕緣層145-2、146-2的另一側(cè)壁上的第二背柵160，第一背柵162和第二背柵162之間形成有第一隔離110。在該實(shí)施例的器件中，第一和第二背柵絕緣層為疊層結(jié)構(gòu)，包括氧化物層145-1、145-2和氮化物層146-1、146-2，其中，氧化物層為薄層，厚度為1nm或更薄，第一背柵162和第二背柵160之上覆蓋有絕緣層159，如氮化硅的介質(zhì)材料，可以在第一背柵162和第二背柵160之下的襯底中分別形成第一阱區(qū)104和第二阱區(qū)102，通過在第一阱區(qū)104和第二阱區(qū)102上形成接觸來實(shí)現(xiàn)背柵的電連接。在此實(shí)施例中，第一納米線和第二納米線形成各自的背柵，由各自的背柵進(jìn)行背柵閾值電壓的調(diào)節(jié)，利于精確調(diào)節(jié)器件的閾值電壓，進(jìn)一步提高器件的性能。

在另一些實(shí)施例中，如圖26所示，所述第一支撐層為第一背柵絕緣層145-1、146-1，第二支撐層為第二背柵絕緣層145-2、146-2，同時(shí)，在第一背柵絕緣層和第二背柵絕緣層之間形成公共背柵161，在公共背柵161上形成有絕緣層141，如氮化硅的介質(zhì)材料，可以在該公共背柵161之下的襯底中形成第一摻雜區(qū)103，例如N型阱區(qū)，在該第一摻雜區(qū)103上形成接觸來實(shí)現(xiàn)公共背柵的電連接。在此實(shí)施例中，相鄰的納米線通過同一個(gè)背柵進(jìn)行背柵閾值電壓的調(diào)節(jié)，結(jié)構(gòu)更為簡(jiǎn)單。

在又一些實(shí)施例中，如圖28所示，第一支撐層和第二支撐層為第一介質(zhì)層147、163，該第一介質(zhì)層可以為單層或多層的結(jié)構(gòu)，本實(shí)施例中，該第一介質(zhì)層為氧化物層147和氮化物層163的疊層，氧化物層為薄層，厚度為1nm或更薄，該第一介質(zhì)層作為第一納米線110和第二納米線120之間的隔離，同時(shí)，其兩側(cè)側(cè)面為第一納米線和第二納米線提供支撐。

在本發(fā)明的實(shí)施例中，第一納米線110形成在第一器件區(qū)域1001上，第二納米線120形成在第二器件區(qū)域1002上，第一納米線110和第二納米線120采用不同的溝道材料，以便對(duì)應(yīng)形成不同類型的器件，滿足高性能器件的集成，第一納米線110例如為用于形成N型器件的溝道材料，有助于提高N型器件 的載流子遷移率，例如可以為Si、Ge、SiGe或三五族化合物半導(dǎo)體材料等，第二納米線120例如為用于形成P型器件的溝道材料，這些材料有助于提高P型器件的載流子遷移率，例如可以為SiGe、Ge或三五族化合物半導(dǎo)體材料等；對(duì)于本發(fā)明的實(shí)施例，優(yōu)先選擇N型器件的第一納米線材料為Si，P型器件的第二納米線材料為SiGe，但不排除其他合適的具有互相選擇性的材料。

為了更好的理解本發(fā)明的技術(shù)方案和技術(shù)效果，以下將詳細(xì)描述具體的實(shí)施例的形成方法。

實(shí)施例一

首先，在步驟S101，提供襯底100，參考圖3所示。

在本發(fā)明實(shí)施例中，所述襯底可以為Si襯底、Ge襯底、SiGe襯底、SOI(絕緣體上硅，Silicon On Insulator)或GOI(絕緣體上鍺，Germanium On Insulator)等。在其他實(shí)施例中，所述半導(dǎo)體襯底還可以為包括其他元素半導(dǎo)體或化合物半導(dǎo)體的襯底，例如GaAs、InP或SiC等，還可以為疊層結(jié)構(gòu)，例如Si/SiGe等，還可以其他外延結(jié)構(gòu)，例如SGOI(絕緣體上鍺硅)等。在本實(shí)施例中，所述襯底為體硅襯底。

在該實(shí)施例中，在該襯底100中已經(jīng)形成分別用于形成N型器件如NMOS器件和P型器件如PMOS器件的阱區(qū)，可以通過分別進(jìn)行離子注入，在N型器件區(qū)域形成p阱，在P型器件區(qū)域形成n阱。具體的，如圖3所示，可以先進(jìn)行p型雜質(zhì)如B等的注入，在襯底100的第一器件區(qū)域1001中形成第一阱區(qū)104，而后進(jìn)行n型雜質(zhì)如P或As等的注入，在襯底100的第二器件區(qū)域1002中形成第二阱區(qū)102，在本發(fā)明實(shí)施例中，第一阱區(qū)104和第二阱區(qū)102形成在整個(gè)器件區(qū)域之上，器件區(qū)域包括后續(xù)形成的背柵，阱區(qū)102、104之上可形成接觸，以便實(shí)現(xiàn)背柵的電連接。

接著，在步驟S102，在襯底100上形成第一溝道材料110和第二溝道材料120依次層疊的交替堆疊，參考圖3所示。

在本實(shí)施例中，第一溝道材料為用于N型器件的溝道材料，如Si等，第二溝道材料為用于P型器件的溝道材料，如SiGe等，該兩種類型的溝道材料的層數(shù)和厚度可以根據(jù)需要進(jìn)行設(shè)置。如圖1所示，在襯底100上依次交替外延第一溝道材料110和第二溝道材料120，形成了四層的堆疊，每層的厚度可 以為5-15nm。

而后，在步驟S103，在該堆疊中形成溝槽142，參考圖6所示。

首先，在該堆疊上依次形成蓋層130和第一掩膜層132，如圖3所示。

該蓋層130在后續(xù)步驟中作為刻蝕停止層，并起到保護(hù)納米線堆疊的上表面的作用，例如可以為氧化硅層，厚度可以為5-15nm，第一掩膜層可以為疊層結(jié)構(gòu)，包括多晶硅層132和氮化硅層134，多晶硅層132的厚度可以為50-200nm，氮化硅層134的厚度可以為50-200nm，并在第一掩膜層的氮化硅層134之上形成光刻膠層136。

接著，在光刻膠層136的掩蔽下，進(jìn)行第一掩膜層的刻蝕，如采用RIE(反應(yīng)離子刻蝕)的方法進(jìn)行刻蝕，刻蝕停止在蓋層130上，從而，形成圖案化的第一掩膜層132、134，如圖4所示，接著，將光刻膠層136去除。

而后，在第一掩膜層132、134的側(cè)壁上形成掩膜側(cè)墻140，如圖5所示?？梢圆捎脗?cè)墻工藝來形成該掩膜側(cè)墻140，先淀積掩膜側(cè)墻材料，例如可以為氮化硅材料，厚度可以為3-30nm，而后，進(jìn)行RIE刻蝕，僅在第一掩膜層132、134的側(cè)壁上剩余掩膜側(cè)墻材料，從而，形成掩膜側(cè)墻140，該側(cè)墻掩膜140為后續(xù)形成納米線的掩膜層，該掩膜側(cè)墻的寬度，即淀積時(shí)的厚度，基本上限定了后續(xù)形成的納米線的寬度。

接著，以第一掩膜層132、134和掩膜側(cè)墻140為掩蔽，進(jìn)行納米線堆疊的刻蝕，例如可以采用RIE的方法，依次進(jìn)行蓋層130、納米線堆疊以及部分厚度襯底的刻蝕，如圖6所示，從而，在納米線堆疊中形成溝槽142，溝槽的兩側(cè)為第一次圖案化后的納米線堆疊，即第一堆疊150和第二堆疊152，本發(fā)明實(shí)施例中，第一堆疊150為形成第一器件區(qū)域1001之上的納米線堆疊，第二堆疊152為形成第二器件區(qū)域1002之上的納米線堆疊，溝槽暴露出第一阱區(qū)104和第二阱區(qū)102，溝槽142用于形成背柵以及隔離。

而后，在步驟S104，在溝槽142中依次形成背柵介質(zhì)層145、146、背柵160、162以及背柵間的第一隔離164，參考圖10所示。

具體的，首先，進(jìn)行背柵介質(zhì)層的淀積，為了保證后續(xù)形成的納米線與該背柵介質(zhì)層的良好連接，避免后續(xù)刻蝕步驟中納米線的脫落，同時(shí)保證納米線不受氮化物的應(yīng)力影響。本實(shí)施例中采用氧化物層145與氮化物層146疊層的 背柵介質(zhì)層，可以采用側(cè)墻工藝來形成該背柵介質(zhì)層，先進(jìn)行熱氧化工藝，形成1nm或更薄的氧化物層145，而后，淀積較厚的氮化物層146，并進(jìn)行RIE刻蝕，從而在溝槽的側(cè)壁上形成了氧化物層145與氮化物層146疊層的背柵介質(zhì)層，如圖7所示。接著，形成背柵，可以繼續(xù)采用側(cè)墻工藝來形成背柵，先淀積多晶硅的背柵材料148，如圖8和9所示，此時(shí)，可以進(jìn)行帶角度的離子注入，分別對(duì)第一器件區(qū)域1001的背柵162以及第二器件區(qū)域1002的背柵160進(jìn)行不同離子的注入，分別調(diào)節(jié)第一類型器件和第二類型器件的背柵的閾值電壓，接著，進(jìn)行RIE刻蝕，在溝槽中、背柵介質(zhì)層的側(cè)壁上形成背柵，該背柵可以包括第一器件區(qū)域的背柵162和/或第二器件區(qū)域的背柵160。而后，進(jìn)行隔離材料的填充，例如氮化硅的填充，并進(jìn)行平坦化工藝，例如CMP(化學(xué)機(jī)械研磨)，去除溝槽外多余的隔離材料，還可以進(jìn)一步平坦化，進(jìn)一步的去除第一掩膜層中的氮化硅層134，直至暴露出第一掩膜層中的多晶硅層132，該實(shí)施例中，多晶硅層132為CMP的停止層，如圖10所示。這樣，就在溝槽中形成兩個(gè)背柵160、162，以及背柵間的第一隔離164，兩個(gè)背柵的結(jié)構(gòu)可以分別控制對(duì)應(yīng)的器件的背柵閾值電壓。

接著，在步驟S105，在第一堆疊中形成僅包括第一溝道材料的第一納米線110，以及在第二堆疊中形成僅包括第二溝道材料的第二納米線120，參考圖18所示。

首先，以側(cè)墻掩膜140為掩蔽，刻蝕第一堆疊150和第二堆疊152，例如可以采用RIE的方法，進(jìn)行刻蝕，直至暴露出襯底的表面，從而在第一器件區(qū)域1001上形成第一納米線堆疊170，在第二器件區(qū)域1002上形成第二納米線堆疊172，如圖11所示。

而后，在第一納米線堆疊170中僅保留第一納米線110，在第二納米線堆疊172中僅保留第二納米線120，從而，分別在第一器件區(qū)域1001上形成第一類型器件溝道材料的第一納米線110，在第二器件區(qū)域1002上形成第二類型器件溝道材料的第二納米線120，以用于集成不用類型的器件，參考圖18所示。

具體的，首先，在第一納米線堆疊170和第二納米線堆疊172的側(cè)壁上形成保護(hù)側(cè)墻174，例如氧化硅的保護(hù)側(cè)墻，可以采用側(cè)墻工藝來形成，先進(jìn)行 氧化硅的淀積，而后進(jìn)行RIE刻蝕，從而形成保護(hù)側(cè)墻174。而后，在保護(hù)側(cè)墻174的掩蔽下，繼續(xù)刻蝕部分厚度的襯底100，在納米線堆疊170、172之下形成下沉區(qū)域175，如圖12所示，該下沉區(qū)域175用于形成納米線與襯底之間的隔離。

接著，進(jìn)行填充，以便分別對(duì)第一器件區(qū)域和第二器件區(qū)域的納米線堆疊進(jìn)行去除，僅保留該區(qū)域器件類型的納米線材料。填充的材料可以根據(jù)具體的需要進(jìn)行選擇，本實(shí)施例中優(yōu)選介質(zhì)材料，這樣，同時(shí)，可以在下沉區(qū)域形成第二隔離。

具體的，先進(jìn)行第一介質(zhì)材料176如二氧化硅的填充，并進(jìn)行平坦化，如圖13所示；而后，如圖14所示，在第一器件區(qū)域1001上覆蓋光刻膠層182，刻蝕去除部分厚度的第二器件區(qū)域1002的第一介質(zhì)材料176，刻蝕停止該第二納米線堆疊之下，此時(shí)，下沉區(qū)域中保留第一介質(zhì)材料，從而形成第二器件區(qū)域1002的第二隔離180，接著，將第二納米線堆疊的保護(hù)側(cè)墻174去除，并進(jìn)一步選擇性去除第二納米線堆疊中的第一溝道材料110，從而，在第二器件區(qū)域1002上形成第二納米線120；接著，去除第一器件區(qū)域1001上的光刻膠層182，繼續(xù)填充第二介質(zhì)材料182，如二氧化硅，并進(jìn)行平坦化，并在第二器件區(qū)域1002上形成光刻膠層184，接著，刻蝕去除部分厚度的第一器件區(qū)域1001的第一介質(zhì)材料176，刻蝕停止該第一納米線堆疊之下，此時(shí)，下沉區(qū)域中保留第一介質(zhì)材料，從而形成第一器件區(qū)域的第二隔離180，接著，將第一納米線堆疊的保護(hù)側(cè)墻174去除，并進(jìn)一步選擇性去除第一納米線堆疊中的第二溝道材料120，從而，在第一器件區(qū)域形成第一納米線110，如圖15所示，而后，去除第二器件區(qū)域上的光刻膠層184。接著，進(jìn)行第一納米線和第二納米線的釋放，暴露出除了與背柵介質(zhì)層的支撐面之外的其他表面。為了更易于工藝的控制，通過以下步驟來實(shí)現(xiàn)納米線的釋放，首先，繼續(xù)進(jìn)行第二介質(zhì)材料182的填充，并進(jìn)行平坦化，如圖16所示，接著，各向異性刻蝕去除第二介質(zhì)材料182，直至第二隔離180，如圖17所示，而后，可以采用濕法刻蝕，去除蓋層130及納米線間的第二介質(zhì)材料182，當(dāng)然，此時(shí)部分厚度的第二隔離180也會(huì)被去除，從而，將第一納米線110和第二納米線120釋放，分別在第一器件區(qū)域1001和第二 器件區(qū)域1002形成第一納米線110和第二納米線120，如圖18所示。

至此，形成了具有兩種不同溝道材料的第一納米線和第二納米線的結(jié)構(gòu)，該納米線結(jié)構(gòu)上已經(jīng)形成有器件間的隔離，在該結(jié)構(gòu)的基礎(chǔ)上，可以繼續(xù)制造所需類型的器件。

以下將以在上述納米線結(jié)構(gòu)上形成CMOS器件為例，對(duì)在上述納米線結(jié)構(gòu)上分別形成NMOS和PMOS器件的實(shí)施例進(jìn)行詳細(xì)的說明。

在步驟S106，進(jìn)行后續(xù)器件的加工。

首先，如圖19所示，進(jìn)行柵介質(zhì)層190的淀積，可以采用ALD的方法進(jìn)行淀積，柵介質(zhì)層的材料例如可以為氧化硅或高k介質(zhì)材料(和二氧化硅比具有更高的介電常數(shù))，柵介質(zhì)層覆蓋第一納米線110和第二納米線120的三個(gè)表面，在具體的實(shí)施例中例如為HfO₂，厚度可以為0.8-1.5nm，接著，如圖20所示，覆蓋柵極材料192，如多晶硅，接著，進(jìn)行圖案化，形成覆蓋第一納米線110和第二納米線120的三個(gè)表面的柵介質(zhì)層190，以及柵介質(zhì)層190上的柵極192，而后，在柵極192的側(cè)壁的柵極側(cè)墻194，該側(cè)墻例如為氮化硅。

接著，在柵極192的兩側(cè)的第一納米線110和第二納米線120上形成源漏區(qū)，可以采用帶角度的離子注入的方式，分別在第一納米線110和第二納米線120中進(jìn)行所需類型雜質(zhì)的摻雜來形成源漏區(qū)。優(yōu)選的實(shí)施例中，也可以采用外延生長(zhǎng)同時(shí)進(jìn)行原位摻雜的方式形成源漏區(qū)，以進(jìn)一步提高源漏區(qū)載流子的遷移率，提高器件的性能。更優(yōu)選的實(shí)施例中，可以分別在第一納米線110和第二納米線120上生長(zhǎng)所需應(yīng)力類型的源漏區(qū)，對(duì)于N型器件區(qū)域的納米線，在其上生長(zhǎng)拉應(yīng)力的材料，如Si：C，對(duì)于P型器件區(qū)域的納米線，在其上生長(zhǎng)壓應(yīng)力的材料，如SiGe。在具體的實(shí)施例中，先將第二器件區(qū)域掩蓋，在第一納米線110上生長(zhǎng)Si：C，其中C的原子百分比可以為0.2-2％，參考圖21所示，在第一器件區(qū)域的第一納米線110上形成拉應(yīng)力的源漏區(qū)196，而后，暴露第二器件區(qū)域，并將第一器件區(qū)域掩蓋，在第二納米線120上生長(zhǎng)SiGe，Ge的原子百分比可以為15-75％，在第二器件區(qū)域的第二納米線上形成壓應(yīng)力的源漏區(qū)197，而后，覆蓋源漏區(qū)196、197形成層間介質(zhì)層198，如圖22所示。

在前柵工藝中，至此即完成了器件結(jié)構(gòu)，后續(xù)可以進(jìn)行接觸及互連結(jié)構(gòu)的 加工工藝。

在后柵工藝中，進(jìn)一步的，可以將該柵極192和柵介質(zhì)層190去除，并重新形成柵介質(zhì)層及替代柵極1008，可以分別在第一器件區(qū)域和第二器件區(qū)域上分別形成包含不同金屬材料的替代柵極，以分別調(diào)節(jié)N型和P型器件的功函數(shù)。

而后，可以進(jìn)行接觸的形成，在形成接觸孔后，在接觸孔中填充導(dǎo)電材料，例如W、Cu等，并進(jìn)行平坦化，從而形成柵極接觸1010、第一背柵接觸1015、第二背柵接觸1016以及源區(qū)接觸1014、1013和漏區(qū)接觸1012，如圖23(俯視圖)和圖24所示(圖23的截面結(jié)構(gòu)示意圖)，。而后，可以繼續(xù)完成其他的互連結(jié)構(gòu)，其中，第一背柵接觸1015形成在第一器件區(qū)域1001的第一阱區(qū)104之上，第二背柵接觸1016形成在第二器件區(qū)域1002的第二阱區(qū)102之上，背柵接觸分別通過與背柵連接的阱區(qū)引出。

至此，形成了本發(fā)明實(shí)施例一的器件，在該方法中，分別形成了不同材料的納米線，分別為NMOS和PMOS的溝道，進(jìn)而在其上分別集成NMOS和PMOS器件，實(shí)現(xiàn)不同溝道材料的器件集成，提高器件的性能，且工藝簡(jiǎn)便易于集成。此外，第一納米線和第二納米線形成各自的背柵，由各自的背柵進(jìn)行背柵閾值電壓的調(diào)節(jié)，利于精確調(diào)節(jié)器件的閾值電壓，進(jìn)一步提高器件的性能。

實(shí)施例二

在該實(shí)施例中，僅描述與實(shí)施例一不同的地方，與實(shí)施例一相同的地方將步再贅述。

首先，在步驟S201，提供襯底100，參考圖25所示。

在該實(shí)施例中，在該襯底100中已經(jīng)形成有第一摻雜區(qū)103，該第一摻雜區(qū)103可以為N型阱區(qū)，可以通過離子注入，如注入P或As等，形成該第一摻雜區(qū)103，該摻雜區(qū)103之上后續(xù)可以引出接觸，用于實(shí)現(xiàn)背柵的電連接。

接著，在步驟S202，在襯底100上形成第一溝道材料110和第二溝道材料120依次層疊的交替堆疊，參考圖3所示。

該步驟同實(shí)施例一的步驟S102。

而后，在步驟S203，在該堆疊中形成溝槽142，參考圖6所示。

該步驟同實(shí)施例一的步驟S103。

接著，在步驟S204，在溝槽142中依次形成背柵介質(zhì)層145、146以及背柵161，參考圖25所示。

具體的，首先，進(jìn)行背柵介質(zhì)層的淀積，為了保證后續(xù)形成的納米線與該背柵介質(zhì)層的良好連接，避免后續(xù)刻蝕步驟中納米線的脫落，同時(shí)保證納米線不受氮化物的應(yīng)力影響。本實(shí)施例中采用氧化物層145與氮化物層146疊層的背柵介質(zhì)層，可以采用側(cè)墻工藝來形成該背柵介質(zhì)層，先進(jìn)行熱氧化工藝，形成1nm或更薄的氧化物層145，而后，淀積較厚的氮化物層146，并進(jìn)行RIE刻蝕，從而在溝槽的側(cè)壁上形成了氧化物層145與氮化物層146疊層的背柵介質(zhì)層，如圖7所示。

接著，進(jìn)行背柵材料的填充，如多晶硅，在淀積背柵材料后，進(jìn)行平坦化工藝，如CMP，接著去除部分厚度的背柵材料，在溝槽中形成公共背柵161，如圖25所示，接著，淀積絕緣材料，例如氮化硅，并進(jìn)行平坦化工藝，如CMP，直至暴露出第一掩膜層中的多晶硅層132，從而，在公共背柵上形成了絕緣層141。

而后，在步驟S205，在第一堆疊中形成僅包括第一溝道材料的第一納米線110，以及在第二堆疊中形成僅包括第二溝道材料的第二納米線120，參考圖26所示。

該步驟同實(shí)施例一的步驟S105。

至此，形成了本實(shí)施例的具有兩種不同溝道材料的第一納米線和第二納米線的結(jié)構(gòu)，且相鄰的納米線采用公共背柵，進(jìn)行閾值電壓的調(diào)節(jié)，在該結(jié)構(gòu)的基礎(chǔ)上，可以繼續(xù)制造所需類型的器件。

同實(shí)施例一的步驟S106，可以在該實(shí)施例的納米線結(jié)構(gòu)上進(jìn)行器件的加工，可以采用前柵工藝或后柵工藝形成后續(xù)的器件。

實(shí)施例三

在該實(shí)施例中，僅描述與實(shí)施例一不同的地方，與實(shí)施例一相同的地方將步再贅述。

首先，在步驟S301，提供襯底100，參考圖27所示。

不同于實(shí)施例一，該實(shí)施例的襯底100并沒有形成阱區(qū)。

接著，在步驟S303，在該堆疊中形成溝槽142，參考圖6所示。

該步驟同實(shí)施例一的步驟S103。

而后，在步驟S304，在溝槽142中依次形成第一介質(zhì)層147、163，參考圖27所示。

在本實(shí)施例中，第一介質(zhì)層可以為單層或疊層，作為第一納米線和第二納米線的支撐的同時(shí)，還作為第一納米線和第二納米線之間的隔離。

具體的，首先，可以進(jìn)行熱氧化工藝，在溝槽的內(nèi)表面上形成氧化物層147，氧化物層的厚度可以為1nm或更薄，而后，進(jìn)行氮化物的淀積，而后，進(jìn)行平坦化工藝，如CMP，直至暴露出第一掩膜層中的多晶硅層132，從而在溝槽中形成了氧化物層147和氮化物層163疊層的第一介質(zhì)層，該第一介質(zhì)層為第一納米線和第二納米線間的隔離，如圖27所示。

接著，在步驟S305，在第一堆疊中形成僅包括第一溝道材料的第一納米線110，以及在第二堆疊中形成僅包括第二溝道材料的第二納米線120，參考圖28所示。

該步驟同實(shí)施例一的步驟S105。

至此，形成了本實(shí)施例的具有兩種不同溝道材料的第一納米線和第二納米線的結(jié)構(gòu)，且相鄰的納米線間為隔離，，在該結(jié)構(gòu)的基礎(chǔ)上，可以繼續(xù)制造所需類型的器件。

同實(shí)施例一的步驟S106，可以在該實(shí)施例的納米線結(jié)構(gòu)上進(jìn)行器件的加工，可以采用前柵工藝或后柵工藝形成后續(xù)的器件。

在采用后柵工藝形成后續(xù)的器件的另一些實(shí)施例中，采用如下步驟進(jìn)行后續(xù)工藝：形成覆蓋第一納米線和第二納米線的偽柵堆疊；在偽柵堆疊兩側(cè)的第一納米線和第二納米線中分別形成源漏區(qū)；覆蓋偽柵堆疊兩側(cè)，以形成層間介質(zhì)層；去除偽柵堆疊以及第一介質(zhì)層；形成替代柵極。在該實(shí)施例的后柵工藝中，與上述實(shí)施例一不同的是，在去除偽柵堆疊的時(shí)候，同時(shí)將第一介質(zhì)層去除，這樣，可以將第一納米線和第二納米線完全釋放，即第一納米線和第二納米線的柵極區(qū)域的表面完全暴露，此時(shí)，由層間介質(zhì)層和/或源漏區(qū)支撐第一 納米線和第二納米線，這樣，形成替代柵極后，替代柵極將全包圍第一納米線和第二納米線，形成全包圍的納米線器件，進(jìn)一步增大溝道的電流，提高器件的性能。

以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。

雖然本發(fā)明已以較佳實(shí)施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。