本發(fā)明是有關(guān)于一種橋式整流器(bridge rectifier)，且特別是有關(guān)于一種二芯片集成橋式整流器。

背景技術(shù)：

傳統(tǒng)的橋式整流器是將四個PN二極管芯片以圖1所示方式耦接而成，用來進行將交流電轉(zhuǎn)為直流電的操作。

圖1是現(xiàn)有的橋式整流器的電路簡圖。請參照圖1，當(dāng)輸入(In)端給予正交流電，電流通過第三二極管16至輸出端，信號為正，并通過第一二極管12、第二二極管14間輸出(Out)地端經(jīng)第二二極管14回流至輸入地端；當(dāng)輸入端給予負交流電，電流則通過第四二極管18流至輸出端，輸出端信號也為正，并通過第一二極管12、第二二極管14間輸出地端經(jīng)第一二極管12回流至輸入端。

如上所述，橋式整流即是在交流電信號給予負電壓時將其轉(zhuǎn)為正電壓，藉以達到整流為正正弦(sin波)波型電壓的功能。

然而，先前技術(shù)的橋式整流器含有四個PN二極管芯片，所以其電路設(shè)計頗為復(fù)雜。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種二芯片集成橋式整流器，其是將四個二極管中的兩個集成為一個對稱式PIN二極管位于一芯片中，并將另兩個二極管集成進控制電路的CMOS制程而與控制電路共存于另一芯片中而得。

本發(fā)明的二芯片集成橋式整流器其等效電路包括第一至第四二極管，其中第一二極管的陽極與第二二極管的陽極耦接至輸出地端，第一二極管的陰極與第三二極管的陽極耦接至輸入端，第二二極管的陰極與第四二極管的陽極耦接至輸入地端，且第三二極管的陰極與第四二極管的陰極耦接至輸出端。 該橋式整流器包括：集成了第三與第四二極管的一對稱式PIN二極管(P-intrinsic-N diode)，位于第一芯片中，其中屬于第三二極管的部分的結(jié)構(gòu)與屬于第四二極管的部分的結(jié)構(gòu)對稱；以及第一二極管與第二二極管的一等效元件，該等效元件被集成進一控制電路的互補式金氧半導(dǎo)體(CMOS)制程，而與所述控制電路共存于第二芯片中。

在一實施例中，所述對稱式PIN二極管包括：第三二極管與第四二極管的共陰極、與所述共陰極電性連接的至少一N摻雜層、第三二極管與第四二極管各自的陽極、分別與所述二陽極電性連接的二個P摻雜層，以及各P摻雜層與N摻雜層之間的本質(zhì)層(intrinsic layer)。在一個例子中，所述N摻雜層包括一濃摻雜N基底且配置于所述共陰極上，所述本質(zhì)層包括N型淡摻雜層且配置于所述濃摻雜N基底上，且所述二個P摻雜層包括位于所述N型淡摻雜層中的二個P井。此對稱式PIN二極管可還包括二個以上的護環(huán)，位于所述N型淡摻雜層中，各自環(huán)繞所述二個P井之一。

在一實施例中，所述等效元件包括一對稱結(jié)構(gòu)，其中屬于第一二極管的部分的結(jié)構(gòu)與屬于第二二極管的部分的結(jié)構(gòu)對稱。所述對稱結(jié)構(gòu)具有第一二極管與第二二極管的共陽極、與所述共陽極電性連接的P摻雜層、第一二極管與第二二極管各自的陰極，以及分別與所述二個陰極電性連接且與所述P摻雜層電性連接的二個N摻雜層。

在一實施例中，所述對稱結(jié)構(gòu)還包括與所述共陽極電性連接、分別屬于第一二極管與第二二極管的二個柵極，而成為一對稱式金氧半結(jié)構(gòu)。此對稱式金氧半結(jié)構(gòu)可包括一對稱式的橫向擴散金氧半(LDMOS)結(jié)構(gòu)，其包括：一P基底；作為所述P摻雜層的一P井，位于所述P基底中；二個第一N井，位于所述P井兩側(cè)的P基底中，分別屬于第一二極管與第二二極管，且摻雜濃度低于所述P井；二場氧化層，分別位于所述二個第一N井上；所述二個柵極，各自位于所述二個場氧化層(Field oxide layer)之一、所述二個第一N井之一及所述P井上；作為所述二個N摻雜層的二個第二N井，分別位于所述二個第一N井的外側(cè)，其分別屬于第一二極管與第二二極管，且摻雜濃度高于所述二個第一N井；所述共陽極，與所述P井及所述二個柵極電性連接；以及第一二極管與第二二極管各自的陰極。

在另一實施例中，所述對稱結(jié)構(gòu)不包括該互補式金氧半導(dǎo)體制程中所形 成的柵導(dǎo)電層。此對稱結(jié)構(gòu)可包括：一P基底；作為所述P摻雜層的一P井，位于所述P基底中；二個第一N井，位于所述P井兩側(cè)的P基底中，分別屬于第一二極管與第二二極管，且摻雜濃度低于所述P井；二場氧化層，分別位于所述二個第一N井上；作為所述二個N摻雜層的二第二N井，分別位于所述二個第一N井的外側(cè)，其分別屬于第一二極管與第二二極管，且摻雜濃度高于所述二個第一N井；所述共陽極，與所述P井電性連接；以及第一二極管與第二二極管各自的陰極。

由于本發(fā)明將橋式整流的四個二極管中的兩個集成為一個對稱式PIN二極管，并將另兩個集成進控制電路的CMOS制程，所以只要用兩個芯片即可組成橋式整流器，而得以簡化電路設(shè)計。

為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1是現(xiàn)有的橋式整流器的電路簡圖；

圖2是本發(fā)明一實施例的二芯片集成橋式整流器的示意圖；

圖3是本發(fā)明一實施例的二芯片集成橋式整流器中，集成了第三二極管16與第四二極管18的對稱式PIN二極管20的一例的剖面圖；

圖4是本發(fā)明一實施例的二芯片集成橋式整流器中，被集成進控制電路的CMOS制程的第一二極管12與第二二極管14的等效元件的剖面圖；

圖5是本發(fā)明另一實施例的二芯片集成橋式整流器中，被集成進控制電路的CMOS制程的第一二極管12與第二二極管14的等效元件的剖面圖。

附圖標記說明：

12：第一二極管；

14：第二二極管；

16：第三二極管；

18：第四二極管；

19：控制電路；

20：對稱式PIN二極管；

22：第一芯片；

24：第二芯片；

300：濃摻雜N基底；

302：N型淡摻雜層；

304：P井；

306：護環(huán)；

308：P型濃摻雜接觸區(qū)；

310：介電層；

312：陽極；

314：共陰極；

400：P基底；

402：N型埋入?yún)^(qū)；

404：第一N井；

406：場氧化層；

408：第二N井；

410：P井；

412：N型濃摻雜接觸區(qū)；

414：P型濃摻雜接觸區(qū)；

416：柵極；

418：介電層；

420：陰極；

422：共陽極。

具體實施方式

圖2是本發(fā)明一實施例的二芯片集成橋式整流器的示意圖。

請參照圖2，本實施例的二芯片集成橋式整流器其等效電路包括第一至第四二極管12、14、16與18，其中第一二極管12的陽極與第二二極管14的陽極耦接至輸出地端，第一二極管12的陰極與第三二極管16的陽極耦接至輸入端，第二二極管14的陰極與第四二極管18的陽極耦接至輸入地端，且第三二極管16的陰極與第四二極管18的陰極耦接至輸出端。此橋式整流器包括：集成了第三二極管16與第四二極管18的對稱式PIN二極管20，以 及第一二極管12與第二二極管14的等效元件。對稱式PIN二極管20位于第一芯片22中，其中屬于第三二極管16的部分的結(jié)構(gòu)與屬于第四二極管18的部分的結(jié)構(gòu)對稱，如圖3所示。上述等效元件被集成進一控制電路19的CMOS制程，而與所述控制電路共存于第二芯片24中。

圖3是本發(fā)明一實施例的二芯片集成橋式整流器中，集成了第三二極管16與第四二極管18的對稱式PIN二極管20的一例的剖面圖。

請參照圖3，對稱式PIN二極管20包括：共陰極314、濃摻雜N基底300、作為本質(zhì)層的N型淡摻雜層302、二個P井304、各P井304的P型濃摻雜接觸區(qū)308、介電層310，以及電性連接此二P型濃摻雜接觸區(qū)308的陽極312。在此對稱式PIN二極管20中，屬于第三二極管16的部分的結(jié)構(gòu)與屬于第四二極管18的部分的結(jié)構(gòu)對稱。

其中，濃摻雜N基底300配置于共陰極314上，其例如為一硅基底。N型淡摻雜層302配置于濃摻雜N基底300上，例如為一N淡摻雜磊晶層，其摻質(zhì)濃度較低。二個P井304位于N型淡摻雜層302中，且分別屬于第三二極管16與第四二極管18。介電層310覆蓋N型淡摻雜層302及P井304。二個陽極312分別通過二P型濃摻雜接觸區(qū)308電性連接二P井304，而分別作為第三二極管16的陽極與第四二極管18的陽極。此對稱式PIN二極管20可還包括各自環(huán)繞所述二個P井304之一的兩個P型的護環(huán)(guard ring)306，用以平均分散施加的高電壓。

在此須特別說明的是，上述的對稱式PIN二極管20只是本發(fā)明可使用的對稱式PIN二極管的一例而已，其他具有第三二極管與第四二極管的共陰極、與該共陰極連接的至少一N摻雜層、第三二極管與第四二極管各自的陽極、分別與該二陽極連接的二個P摻雜層，以及各該P摻雜層與該N摻雜層之間的本質(zhì)層的PIN二極管也可使用。

圖4是本發(fā)明一實施例的二芯片集成橋式整流器中，被集成進控制電路的CMOS制程的第一二極管12與第二二極管14的等效元件的剖面圖。

請參照圖4，所述等效元件有一對稱式金氧半結(jié)構(gòu)，其中屬于第一二極管12的部分的結(jié)構(gòu)與屬于第二二極管14的部分的結(jié)構(gòu)對稱。被集成進同一CMOS制程的控制電路也具有相同材質(zhì)的金氧半結(jié)構(gòu)。上述對稱式金氧半結(jié)構(gòu)例如為一對稱式LDMOS結(jié)構(gòu)，其屬于一種高壓元件，包括：P基底400、 二個N型埋入?yún)^(qū)402、二個第一N井404、二個場氧化層406、二個第二N井408、P井410、第二N井408的N型濃摻雜接觸區(qū)412、P井410的P型濃摻雜接觸區(qū)414、二個柵極416、介電層418、二個陰極420及共陽極422。此對稱式LDMOS結(jié)構(gòu)及被集成進同一CMOS制程的控制電路的CMOS元件例如為線寬1微米的700V高壓元件。

在上述結(jié)構(gòu)中，P井410位于P基底400中、上述結(jié)構(gòu)的中央。所述二個第一N井404分別位于P井410兩側(cè)的P基底400中、所述二個場氧化層406之下，分別屬于第一二極管12與第二二極管14，且摻雜濃度低于P井410，而作為高壓元件的耐壓區(qū)。所述二個柵極416各自位于所述二個場氧化層406之一、所述二個第一N井404之一及P井410上。所述二個第二N井408分別位于所述二個第一N井404外側(cè)的P基底400中，其分別屬于第一二極管12與第二二極管14，且摻雜濃度高于第一N井404。所述二個N型埋入?yún)^(qū)402各自位于相鄰的一對第一N井404與第二N井408之下的P基底400中。第二N井408的N型濃摻雜接觸區(qū)412為N型濃摻雜，P井410的P型濃摻雜接觸區(qū)414為P型濃摻雜。介電層418覆蓋上述各部分。所述二個陰極420各自穿過介電層418而連接所述二個第二N井408之一的N型濃摻雜接觸區(qū)412。共陽極422穿過介電層418而與P井410的P型濃摻雜接觸區(qū)414及各柵極416連接。

圖5是本發(fā)明另一實施例的二芯片集成橋式整流器中，被集成進控制電路的CMOS制程的第一二極管12與第二二極管14的等效元件的剖面圖。

請參照圖5，該另一實施例的所述等效元件與前一實施例(圖4)的差異在少了二個柵極416以及共陽極422與各柵極416之間的接觸窗。也就是說，該等效元件同樣有一對稱結(jié)構(gòu)，但不包括在集成了控制電路、第一二極管12與第二二極管14的CMOS制程中所形成的柵導(dǎo)電層。

在此須特別說明的是，上述的有柵極對稱式LDMOS結(jié)構(gòu)及無柵極對稱結(jié)構(gòu)只是本發(fā)明可使用的第一第二二極管的等效元件的二個例子而已，其他與控制電路的CMOS制程兼容且具有第一二與第二二極管的共陽極、與該共陽極連接的P摻雜層、第一與第二二極管各自的陰極，以及分別與該二陰極連接且與該P摻雜層連接的二個N摻雜層的結(jié)構(gòu)也可使用。

綜上所述，由于本發(fā)明將橋式整流的四個二極管中的兩個集成為一個對 稱式PIN二極管，并將另兩個集成進控制電路的CMOS制程，所以只要用兩個芯片即可組成橋式整流器，而得以簡化電路設(shè)計。另外，集成進控制電路的CMOS制程的兩個二極管的等效元件可包括或不包括該CMOS制程中形成的柵導(dǎo)電層。

最后應(yīng)說明的是：以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。