專利名稱：只讀存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種只讀存儲(chǔ)器。
背景技術(shù)：
一種典型的扁平單元結(jié)構(gòu)掩膜只讀存儲(chǔ)器(Flat-Cell ROM)的電路結(jié)構(gòu)如圖1所 示，該只讀存儲(chǔ)器10包括讀出放大電路(Sensing Amplifier) 11、位線解碼器(Bitline Decoder) 12、字線解碼及塊選解碼電路(ffordline&Bank Select Decoder) 15、選擇電路13、 虛擬地解碼器(Virtual Ground Decoder) 14、以及存儲(chǔ)單元(Core Cell)陣列，其中該存儲(chǔ) 單元是扁平單元結(jié)構(gòu)。請(qǐng)一并參閱圖1、圖2，圖2是圖1所示的讀出放大電路11的內(nèi)部電路示意圖。該 讀出放大電路11包括第一、第二晶體管114、115、兩個(gè)電壓鉗位電路116和一個(gè)電壓型比較 器113。其中，該第一晶體管114根據(jù)該電源VCC經(jīng)位線(Bite Line，BL) 111流進(jìn)存儲(chǔ)單 元的電流控制該第一晶體管114的柵極電壓，該第二晶體管115根據(jù)該電流源117產(chǎn)生的 參考電流Iref控制該第二晶體管115的柵極電壓。該兩個(gè)電壓鉗位電路116用于使該第 一、第二晶體管114、115的源極電壓相對(duì)穩(wěn)定。該電壓型比較器113接收并比較該第一、第 二晶體管114、115的柵極電壓，從而該電壓型比較器113的輸出端112讀出該存儲(chǔ)單元中 存儲(chǔ)的數(shù)據(jù)。由于從存儲(chǔ)單元讀出的電流控制該第一晶體管114的柵極電壓，而該讀出的電流 的大小除了由存儲(chǔ)區(qū)不同類型的存儲(chǔ)單元決定外，主要是由加在存儲(chǔ)器單元的位線111上 的電壓決定。現(xiàn)有很多產(chǎn)品都有寬電壓工作的要求，如果電源電壓VCC降到比較低的情況， 位線111的電壓也會(huì)跟著下降，流過位線111的電流就會(huì)變小，該只讀存儲(chǔ)器10讀出性能 就會(huì)下降，出現(xiàn)讀取速度變慢，讀取數(shù)據(jù)不穩(wěn)定，甚至出現(xiàn)讀取不到正確數(shù)據(jù)的狀態(tài)。相反， 如果電源電壓VCC過高，就會(huì)造成該只讀存儲(chǔ)器10功耗的增大，甚至有可能因?yàn)槲痪€111 上的電壓上升過高而造成漏電，讀取不到正確的數(shù)據(jù)結(jié)果。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠使存儲(chǔ)單元的位線電壓相對(duì)電源電壓保持穩(wěn)定 的只讀存儲(chǔ)器。一種只讀存儲(chǔ)器，包括讀出放大電路和多個(gè)存儲(chǔ)單元，該讀出放大電路用于讀出 存儲(chǔ)在該存儲(chǔ)單元中的數(shù)據(jù)，該讀出放大電路包括控制電壓電路，用于產(chǎn)生該讀出放大電 路的參考電壓的控制電壓和該存儲(chǔ)單元的位線電壓的控制電壓；第一晶體管，用于根據(jù)該 第一晶體管的源極或者漏極電流控制該第一晶體管的柵極電壓，該第一晶體管的源極或者 漏極接收該存儲(chǔ)單元的位線電流；第二晶體管，用于根據(jù)該第二晶體管的源極或者漏極電 流控制該第二晶體管的柵極電壓，該第二晶體管的源極或者漏極接收該讀出放大電路的參 考電流；第一放大器，該第一放大器與該第一晶體管反饋連接，用于根據(jù)該控制電壓電路產(chǎn) 生的控制電壓控制該存儲(chǔ)單元的位線電壓；第二放大器，該第二放大器與該第二晶體管反用于根據(jù)該控制電壓電路產(chǎn)生的控制電壓控制該讀出放大電路的參考電壓；電壓 型比較器，用于比較該第一、第二晶體管的柵極電壓，并根據(jù)比較結(jié)果輸出該存儲(chǔ)單元中存 儲(chǔ)的數(shù)據(jù)。本發(fā)明優(yōu)選的一種技術(shù)方案，該第一晶體管的柵極連接該第一放大器的輸出端和 該電壓型比較器，該第一晶體管的漏極接收電源電壓，該第一晶體管的源極接收該存儲(chǔ)單 元的位線電流，該第一放大器的正輸入端接收該存儲(chǔ)單元的位線電壓，該第一放大器的負(fù) 輸入端接收該控制電壓電路產(chǎn)生的控制電壓。本發(fā)明優(yōu)選的一種技術(shù)方案，該第二晶體管的柵極連接該第二放大器的輸出端和 該電壓型比較器，該第二晶體管的漏極接收電源電壓，該第二晶體管的源極接收該讀出放 大電路的參考電流，該第二放大器的正輸入端接收該讀出放大電路的參考電壓，該第二放 大器的負(fù)輸入端接收該控制電壓電路產(chǎn)生的控制電壓。本發(fā)明優(yōu)選的一種技術(shù)方案，每一存儲(chǔ)單元均包括用于數(shù)據(jù)存儲(chǔ)的第三晶體管和 用于產(chǎn)生參考電流的第四晶體管，該第三晶體管接收位線電壓并產(chǎn)生位線電流，該第四晶 體管接收該參考電壓并產(chǎn)生參考電流。本發(fā)明優(yōu)選的一種技術(shù)方案，該第三晶體管存儲(chǔ)的數(shù)據(jù)包括兩種狀態(tài)，若該第三 晶體管為BN型MOS晶體管且無重參雜的P型離子注入，該第三晶體管存儲(chǔ)的數(shù)據(jù)狀態(tài)為1， 若該第三晶體管為BN型MOS晶體管且被重參雜的P型離子注入，該第三晶體管存儲(chǔ)的數(shù)據(jù) 狀態(tài)為0。
本發(fā)明優(yōu)選的一種技術(shù)方案，該第四晶體管為BN型MOS晶體管且無重參雜的P型 離子注入，該第四晶體管的存儲(chǔ)的數(shù)據(jù)狀態(tài)保持為1。本發(fā)明優(yōu)選的一種技術(shù)方案，該只讀存儲(chǔ)器還包括第一、第二塊選譯碼線，每一存 儲(chǔ)單元還包括第五、第六晶體管，該第三晶體管的柵極連接該存儲(chǔ)單元的字線，該第五晶體 管的柵極連接該第一塊選譯碼線，該第六晶體管的柵極連接該第二塊選譯碼線，該第三晶 體管的漏極依次通過該第五晶體管的源、漏極接收該存儲(chǔ)單元的位線電壓，該第三晶體管 的源極依次通過該第六晶體管的漏、源極接地。本發(fā)明優(yōu)選的一種技術(shù)方案，該第五、第六晶體管為BN型MOS晶體管。本發(fā)明優(yōu)選的一種技術(shù)方案，每一存儲(chǔ)單元還包括第七、第八晶體管，該第四晶體 管的柵極連接該存儲(chǔ)單元的字線，該第七晶體管的柵極連接該第一塊選譯碼線，該第八晶 體管的柵極連接該第二塊選譯碼線，該第四晶體管的漏極依次通過該第七晶體管的源、漏 極接收該讀出放大電路的參考電壓，該第四晶體管的源極依次通過該第八晶體管的漏、源 極接地。本發(fā)明優(yōu)選的一種技術(shù)方案，該第七、第八晶體管為BN型MOS晶體管。與現(xiàn)有技術(shù)相比，本發(fā)明的只讀存儲(chǔ)器的位線電壓由該第一放大器與該第一晶體 管進(jìn)行控制，一旦該位線端口電壓被穩(wěn)定，該位線的電流就由該第三晶體管的電壓電流轉(zhuǎn) 化特性所決定，所以一旦該字線選中的存儲(chǔ)單元的類型被確定，該位線的電流也將被固定 下來，而基本和電源電壓無關(guān)。這樣對(duì)于位線上的寄生電容充放電時(shí)間也被穩(wěn)定，最后該只 讀存儲(chǔ)器的讀出速度也相對(duì)穩(wěn)定。通過改變控制電壓電路產(chǎn)生的控制電壓，可以方便的來 改變位線上的電壓和該讀出放大電路的參考電壓，從而改變?cè)撐痪€上的電流大小，達(dá)到控 制該只讀存儲(chǔ)器功耗的目的。

圖1是一種現(xiàn)有技術(shù)的只讀存儲(chǔ)器的電路結(jié)構(gòu)示意圖。圖2是圖1所示的讀出放大電路的內(nèi)部電路示意圖。圖3是本發(fā)明較佳實(shí)施方式的只讀存儲(chǔ)器的電路結(jié)構(gòu)示意圖。圖4是圖3所示的讀出放大電路的內(nèi)部電路示意圖。圖5是本發(fā)明的只讀存儲(chǔ)器的存儲(chǔ)單元的簡化示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步 的詳細(xì)描述。本發(fā)明的只讀存儲(chǔ)器主要包括讀出放大電路和多個(gè)存儲(chǔ)單元，該讀出放大電路用 于讀出存儲(chǔ)在該存儲(chǔ)單元中的數(shù)據(jù)，該讀出放大電路包括控制電壓電路，用于產(chǎn)生該讀出 放大電路的參考電壓的控制電壓和該存儲(chǔ)單元的位線電壓的控制電壓；第一晶體管，用于 根據(jù)該第一晶體管的源極或者漏極電流控制該第一晶體管的柵極電壓，該第一晶體管的源 極或者漏極接收該存儲(chǔ)單元的位線電流；第二晶體管，用于根據(jù)該第二晶體管的源極或者 漏極電流控制該第二晶體管的柵極電壓，該第二晶體管的源極或者漏極接收該讀出放大電 路的參考電流；第一放大器，該第一放大器與該第一晶體管反饋連接，用于根據(jù)該控制電 壓電路產(chǎn)生的控制電壓控制該存儲(chǔ)單元的位線電壓；第二放大器，該第二放大器與該第二 晶體管反饋連接，用于根據(jù)該控制電壓電路產(chǎn)生的控制電壓控制該讀出放大電路的參考電 壓；電壓型比較器，用于比較該第一、第二的柵極電壓，并輸出該存儲(chǔ)單元中存儲(chǔ)的數(shù)據(jù)。圖3是本發(fā)明較佳實(shí)施方式的只讀存儲(chǔ)器的電路結(jié)構(gòu)示意圖。該只讀存儲(chǔ)器20 包括讀出放大電路21、位線解碼器22、字線解碼及塊選解碼電路25、選擇電路23、虛擬地解 碼器M以及由多個(gè)存儲(chǔ)單元26組成的存儲(chǔ)單元陣列。該讀出放大電路21用于讀出存儲(chǔ)單元沈中的數(shù)據(jù)。該位線解碼器22用于對(duì)該 存儲(chǔ)單元陣列的位線信號(hào)進(jìn)行解碼。該字線解碼及塊選解碼電路25用于對(duì)該存儲(chǔ)單元陣 列的字線信號(hào)進(jìn)行解碼，并發(fā)出存儲(chǔ)器塊選擇譯碼信號(hào)從而控制該選擇電路23對(duì)該存儲(chǔ) 單元陣列的存儲(chǔ)區(qū)域的選擇。請(qǐng)參閱圖4，圖4是圖3所示的讀出放大電路21的內(nèi)部電路示意圖。該讀出放大 電路21用于讀出存儲(chǔ)在該存儲(chǔ)單元沈中的數(shù)據(jù)，該讀出放大電路21包括控制電壓電路 216、第一晶體管212、第二晶體管213、第一放大器217、第二放大器219、電壓型比較器211。 優(yōu)選的，第一、第二晶體管212、213為P型MOS管，該第一、第二晶體管212、213的工作狀態(tài) 為飽和區(qū)。該第一晶體管212與該第一放大器217反饋連接，用于根據(jù)該控制電壓電路216 的輸出端218產(chǎn)生的控制電壓控制該存儲(chǔ)單元沈的位線電壓。具體地，該第一晶體管212 的柵極連接該第一放大器217的輸出端和該電壓型比較器211，該第一晶體管212的漏極連 接電源VCC，該第一晶體管212的源極接收該存儲(chǔ)單元沈的位線201上的電壓。該第一放 大器217的正輸入端連接該存儲(chǔ)單元沈的位線201，該第一放大器217的負(fù)輸入端連接該 控制電壓電路216的輸出端218。該第一晶體管212相當(dāng)于電阻性負(fù)載，用于將流過該第一晶體管212的電流信號(hào)轉(zhuǎn)變?yōu)殡妷盒盘?hào)，因此，當(dāng)該第一晶體管212的源極電流變化時(shí)，其 柵極電壓相應(yīng)地發(fā)生改變。該第二晶體管213與該第二放大器219反饋連接，用于根據(jù)該控制電壓電路216 的輸出端218產(chǎn)生的控制電壓控制該讀出放大電路21的參考電壓。具體的，該第二晶體管 213的柵極連接該電壓型比較器211和該第二放大器219的輸出端，該第二晶體管213的漏 極連接該電源VCC，該第二晶體管213的源極接收該讀出放大電路21的參考電壓。該第二 放大器219的正輸入端203接收該讀出放大電路21的參考電壓，該第二放大器219的負(fù)輸 入端連接該控制電壓電路216的輸出端218。該第二晶體管213相當(dāng)于電阻性負(fù)載，用于將 流過該第二晶體管213的電流信號(hào)轉(zhuǎn)變?yōu)殡妷盒盘?hào)，因此，當(dāng)該第二晶體管213的源極電流 變化時(shí)，其柵極電壓相應(yīng)地發(fā)生改變。該電壓型比較器211用于接收并比較該第一、第二晶 體管212、213的柵極電壓，并根據(jù)比較結(jié)果輸出該存儲(chǔ)單元沈中存儲(chǔ)的數(shù)據(jù)。請(qǐng)一并參閱圖4、圖5，圖5是本發(fā)明的只讀存儲(chǔ)器20的存儲(chǔ)單元沈的簡化示意 圖。其中，WL為與該存儲(chǔ)單元沈連接的一條字線，OS為第一塊選譯碼線，ES為第二塊選譯 碼線。0S、ES均與該字線解碼及塊選解碼電路25連接，用于選擇該存儲(chǔ)單元陣列中的特定 的存儲(chǔ)區(qū)域。該存儲(chǔ)單元沈包括用于數(shù)據(jù)存儲(chǔ)的第三晶體管沈3、用于產(chǎn)生參考電流的第四晶 體管以及用于實(shí)現(xiàn)存儲(chǔ)區(qū)域塊選功能的第五、第六、第七、第八晶體管270、278、271、 279。該第三晶體管沈3為BN型MOS晶體管，若該第三晶體管263無重參雜的P型離子注 入，則該第三晶體管263存儲(chǔ)的數(shù)據(jù)狀態(tài)為1，若該第三晶體管263被重參雜的P型離子注 入，則該第三晶體管263存儲(chǔ)的數(shù)據(jù)狀態(tài)為0，從而實(shí)現(xiàn)不同的存儲(chǔ)單元沈存儲(chǔ)不同的數(shù)據(jù) 的目的。該第四晶體管261為BN型MOS晶體管且無重參雜的P型離子注入，該第四晶體管 261儲(chǔ)的數(shù)據(jù)狀態(tài)保持為1。優(yōu)選地，該第五、第六、第七、第八晶體管270、278、271、279為 BN型MOS晶體管。該第三晶體管沈3的柵極連接該字線WL，該第三晶體管沈3的漏極依次經(jīng)過第五 晶體管270的源、漏極連接該存儲(chǔ)單元沈的位線201的端口，該第三晶體管沈3的源極依 次經(jīng)過第六晶體管278的漏、源極接地。該第五晶體管270的柵極連接該第一塊選譯碼線 0S，該第六晶體管278的柵極連接該第二塊選譯碼線ES。該第三晶體管沈3的源極與該第 六晶體管278的漏極之間、該第三晶體管沈3的漏極與該第五晶體管270的源極之間均形 成寄生電阻274，該寄生電阻274可以為集總的BN+寄生電阻。該第五晶體管270的漏極與 地之間形成寄生電容272。該第四晶體管的柵極連接該字線WL，該第四晶體管的漏極依次經(jīng)過第七 晶體管271的源、漏極接收該讀出放大電路21的參考電壓，該第四晶體管的源極依次 經(jīng)過第八晶體管279的漏、源極接地。該第七晶體管261的柵極連接該第一塊選譯碼線0S， 該第八晶體管279的柵極連接該第二塊選譯碼線ES。該第四晶體管261的源極與該第八晶 體管279的漏極之間、該第四晶體管的漏極與該第七晶體管271的源極之間均形成寄 生電阻274，該寄生電阻274可以為集總的BN+寄生電阻。該第七晶體管271的漏極與地之 間形成寄生電容272。該只讀存儲(chǔ)器20的工作原理如下
該第一、第二塊選譯碼線OS、ES上的電壓為高有效，這時(shí)該存儲(chǔ)單元陣列對(duì)應(yīng)的存儲(chǔ)區(qū)域被選中。當(dāng)該字線WL上的電壓為高有效時(shí)，該位線201上是否有電流流過將由與 該字線WL連接的存儲(chǔ)單元沈決定，即當(dāng)該存儲(chǔ)單元沈中的第三晶體管263無重參雜的P 型離子注入時(shí)，就會(huì)有電流流過該位線201，這樣該存儲(chǔ)單元^^賣出的數(shù)據(jù)為1。當(dāng)該存儲(chǔ) 單元沈中的第三晶體管263被重參雜的P型離子注入時(shí)，雖然該存儲(chǔ)單元沈被該字線WL 選中，但該位線201中也只有很小的電流能流過，這樣該存儲(chǔ)單元賣出的數(shù)據(jù)位0。而被 該字線WL選中的存儲(chǔ)單元沈中的第四晶體管由于為BN型MOS晶體管且無重參雜的 P型離子注入，所以一直會(huì)有電流流過，從而向該讀出放大電路21提供參考電流Iref。該存儲(chǔ)單元沈連接到該讀出放大電路21的位線201上的電壓，由于受該第一放 大器217與該第一晶體管212形成的反饋回路的控制，該位線201上的電壓被穩(wěn)定在與該 控制電壓電路216的輸出端218產(chǎn)生的控制電壓相同的電壓值上。而該讀出放大電路21的 參考電壓，由于受該第二放大器219與該第二晶體管213形成的反饋回路的控制，該參考電 壓也被穩(wěn)定在與該控制電壓電路216的輸出端218產(chǎn)生的控制電壓相同的電壓值上。該存 儲(chǔ)單元沈的位線201上的電流信號(hào)經(jīng)過該第一晶體管212轉(zhuǎn)變?yōu)殡妷盒盘?hào)，該電壓信號(hào)即 該第一晶體管212的柵極電壓。該讀出放大電路21的參考電流信號(hào)Iref經(jīng)該第二晶體管 213轉(zhuǎn)變?yōu)殡妷盒盘?hào)，該電壓信號(hào)即該第二晶體管213的柵極電壓。該電壓型比較器211接 收并比較該第一、第二晶體管212、213的柵極電壓，并根據(jù)比較結(jié)果輸出該存儲(chǔ)單元沈中 存儲(chǔ)的數(shù)據(jù)，從而使該讀出放大電路21的輸出端202讀出該存儲(chǔ)單元沈中存儲(chǔ)的數(shù)據(jù)。與現(xiàn)有技術(shù)相比，本發(fā)明的只讀存儲(chǔ)器20的存儲(chǔ)單元沈的位線201的端口到電 源地之間是由BN型MOS管和集總的BN+寄生電阻串聯(lián)電路以及和位線201到地的寄生電容 272并聯(lián)而成，一旦該位線201端口電壓被穩(wěn)定，該位線201的電流就由該第三晶體管263 的電壓電流轉(zhuǎn)化特性所決定，所以一旦該字線WL選中的存儲(chǔ)單元26的類型被確定，該位線 201的電流也將被固定下來，而基本和電源電壓VCC無關(guān)。這樣對(duì)于位線201上的寄生電容 272充放電時(shí)間也被穩(wěn)定，最后該只讀存儲(chǔ)器20的讀出速度也相對(duì)穩(wěn)定。通過改變?cè)摽刂?電壓電路216的輸出端218產(chǎn)生的控制電壓，可以方便的改變位線201上的電壓和該讀出 放大電路21的參考電壓，從而改變?cè)撐痪€201上的電流大小，達(dá)到控制該只讀存儲(chǔ)器20功 耗的目的。本發(fā)明的只讀存儲(chǔ)器20的讀出放大電路21的第一、第二晶體管212、213為P型 MOS管，但并不限于該實(shí)施方式所述，該第一、第二晶體管212、213也可以為N型MOS管。當(dāng) 第一、第二晶體管212、213為N型MOS管時(shí)，該第一晶體管212的柵極連接該第一放大器 217的輸出端和該電壓型比較器211，該第一晶體管212的漏極連接電源VCC，該第一晶體 管212的源極接收該存儲(chǔ)單元沈的位線201上的電壓。該第一放大器217的負(fù)輸入端連 接該存儲(chǔ)單元26的位線201，該第一放大器217的正輸入端連接該控制電壓電路216的輸 出端218。該第一晶體管212相當(dāng)于電阻性負(fù)載，用于將流過該第一晶體管212的電流信號(hào) 轉(zhuǎn)變?yōu)殡妷盒盘?hào)，因此，當(dāng)該第一晶體管212的源極電流變化時(shí)，其柵極電壓相應(yīng)地發(fā)生改 變。該第二晶體管213的柵極連接該第二放大器219的輸出端和該電壓型比較器211，該第 二晶體管213的漏極連接該電源VCC，該第二晶體管213的源極接收該讀出放大電路21的 參考電壓。該第二放大器219的負(fù)輸入端接收該讀出放大電路21的參考電壓，該第二放大 器219的正輸入端連接該控制電壓電路216的輸出端218。該第二晶體管213相當(dāng)于電阻 性負(fù)載，用于將流過該第二晶體管213的電流信號(hào)轉(zhuǎn)變?yōu)殡妷盒盘?hào)，因此，當(dāng)該第二晶體管8213的其源極電流變化時(shí)，其柵極電壓相應(yīng)地發(fā)生改變。本發(fā)明的只讀存儲(chǔ)器20的讀出放大電路21的電壓型比較器211也可以通過鏡像 電流電路和一個(gè)電流型比較器實(shí)現(xiàn)，并不限于上述實(shí)施方式所述。本發(fā)明的只讀存儲(chǔ)器20的每個(gè)存儲(chǔ)單元沈均提供一參考電流，也可以相鄰的兩 個(gè)存儲(chǔ)單元沈提供一參考電流，或者相鄰的四個(gè)存儲(chǔ)單元沈提供一參考電流，并不限于上 述實(shí)施方式所述。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實(shí)施例。應(yīng) 當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實(shí)施例。
權(quán)利要求
1.一種只讀存儲(chǔ)器，包括讀出放大電路和多個(gè)存儲(chǔ)單元，該讀出放大電路用于讀出存 儲(chǔ)在該存儲(chǔ)單元中的數(shù)據(jù)，其特征在于，該讀出放大電路包括控制電壓電路，用于產(chǎn)生該讀出放大電路的參考電壓的控制電壓和該存儲(chǔ)單元的位線 電壓的控制電壓；第一晶體管，用于根據(jù)該第一晶體管的源極或者漏極電流控制該第一晶體管的柵極電 壓，該第一晶體管的源極或者漏極接收該存儲(chǔ)單元的位線電流；第二晶體管，用于根據(jù)該第二晶體管的源極或者漏極電流控制該第二晶體管的柵極電 壓，該第二晶體管的源極或者漏極接收該讀出放大電路的參考電流；第一放大器，該第一放大器與該第一晶體管反饋連接，用于根據(jù)該控制電壓電路產(chǎn)生 的控制電壓控制該存儲(chǔ)單元的位線電壓；第二放大器，該第二放大器與該第二晶體管反饋連接，用于根據(jù)該控制電壓電路產(chǎn)生 的控制電壓控制該讀出放大電路的參考電壓；電壓型比較器，用于比較該第一、第二晶體管的柵極電壓，并根據(jù)比較結(jié)果輸出該存儲(chǔ) 單元中存儲(chǔ)的數(shù)據(jù)。
2.如權(quán)利要求1所述的只讀存儲(chǔ)器，其特征在于該第一晶體管的柵極連接該第一放 大器的輸出端和該電壓型比較器，該第一晶體管的漏極接收電源電壓，該第一晶體管的源 極接收該存儲(chǔ)單元的位線電流，該第一放大器的正輸入端接收該存儲(chǔ)單元的位線電壓，該 第一放大器的負(fù)輸入端接收該控制電壓電路產(chǎn)生的控制電壓。
3.如權(quán)利要求1所述的只讀存儲(chǔ)器，其特征在于該第二晶體管的柵極連接該第二放 大器的輸出端和該電壓型比較器，該第二晶體管的漏極接收電源電壓，該第二晶體管的源 極接收該讀出放大電路的參考電流，該第二放大器的正輸入端接收該讀出放大電路的參考 電壓，該第二放大器的負(fù)輸入端接收該控制電壓電路產(chǎn)生的控制電壓。
4.如權(quán)利要求1所述的只讀存儲(chǔ)器，其特征在于每一存儲(chǔ)單元均包括用于數(shù)據(jù)存儲(chǔ) 的第三晶體管和用于產(chǎn)生參考電流的第四晶體管，該第三晶體管接收位線電壓并產(chǎn)生位線 電流，該第四晶體管接收該參考電壓并產(chǎn)生參考電流。
5.如權(quán)利要求4所述的只讀存儲(chǔ)器，其特征在于該第三晶體管存儲(chǔ)的數(shù)據(jù)包括兩種 狀態(tài)，若該第三晶體管為BN型MOS晶體管且無重參雜的P型離子注入，該第三晶體管存儲(chǔ) 的數(shù)據(jù)狀態(tài)為1，若該第三晶體管為BN型MOS晶體管且被重參雜的P型離子注入，該第三晶 體管存儲(chǔ)的數(shù)據(jù)狀態(tài)為0。
6.如權(quán)利要求4所述的只讀存儲(chǔ)器，其特征在于該第四晶體管為BN型MOS晶體管且 無重參雜的P型離子注入，該第四晶體管的存儲(chǔ)的數(shù)據(jù)狀態(tài)保持為1。
7.如權(quán)利要求4所述的只讀存儲(chǔ)器，其特征在于該只讀存儲(chǔ)器還包括第一、第二塊選 譯碼線，每一存儲(chǔ)單元還包括第五、第六晶體管，該第三晶體管的柵極連接該存儲(chǔ)單元的字 線，該第五晶體管的柵極連接該第一塊選譯碼線，該第六晶體管的柵極連接該第二塊選譯 碼線，該第三晶體管的漏極依次通過該第五晶體管的源、漏極接收該存儲(chǔ)單元的位線電壓， 該第三晶體管的源極依次通過該第六晶體管的漏、源極接地。
8.如權(quán)利要求7所述的只讀存儲(chǔ)器，其特征在于該第五、第六晶體管為BN型MOS晶 體管。
9.如權(quán)利要求7所述的只讀存儲(chǔ)器，其特征在于每一存儲(chǔ)單元還包括第七、第八晶體管，該第四晶體管的柵極連接該存儲(chǔ)單元的字線，該第七晶體管的柵極連接該第一塊選譯 碼線，該第八晶體管的柵極連接該第二塊選譯碼線，該第四晶體管的漏極依次通過該第七 晶體管的源、漏極接收該讀出放大電路的參考電壓，該第四晶體管的源極依次通過該第八 晶體管的漏、源極接地。
10.如權(quán)利要求9所述的只讀存儲(chǔ)器，其特征在于該第七、第八晶體管為BN型MOS晶 體管。
全文摘要
本發(fā)明涉及一種只讀存儲(chǔ)器，該只讀存儲(chǔ)器的讀出放大電路包括控制電壓電路；第一晶體管，用于根據(jù)該第一晶體管的源極電流控制該第一晶體管的柵極電壓，該第一晶體管的源極接收該存儲(chǔ)單元的位線電流；第二晶體管，用于根據(jù)該第二晶體管的源極或者漏極電流控制該第二晶體管的柵極電壓，該第二晶體管的源極或者漏極接收該讀出放大電路的參考電流；第一放大器，該第一放大器與該第一晶體管反饋連接；第二放大器，該第二放大器與該第二晶體管反饋連接；電壓型比較器，用于比較該第一、第二晶體管的柵極電壓，并輸出該存儲(chǔ)單元中存儲(chǔ)的數(shù)據(jù)。本發(fā)明的只讀存儲(chǔ)器能夠使存儲(chǔ)單元的位線電壓相對(duì)電源電壓保持穩(wěn)定、讀出速度也相對(duì)穩(wěn)定、功耗低。
文檔編號(hào)G11C17/08GK102044303SQ20091019717
公開日2011年5月4日 申請(qǐng)日期2009年10月14日 優(yōu)先權(quán)日2009年10月14日
發(fā)明者張超 申請(qǐng)人:無錫華潤上華半導(dǎo)體有限公司, 無錫華潤上華科技有限公司