專利名稱：動(dòng)態(tài)隨機(jī)存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)，特別是涉及使存儲(chǔ)器訪問操作 低功耗的動(dòng)態(tài)隨機(jī)存儲(chǔ)器。
背景技術(shù)：
斷發(fā)展，存儲(chǔ)單元的尺寸在逐漸減小，而這種趨勢(shì)使得結(jié)構(gòu)簡(jiǎn)單的動(dòng)態(tài)隨機(jī) 存儲(chǔ)器成為了首選。其中應(yīng)用最廣泛的動(dòng)態(tài)隨機(jī)存儲(chǔ)器結(jié)構(gòu)就是單晶體管動(dòng) 態(tài)隨機(jī)存儲(chǔ)器。它由一個(gè)存儲(chǔ)電容和一個(gè)存取晶體管構(gòu)成。動(dòng)態(tài)隨機(jī)存儲(chǔ)器 由于成本低、密度高，因此在家用個(gè)人電腦、大型計(jì)算機(jī)和工作站中廣泛用 作主存儲(chǔ)器?，F(xiàn)有的動(dòng)態(tài)隨機(jī)存儲(chǔ)器設(shè)計(jì)都比較關(guān)注電路的動(dòng)態(tài)功耗，以此 作為衡量動(dòng)態(tài)隨機(jī)存儲(chǔ)器電路優(yōu)越性的指標(biāo)。
電子工業(yè)出版社2005年1月出版的CMOS數(shù)字集成電路-分析與設(shè)計(jì)(第 三版)公開了采用互補(bǔ)位線結(jié)構(gòu)的動(dòng)態(tài)隨機(jī)存儲(chǔ)器，如圖8所示，但這樣的結(jié) 構(gòu)會(huì)帶來額外的功耗。如圖9所示，現(xiàn)有的動(dòng)態(tài)隨機(jī)存儲(chǔ)器設(shè)計(jì)了位線控制電 路控制存儲(chǔ)單元陣列的位線及互補(bǔ)位線。而圖l為詳細(xì)的位線控制電路結(jié)構(gòu) 圖，從圖中可以看到，通過在位線控制電路上連接的位線及互補(bǔ)位線上設(shè)立 隔離端來實(shí)現(xiàn)控制位線及互補(bǔ)位線導(dǎo)通或斷開的功能。但這種設(shè)計(jì)的缺點(diǎn)在 于同 一個(gè)存儲(chǔ)單元陣列的位線及互補(bǔ)位線都由統(tǒng)一的隔離端控制，當(dāng)只需要 存儲(chǔ)單元陣列中的位線或互補(bǔ)位線導(dǎo)通時(shí)，同一個(gè)存儲(chǔ)單元陣列上的位線或 互補(bǔ)位線由于統(tǒng)一的隔離端控制也將導(dǎo)通，即同 一個(gè)存儲(chǔ)單元陣列的位線或 互補(bǔ)位線將始終同時(shí)導(dǎo)通，如圖2、圖4所示，這樣就增加了位線或互補(bǔ)位線 上不必要的電流功耗。隨著動(dòng)態(tài)隨機(jī)存儲(chǔ)器的容量越來越大，現(xiàn)今已達(dá)到了
rr的容量，整個(gè)動(dòng)態(tài)隨機(jī)存儲(chǔ)器就會(huì)增加非常可觀的功耗。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是避免同 一 單元陣列的位線或互外卜位線同時(shí)導(dǎo)通。
為解決上述問題，本發(fā)明動(dòng)態(tài)隨機(jī)存儲(chǔ)器的位線隔離端的開啟和關(guān)閉由 接收地址信號(hào)、互補(bǔ)地址信號(hào)和寫使能信號(hào)的位線隔離電路產(chǎn)生的位線隔離
信號(hào)控制；本發(fā)明動(dòng)態(tài)隨機(jī)存儲(chǔ)器的互4卜位線隔離端的開啟和關(guān)閉由接收地 址信號(hào)、互補(bǔ)地址信號(hào)和寫使能信號(hào)的互補(bǔ)位線隔離電路產(chǎn)生的互補(bǔ)位線隔
離信號(hào)控制。
與現(xiàn)有技術(shù)相比，本發(fā)明動(dòng)態(tài)隨機(jī)存儲(chǔ)器具有以下優(yōu)點(diǎn)通過位線隔離 電路和互補(bǔ)位線隔離電路對(duì)位線及互補(bǔ)位線隔離端的分離控制，使得同 一時(shí) 刻同一存儲(chǔ)單元陣列的位線或互補(bǔ)位線只有一條導(dǎo)通，從而降低了位線或互 補(bǔ)位線上的電流功耗，進(jìn)而降低整個(gè)動(dòng)態(tài)隨機(jī)存儲(chǔ)器的功耗。


圖l是現(xiàn)有動(dòng)態(tài)隨機(jī)存儲(chǔ)器的位線控制電路結(jié)構(gòu)圖2是現(xiàn)有動(dòng)態(tài)隨機(jī)存儲(chǔ)器對(duì)于同一個(gè)存儲(chǔ)單元陣列應(yīng)用于位線導(dǎo)通、隔 離兩種狀態(tài)的寫操作時(shí)序圖3本發(fā)明動(dòng)態(tài)隨機(jī)存儲(chǔ)器對(duì)于同一個(gè)存儲(chǔ)單元陣列應(yīng)用于位線導(dǎo)通、隔 離兩種狀態(tài)的寫操作時(shí)序圖4是現(xiàn)有動(dòng)態(tài)隨機(jī)存儲(chǔ)器對(duì)于同 一個(gè)存儲(chǔ)單元陣列應(yīng)用于位線預(yù)充、導(dǎo) 通、隔離三種狀態(tài)的寫操作時(shí)序圖5本發(fā)明動(dòng)態(tài)隨機(jī)存儲(chǔ)器對(duì)于同 一個(gè)存儲(chǔ)單元陣列應(yīng)用于位線預(yù)充、導(dǎo) 通、隔離三種狀態(tài)的寫操作時(shí)序圖6本發(fā)明動(dòng)態(tài)隨機(jī)存儲(chǔ)器的節(jié)點(diǎn)信號(hào)電路結(jié)構(gòu)圖；的隔離信號(hào)電路結(jié)構(gòu)圖8是現(xiàn)有動(dòng)態(tài)隨機(jī)存儲(chǔ)器的互外卜位線結(jié)構(gòu)圖9是現(xiàn)有動(dòng)態(tài)隨機(jī)存儲(chǔ)器的位線控制電路控制相鄰單元陣列圖10是本發(fā)明動(dòng)態(tài)隨機(jī)存儲(chǔ)器應(yīng)用于位線預(yù)充或?qū)ɑ蚋綦x三種狀態(tài)的 寫搡作的隔離信號(hào)電路結(jié)構(gòu)預(yù)充、導(dǎo)通、隔離三種狀態(tài)的寫操作的波形圖。
具體實(shí)施例方式
本發(fā)明動(dòng)態(tài)隨機(jī)存儲(chǔ)器的位線隔離端的開啟和關(guān)閉由接收地址信號(hào)、互 補(bǔ)地址信號(hào)和寫使能信號(hào)的位線隔離電路產(chǎn)生的位線隔離信號(hào)控制；本發(fā)明 動(dòng)態(tài)隨機(jī)存儲(chǔ)器的互補(bǔ)位線隔離端的開啟和關(guān)閉由接收地址信號(hào)、互補(bǔ)地址 信號(hào)和寫使能信號(hào)的互補(bǔ)位線隔離電路產(chǎn)生的互補(bǔ)位線隔離信號(hào)控制。
所述位線隔離電路包括接收地址信號(hào)、互補(bǔ)地址信號(hào)和寫使能信號(hào)并產(chǎn) 生位線存儲(chǔ)節(jié)點(diǎn)信號(hào)的位線節(jié)點(diǎn)信號(hào)電路和接收陣列選通信號(hào)、互補(bǔ)位線存 儲(chǔ)節(jié)點(diǎn)信號(hào)并產(chǎn)生位線隔離信號(hào)控制位線隔離端的位線隔離信號(hào)電路。
所述互4卜位線隔離電路包括接收地址信號(hào)、互補(bǔ)地址信號(hào)和寫使能信號(hào) 并產(chǎn)生互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信號(hào)的互補(bǔ)位線節(jié)點(diǎn)信號(hào)電路和接收陣列選通信 號(hào)、位線存儲(chǔ)節(jié)點(diǎn)信號(hào)并產(chǎn)生互補(bǔ)位線隔離信號(hào)控制互補(bǔ)位線隔離端的互補(bǔ) 位線隔離信號(hào)電路。
本發(fā)明動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的第 一個(gè)實(shí)施例是選取2K規(guī)模的存儲(chǔ)單元陣 列進(jìn)行運(yùn)行試驗(yàn)按順序?qū)ㄎ痪€、隔離位線，觀察位線及互補(bǔ)位線上的電 壓變化，以檢驗(yàn)隔離電路效果。
如圖3所示，運(yùn)行操作如下首先在位線隔離端施加代表導(dǎo)通位線的電壓 值VPP，接著在時(shí)鐘沿上跳時(shí)，打開字線選中存儲(chǔ)單元，給位線施加電壓進(jìn)行 寫操作，VPP維持一段時(shí)間后，在位線隔離端施加代表隔離位線的電壓值VSS， 觀察此時(shí)位線及互補(bǔ)位線上的電壓變化。
下面對(duì)于試驗(yàn)使用的電路做詳細(xì)闡述，如圖6所示，所述位線節(jié)點(diǎn)信號(hào)電 路，包括第一三輸入或非門l、第二三輸入或非門2、 二輸入或非門3、反相器 4、 PMOS管5、第一NMOS管6和第二NMOS管7，所述第一三輸入或非門l接 收第一地址信號(hào)、第二地址信號(hào)和寫使能信號(hào)，所述PMOS管5的柵極接收預(yù) 充信號(hào)、源極接收高電平、漏極與第一NMOS管6的源極相連，所述第一NMOS 管6的柵極與第一三輸入或非門1的輸出相連、漏極接地，所述第二三輸入或 非門2接收互補(bǔ)第一地址信號(hào)、互補(bǔ)第二地址信號(hào)和寫使能信號(hào)，所述第二 NMOS管7的柵極與第二三輸入或非門2的輸出相連、源極與第一NMOS管6的 源極相連、漏極與地相連，所述二輸入或非門3—端接收寫使能信號(hào)，另一端 與第一NMOS管6的源極相連并與所述反相器4的輸出相連，所述反相器4的輸 入與所述二輸入或非門3的輸出相連，所述二輸入或非門3輸出位線存儲(chǔ)節(jié)點(diǎn) 信號(hào)。所述訪問使能信號(hào)為低時(shí)，動(dòng)態(tài)隨機(jī)存儲(chǔ)器執(zhí)行寫操作；所述訪問使 能信號(hào)為高時(shí)，動(dòng)態(tài)隨機(jī)存儲(chǔ)器執(zhí)行讀操作。
如圖6所示，所述互補(bǔ)位線節(jié)點(diǎn)信號(hào)電路，包括第一三輸入或非門21、第 二三輸入或非門22、 二輸入或非門23、反相器24、 PMOS管25、第一NMOS管 26和第二NMOS管27，所述第一三輸入或非門21接收互補(bǔ)第一地址信號(hào)、第二 地址信號(hào)和寫使能信號(hào)，所述PMOS管25的柵極接收預(yù)充信號(hào)、源極接收高電 平、漏極與第一NMOS管的源極相連，所述第一NMOS管26的^f冊(cè)極與第一三輸 入或非門21的輸出相連、漏極接地，所述第二三輸入或非門22接收第一地址 信號(hào)、互補(bǔ)第二地址信號(hào)和寫使能信號(hào)，所述第二NMOS管27的柵極與第二三 輸入或非門22的輸出相連、源極與第一NMOS管26的源極相連、漏極與地相連，
所述二輸入或非門23—端接收寫使能信號(hào)，另 一端與第一NMOS管26的源極相 連并與所述反相器24的輸出相連，所述反相器24的輸入與所述二輸入或非門 23的輸出相連，所述二輸入或非門23輸出互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信號(hào)。所述訪問 使能信號(hào)為低時(shí)，動(dòng)態(tài)隨機(jī)存儲(chǔ)器執(zhí)行寫操作；所述訪問使能信號(hào)為高時(shí)， 動(dòng)態(tài)隨機(jī)存儲(chǔ)器執(zhí)行讀操作。
由于動(dòng)態(tài)隨機(jī)存儲(chǔ)器對(duì)于時(shí)間敏感，為了防止信號(hào)間的竟?fàn)帲鑫痪€ 或互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信號(hào)需要經(jīng)過延時(shí)電路的延時(shí)處理，得到延遲位線或互 補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信號(hào)，所述延時(shí)電路采用反相器鏈構(gòu)成。
如圖7所示，所述位線隔離信號(hào)電路包括反相器31、第一二輸入與非們32 和第二二輸入與非門33，所述反相器31接收第二陣列選通信號(hào)，所述第一二 輸入與非門32接收第一陣列選通信號(hào)和延遲互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信號(hào)，所述第 二二輸入與非門33與反相器31輸出和第一二輸入與非門32相連，所述第二二 輸入與非門33輸出位線隔離信號(hào)。
如圖7所示，所述互補(bǔ)位線隔離電路的隔離信號(hào)電路包括反相器41、第一 二輸入與非們42和第二二輸入與非門43，所述反相器41接收第二陣列選通信 號(hào)，所述第一二輸入與非門42接收第 一陣列選通信號(hào)和延遲位線存儲(chǔ)節(jié)點(diǎn)信 號(hào)，所述第二二輸入與非門43與反相器輸出和第一二輸入與非門42相連，所 述第二二輸入與非門43輸出互補(bǔ)位線隔離信號(hào)。
從圖3中可以看到，通過本發(fā)明靜態(tài)隨機(jī)存取存儲(chǔ)器的分離控制位線及互 補(bǔ)位線隔離端的隔離電路控制，當(dāng)導(dǎo)通位線時(shí)，由于互補(bǔ)位線隔離電路的控 制，互補(bǔ)位線并未隨之導(dǎo)通，從而降低了線上的電流功耗。因?yàn)檫x取的是2K 規(guī)模的存儲(chǔ)單元陣列， 一般位線或互補(bǔ)位線上的電容約140飛法(1飛法=10 — '5法)，經(jīng)過簡(jiǎn)單計(jì)算，相比以前沒有隔離電路控制的情況，電流消耗可降低 2毫安。
本發(fā)明靜態(tài)隨機(jī)存取存儲(chǔ)器的第二個(gè)實(shí)施例同樣選取2K規(guī)模的存儲(chǔ)單元
陣列進(jìn)行運(yùn)行試驗(yàn)^纟姿順序預(yù)充位線、導(dǎo)通位線、隔離位線，觀察位線及互 補(bǔ)位線上的電壓變化，以檢驗(yàn)隔離電路效果。
如圖5所示，運(yùn)行操作如下首先在位線隔離端施加代表預(yù)充位線的電壓 值VDD，接著在時(shí)鐘沿上跳時(shí)，打開字線選中存儲(chǔ)單元，在位線隔離端施加 代表導(dǎo)通位線的電壓值VPP，給位線施加電壓進(jìn)行寫"t喿作，然后在位線隔離端 施加代表隔離位線的電壓值VSS，觀察此時(shí)位線及互補(bǔ)位線上的電壓變化。
下面對(duì)于試驗(yàn)使用的電路做詳細(xì)闡述，如圖6所示，所述位線節(jié)點(diǎn)信號(hào)電 路，包括第一三輸入或非門l、第二三輸入或非門2、 二輸入或非門3、反相器 4、 PMOS管5、第一NMOS管6和第二NMOS管7，所述第一三輸入或非門l接 收第一地址信號(hào)、第二地址信號(hào)和寫使能信號(hào)，所述PMOS管5的柵極接收預(yù) 充信號(hào)、源極接收高電平、漏極與第一NMOS管6的源極相連，所述第一NMOS 管6的柵極與第一三輸入或非門1的輸出相連、漏極接地，所述第二三輸入或 非門2接收互補(bǔ)第一地址信號(hào)、互補(bǔ)第二地址信號(hào)和寫使能信號(hào)，所述第二 NMOS管7的柵極與第二三輸入或非門2的輸出相連、源極與第一NMOS管6的 源極相連、漏極與地相連，所述二輸入或非門3—端接收寫使能信號(hào)，另一端 與第一NMOS管6的源極相連并與所述反相器4的輸出相連，所述反相器4的輸 入與所述二輸入或非門3的輸出相連，所述二輸入或非門3輸出位線存儲(chǔ)節(jié)點(diǎn) 信號(hào)。所述訪問使能信號(hào)為低時(shí)，動(dòng)態(tài)隨機(jī)存儲(chǔ)器執(zhí)行寫操作；所述訪問使 能信號(hào)為高時(shí)，動(dòng)態(tài)隨機(jī)存儲(chǔ)器執(zhí)行讀操作。
如圖6所示，所述互補(bǔ)位線節(jié)點(diǎn)信號(hào)電路，包括第一三輸入或非門21、第 二三輸入或非門22、 二輸入或非門23、反相器24、 PMOS管25、第一NMOS管 26和第二NMOS管27，所述第一三輸入或非門21接收互補(bǔ)第一地址信號(hào)、第二 地址信號(hào)和寫使能信號(hào)，所述PMOS管25的柵極接收預(yù)充信號(hào)、源極接收高電 平、漏極與第一NMOS管的源極相連，所述第一NMOS管26的柵極與第一三輸
入或非門21的輸出相連、漏極接地，所述第二三輸入或非門22接收第一地址 信號(hào)、互補(bǔ)第二地址信號(hào)和寫使能信號(hào)，所述第二NMOS管27的柵極與第二三 輸入或非門22的輸出相連、源極與第一NMOS管26的源極相連、漏極與地相連， 所述二輸入或非門23—端接收寫使能信號(hào)，另一端與第一NMOS管26的源極相 連并與所述反相器24的輸出相連，所述反相器24的輸入與所述二輸入或非門 23的輸出相連，所述二輸入或非門23輸出互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信號(hào)。所述訪問 使能信號(hào)為低時(shí)，動(dòng)態(tài)隨機(jī)存儲(chǔ)器執(zhí)行寫操作；所述訪問使能信號(hào)為高時(shí)， 動(dòng)態(tài)隨機(jī)存儲(chǔ)器執(zhí)行讀操作。
由于動(dòng)態(tài)隨機(jī)存儲(chǔ)器對(duì)于時(shí)間敏感，為了防止信號(hào)間的竟?fàn)?，所述位線 或互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信號(hào)需要經(jīng)過延時(shí)電路的延時(shí)處理。所述延時(shí)電路采用 反相器鏈構(gòu)成。
如圖10所示，所述位線隔離電路的隔離信號(hào)電路，包括第一至第三反相 器51-53、三輸入與非門57、第一至第三二輸入與非門54 - 56、第一至第二 PMOS管58 - 59和NM()S管60，所述第一反相器51接收第二陣列選通信號(hào)，所 述三輸入與非門57接收位線存儲(chǔ)節(jié)點(diǎn)信號(hào)、第 一陣列選通信號(hào)和第一反相器 51的輸出，所述第一PMOS管58的柵極與三輸入與非門57的輸出相連、源極接 高電平、漏極與NMOS管60的源極相連，所述第二反相器52接收第二陣列選通 信號(hào)，所述第一二輸入與非門54接收互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信號(hào)和第 一陣列選通 信號(hào)，所述第二二輸入與非門55接收所述第二反相器52的輸出和所述第一二 輸入與非門54的輸出，所述NMOS管60的柵極與所述第二二輸入與非門55的輸 出相連、漏極接地，所述第三反相器53接收所述第二二輸入與非門55的輸出， 所述第三二輸入與非門56接收所述三輸入與非門57的輸出和所述第三反相器 53的輸出，所述第二PMOS管59的柵極與所述第三二輸入與非門56的輸出相 連、源極接高電平、漏極與所述NMOS管60的源極相連并輸出位線隔離信號(hào)。
如圖10所示，所述互補(bǔ)位線隔離電路的隔離信號(hào)電路，包括第一至第三
反相器61-63、三輸入與非門67、第一至第三二輸入與非門64-66、第一至 第二PMOS管68 - 69和NMOS管70,所述第 一反相器61接收第二陣列選通信 號(hào)，所述三輸入與非門67接收互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信號(hào)、第一陣列選通信號(hào)和 第 一反相器61的輸出，所述第一PMOS管68的柵極與三輸入與非門67的輸出相 連、源極接高電平、漏極與NMOS管70的源極相連，所述第二反相器62接收第 二陣列選通信號(hào)，所述第一二輸入與非門64接收位線存儲(chǔ)節(jié)點(diǎn)信號(hào)和第一陣 列選通信號(hào)，所述第二二輸入與非門65接收所述第二反相器62的輸出和所述 第一二輸入與非門64的輸出，所述NMOS管70的柵極與所述第二二輸入與非門 65的輸出相連、漏極接地，所述第三反相器63接收所述第二二輸入與非門65 的輸出，所述第三二輸入與非門66接收所述三輸入與非門67的輸出和所述第 三反相器63的輸出，所述第二PMOS管69的柵極與所述第三二輸入與非門66 的輸出相連、源極接高電平、漏極與所述NMOS管70的源極相連并輸出互補(bǔ)位 線隔離信號(hào)。
從圖5中可以看到，通過本發(fā)明動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的分離控制位線及互 補(bǔ)位線隔離端的隔離電路控制，當(dāng)導(dǎo)通位線時(shí)，由于互補(bǔ)位線隔離電路的控 制，互補(bǔ)位線并未隨之導(dǎo)通，從而降低了線上的電流功耗。因?yàn)檫x取的是2K 規(guī)模的存儲(chǔ)單元陣列， 一般位線或互補(bǔ)位線上的電容約140飛法(1飛法=10 — '5法)，經(jīng)過簡(jiǎn)單計(jì)算，相比以前沒有隔離電路控制的情況，電流消耗可降低 4毫安。
本發(fā)明動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的第三個(gè)實(shí)施例是分別對(duì)于相鄰的存儲(chǔ)單元 陣列進(jìn)行運(yùn)行試驗(yàn)，如圖ll所示，在四個(gè)不同的時(shí)刻，分別選中陣列0、打 開字線O,選中陣列0、打開字線l,第一陣列、打開字線0，選中第一陣列、 打開字線1，并且按導(dǎo)通、預(yù)充、隔離的順序在位線隔離端上施加相應(yīng)的電壓， 以觀察本發(fā)明靜態(tài)隨機(jī)存取存儲(chǔ)器的隔離電路的控制效果。試驗(yàn)結(jié)果如圖11
所示，由于隔離電^ 各的控制，位線或互補(bǔ)位線的隔離端始終在不同時(shí)刻打開， 從而降低了線上電流功耗。
綜上所述，通過位線隔離電^各和互補(bǔ)位線隔離電^各對(duì)位線及互補(bǔ)位線隔 離端的分離控制，使得同 一 時(shí)刻同 一存儲(chǔ)單元陣列的位線或互補(bǔ)位線只有一 條導(dǎo)通或斷開，從而降低了位線或互補(bǔ)位線上的電流功耗，進(jìn)而降低整個(gè)動(dòng) 態(tài)隨機(jī)存儲(chǔ)器的功耗。
權(quán)利要求
1.一種動(dòng)態(tài)隨機(jī)存儲(chǔ)器，包括控制存儲(chǔ)單元陣列位線導(dǎo)通、斷開的位線隔離端和控制存儲(chǔ)單元陣列互補(bǔ)位線導(dǎo)通、斷開的互補(bǔ)位線隔離端，其特征在于，所述位線隔離端的開啟和關(guān)閉由接收地址信號(hào)、互補(bǔ)地址信號(hào)和寫使能信號(hào)的位線隔離電路產(chǎn)生的位線隔離信號(hào)控制；所述互補(bǔ)位線隔離端的開啟和關(guān)閉由接收地址信號(hào)、互補(bǔ)地址信號(hào)和寫使能信號(hào)的互補(bǔ)位線隔離電路產(chǎn)生的互補(bǔ)位線隔離信號(hào)控制。
2. 如權(quán)利要求l所述的動(dòng)態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述位線隔離電路包括 接收地址信號(hào)、互補(bǔ)地址信號(hào)和寫使能信號(hào)并產(chǎn)生位線存儲(chǔ)節(jié)點(diǎn)信號(hào)的位 線節(jié)點(diǎn)信號(hào)電路和接收陣列選通信號(hào)、互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信號(hào)并產(chǎn)生位線 隔離信號(hào)控制位線隔離端的位線隔離信號(hào)電路。
3. 如權(quán)利要求l所述的動(dòng)態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述互補(bǔ)位線隔離電路 包括接收地址信號(hào)、互補(bǔ)地址信號(hào)和寫使能信號(hào)并產(chǎn)生互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn) 信號(hào)的互補(bǔ)位線節(jié)點(diǎn)信號(hào)電路和接收陣列選通信號(hào)、位線存儲(chǔ)節(jié)點(diǎn)信號(hào)并 產(chǎn)生互補(bǔ)位線隔離信號(hào)控制互補(bǔ)位線隔離端的互補(bǔ)位線隔離信號(hào)電路。
4. 如權(quán)利要求2所述的動(dòng)態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述位線隔離電路的節(jié) 點(diǎn)信號(hào)電路包括第一三輸入或非門(l)、第二三輸入或非門(2)、 二輸入或非 門(3)、反相器(4)、 PMOS管(5)、第一NMOS管(6)和第二NMOS管(7)，所述 第一三輸入或非門(l)接收第一地址信號(hào)、第二地址信號(hào)和寫使能信號(hào)，所 述PMOS管(5)的柵極接收預(yù)充信號(hào)、源極接收高電平、漏極與第一NMOS 管(6)的源極相連，所述第一NMOS管(6)的柵極與第一三輸入或非門(l)的輸 出相連、漏極接地，所述第二三輸入或非門(2)接收互補(bǔ)第一地址信號(hào)、互 補(bǔ)第二地址信號(hào)和寫使能信號(hào)，所述第二NMOS管(7)的柵極與第二三輸入 或非門(2)的輸出相連、源極與第一NMOS管(6)的源極相連、漏極與地相連， 所述二輸入或非門(3)—端接收寫使能信號(hào)，另 一端與第一NMOS管(6)的源極相連并與所述反相器(4)的輸出相連，所述反相器(4)的輸入與所述二輸入 或非門(3)的輸出相連，所述二輸入或非門(3)輸出位線存儲(chǔ)節(jié)點(diǎn)信號(hào)。
5. 如權(quán)利要求3所述的動(dòng)態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述互補(bǔ)位線隔離電路 的節(jié)點(diǎn)信號(hào)電路包括第一三輸入或非門(21)、第二三輸入或非門(22)、 二輸 入或非門(23)、反相器(24)、 PMOS管(25)、第一NMOS管(26)和第二NMOS 管(27),所述第一三輸入或非門(21)接收互補(bǔ)第一地址信號(hào)、第二地址信號(hào) 和寫使能信號(hào)，所述PMOS管(25)的柵極接收預(yù)充信號(hào)、源極接收高電平、 漏極與第一NMOS管的源極相連，所述第一NMOS管(26)的柵極與第一三輸 入或非門(21)的輸出相連、漏極接地，所述第二三輸入或非門(22)接收第一 地址信號(hào)、互補(bǔ)第二地址信號(hào)和寫使能信號(hào)，所述第二NMOS管(27)的柵極 與第二三輸入或非門(22)的輸出相連、源極與第一NMOS管(26)的源極相 連、漏極與地相連，所述二輸入或非門(23)—端接收寫使能信號(hào)，另一端 與第一NMOS管(26)的源極相連并與所述反相器(24)的輸出相連，所述反相 器(24)的輸入與所述二輸入或非門(23)的輸出相連，所述二輸入或非門(23) 輸出互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信號(hào)。
6. 如權(quán)利要求5或6所述的動(dòng)態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述訪問使能信號(hào) 為低時(shí)，動(dòng)態(tài)隨機(jī)存儲(chǔ)器執(zhí)行寫操作；所述訪問使能信號(hào)為高時(shí)，動(dòng)態(tài)隨 機(jī)存儲(chǔ)器執(zhí)行讀操作。
7. 如權(quán)利要求5或6所述的動(dòng)態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述位線或互補(bǔ)位 線存儲(chǔ)節(jié)點(diǎn)信號(hào)需要經(jīng)過反相器鏈構(gòu)成的延時(shí)電路的延時(shí)處理，得到延遲 位線或互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信號(hào)。
8. 如權(quán)利要求2或3所述的動(dòng)態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述隔離信號(hào)電路 包括應(yīng)用于位線或互補(bǔ)位線導(dǎo)通、斷開兩種狀態(tài)的隔離信號(hào)電路以及應(yīng)用 于位線或互補(bǔ)位線預(yù)充、導(dǎo)通、斷開三種狀態(tài)的隔離信號(hào)電路。
9. 如權(quán)利要求8所述的動(dòng)態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述應(yīng)用于位線導(dǎo)通、 斷開兩種狀態(tài)的位線隔離電路的隔離信號(hào)電路包括反相器(31)、第一二輸 入與非們(32)和第二二輸入與非門(33),所述反相器(3 l)接收第二陣列選通 信號(hào)，所述第一二輸入與非門(32)接收第一陣列選通信號(hào)和延遲互補(bǔ)位線 存儲(chǔ)節(jié)點(diǎn)信號(hào)，所述第二二輸入與非門(33)與反相器(3l)輸出和第一二輸入 與非門(32)相連，所述第二二輸入與非門(33)輸出位線隔離信號(hào)。
10. 如權(quán)利要求8所述的動(dòng)態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述應(yīng)用于互補(bǔ)位線導(dǎo) 通、斷開兩種狀態(tài)的互補(bǔ)位線隔離電路的隔離信號(hào)電路，包括反相器(41)、 第一二輸入與非們(42)和第二二輸入與非門(43)，所述反相器(41)接收第二 陣列選通信號(hào)，所述第一二輸入與非門(42)接收第一陣列選通信號(hào)和延遲 位線存儲(chǔ)節(jié)點(diǎn)信號(hào)，所述第二二輸入與非門(43)與反相器輸出和第一二輸 入與非門(42)相連，所述第二二輸入與非門(43)輸出互補(bǔ)位線隔離信號(hào)。
11.如權(quán)利要求8所述的動(dòng)態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述應(yīng)用于位線預(yù)充、 導(dǎo)通、斷開三種狀態(tài)的位線隔離電路的隔離信號(hào)電路，包括第一至第三反 相器(51)-(53)、三輸入與非門(57)、第一至第三二輸入與非門(54)-(56)、 第一至第二PMOS管(58)-(59)和NMOS管(60),所述第一反相器(51)接收第 二陣列選通信號(hào)，所述三輸入與非門(57)接收位線存儲(chǔ)節(jié)點(diǎn)信號(hào)、第一陣 列選通信號(hào)和第一反相器(51 )的輸出，所述第一PMOS管(58)的柵極與三輸 入與非門(57)的輸出相連、源極接高電平、漏極與NMOS管(60)的源極相連， 所述第二反相器(52)接收第二陣列選通信號(hào)，所述第一二輸入與非門(54) 接收互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信號(hào)和第一陣列選通信號(hào)，所述第二二輸入與非門 (55)接收所述第二反相器(52)的輸出和所述第一二輸入與非門(54)的輸出， 所述NMOS管(60)的柵極與所述第二二輸入與非門(55)的輸出相連、漏極接 地，所述第三反相器(53)接收所述第二二輸入與非門(55)的輸出，所述第三 二輸入與非門(56)接收所述三輸入與非門(57)的輸出和所述第三反相器(53) 的輸出，所述第二PMOS管(59)的柵極與所述第三二輸入與非門(56)的輸出 相連、源極接高電平、漏極與所述NMOS管(60)的源極相連并輸出位線隔離信號(hào)。
12.如權(quán)利要求8所述的動(dòng)態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述應(yīng)用于互補(bǔ)位線預(yù) 充、導(dǎo)通、斷開三種狀態(tài)的互補(bǔ)位線隔離電路的隔離信號(hào)電路，包括第一 至第三反相器(61)-(63)、三輸入與非門(67)、第一至第三二輸入與非門(64) -(66)、第一至第二PMOS管(68)-(69)和NMOS管(70)，所述第一反相器(61) 接收第二陣列選通信號(hào)，所述三輸入與非門(67)接收互補(bǔ)位線存儲(chǔ)節(jié)點(diǎn)信 號(hào)、第一陣列選通信號(hào)和第一反相器(61)的輸出，所述第一PMOS管(68)的 柵極與三輸入與非門(67)的輸出相連、源極接高電平、漏極與NMOS管(70)的源極相連，所述第二反相器(62)接收第二陣列選通信號(hào)，所述第一二輸 入與非門(64)接收位線存儲(chǔ)節(jié)點(diǎn)信號(hào)和第一陣列選通信號(hào)，所述第二二輸入與非門(65)接收所述第二反相器(62)的輸出和所述第一二輸入與非門(64) 的輸出，所述NMOS管(70)的柵極與所述第二二輸入與非門(65)的輸出相 連、漏極接地，所述第三反相器(63)接收所述第二二輸入與非門(65)的輸出， 所述第三二輸入與非門(66)接收所述三輸入與非門(67)的輸出和所述第三 反相器(63)的輸出，所述第二PMOS管(69)的柵極與所述第三二輸入與非門 (66)的輸出相連、源極接高電平、漏極與所述NMOS管(70)的源極相連并輸 出互補(bǔ)位線隔離信號(hào)。
全文摘要
本發(fā)明公開了一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，特別是涉及使寫操作功耗降低的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。本發(fā)明動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器提供了控制位線隔離端的位線隔離電路和控制互補(bǔ)位線隔離端的互補(bǔ)位線隔離電路，所述位線或互補(bǔ)位線隔離電路包括位線或互補(bǔ)位線節(jié)點(diǎn)信號(hào)電路和位線或互補(bǔ)位線隔離信號(hào)電路，所述位線或互補(bǔ)位線隔離電路產(chǎn)生位線或互補(bǔ)位線隔離信號(hào)，通過位線或互補(bǔ)位線隔離信號(hào)對(duì)于位線隔離端和互補(bǔ)位線隔離端實(shí)現(xiàn)分別獨(dú)立控制，使得同一時(shí)刻同一存儲(chǔ)單元陣列上的位線或互補(bǔ)位線只有一條導(dǎo)通，從而降低了位線或互補(bǔ)位線上的電流功耗，進(jìn)而降低整個(gè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的功耗。
文檔編號(hào)G11C11/4094GK101192447SQ200610118819
公開日2008年6月4日 申請(qǐng)日期2006年11月28日 優(yōu)先權(quán)日2006年11月28日
發(fā)明者趙光來 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司