本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種SRAM器件及其電子裝置。

背景技術(shù)：

靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)作為一種重要的存儲(chǔ)器件被廣泛應(yīng)用于數(shù)字與通訊電路設(shè)計(jì)中，其因?yàn)榫哂泄男　⒆x取速讀快等優(yōu)點(diǎn)而廣泛應(yīng)用于數(shù)據(jù)的存儲(chǔ)。

SRAM器件具有由多個(gè)SRAM單元構(gòu)成的矩陣結(jié)構(gòu)，典型的SRAM單元如圖1A所示包括六個(gè)MOS管(即具有6T結(jié)構(gòu))，其中下拉晶體管(PD)和儲(chǔ)存基本單元到用于讀寫的位線(Bit Line)的控制開關(guān)(PG)通常為NMOS，上拉晶體管(PU)為PMOS，一對(duì)PU和PD構(gòu)成CMOS反相器。為了降低SRAM單元占用的芯片面積，設(shè)計(jì)SRAM單元版圖時(shí)，如圖1B所示，通常PU、PD和PG的鰭片(Fin)100的數(shù)量關(guān)系為PU:PD:PG＝1:1:1。但是，通過(guò)讀寫噪聲容限分析可知，PU:PD:PG＝1:1:1的SRAM單元具有較低的靜態(tài)噪聲容限和寫容限，為了解決這一問(wèn)題，設(shè)計(jì)SRAM單元版圖時(shí)，需要將β值(PD/PG)設(shè)定為不小于1.2，將γ值(PG/PU)設(shè)定為不小于1.5?，F(xiàn)有技術(shù)通常通過(guò)改變PU、PD和PG的鰭片的數(shù)量關(guān)系來(lái)提高β值和γ值，例如，設(shè)計(jì)SRAM單元版圖時(shí)，如圖1C所示，PU、PD和PG的鰭片101的數(shù)量關(guān)系為PU:PD:PG＝1:2:2，其弊端是增大SRAM單元占用的芯片面積以及降低SRAM單元的數(shù)據(jù)保持穩(wěn)定性(α值(PU/PD)小于1)。

因此，需要提出一種SRAM單元，以解決上述問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種SRAM器件，所述SRAM 器件具有由多個(gè)SRAM單元構(gòu)成的矩陣結(jié)構(gòu)，所述SRAM單元包括至少一并聯(lián)連接的第一PU晶體管和第二PU晶體管，其中所述第一PU晶體管包括控制柵，所述控制柵的柵極連接到寫字線WWL；所述第二PU晶體管包括工作柵，所述工作柵連接到字線WL。

在一個(gè)示例中，所述SRAM單元還包括至少一PD晶體管和至少一PG晶體管。

在一個(gè)示例中，所述并聯(lián)連接的第一PU晶體管和第二PU晶體管的漏極和源極分別連接到漏極電源V_dd和所述PD晶體管的漏極。

在一個(gè)示例中，所述SRAM單元具有6T結(jié)構(gòu)，所述6T結(jié)構(gòu)中的PU晶體管、PD晶體管和PG晶體管的鰭片的數(shù)量關(guān)系為PU:PD:PG＝1:2:2或者PU:PD:PG＝1:4:2。

在一個(gè)示例中，當(dāng)所述WWL＝1、所述WL＝0時(shí)，α值為1；當(dāng)所述WWL＝0、所述WL＝1時(shí)，γ值為2。

在一個(gè)示例中，所述第一PU晶體管和所述第二PU晶體管為鰭片型晶體管，兩者共用同一鰭片。

在一個(gè)實(shí)施例中，本發(fā)明還提供一種電子裝置，所述電子裝置包括所述SRAM器件。

根據(jù)本發(fā)明，在不增加PU晶體管的鰭片的數(shù)量且增加PD晶體管和PG晶體管的鰭片的數(shù)量的前提下，有效提升所述SRAM器件的寫容限的同時(shí)，改善數(shù)據(jù)保持穩(wěn)定性。

附圖說(shuō)明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。

附圖中：

圖1A為現(xiàn)有的SRAM單元的電路圖；

圖1B為圖1A示出的SRAM單元的PU:PD:PG＝1:1:1的版圖的示意圖；

圖1C為圖1A示出的SRAM單元的PU:PD:PG＝1:2:2的版圖的示意圖；

圖2為本發(fā)明提出的SRAM單元的電路圖；

圖3為圖2示出的SRAM單元的版圖的示意圖；

圖4為圖2示出的SRAM單元的另一版圖的示意圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的SRAM器件及其電子裝置。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。

[示例性實(shí)施例一]

為了解決現(xiàn)有的PU、PD和PG的鰭片的數(shù)量關(guān)系為PU:PD:PG＝1:2:2的6T結(jié)構(gòu)SRAM單元具有較差的數(shù)據(jù)保持穩(wěn)定性的問(wèn)題，本發(fā)明提出一種SRAM單元，如圖2所示，與現(xiàn)有的6T結(jié)構(gòu)SRAM單元相比(參見圖1A)，PU晶體管增加一控制柵，該控制柵連接到寫字線WWL，PU晶體管的工作柵仍然連接到字線WL，PU晶體管的漏極和源極仍然分別連接到漏極電源V_dd和PD晶體管的漏極。

設(shè)計(jì)如圖2所示的SRAM單元版圖時(shí)，如圖3所示，PU的鰭片300的數(shù)量為1，PD和PG的鰭片301的數(shù)量均為2；PU晶體管增加一控制柵，該控制柵連接到寫字線WWL，PU晶體管的工作柵連接到字線WL，當(dāng)寫字線具有高電平即WWL＝1、字線WL具有低電平即WL＝0時(shí)，PU的鰭片300被一分為二，相當(dāng)于數(shù)量為2，此時(shí)，α值(PU/PD)為1，該SRAM單元具有良好的數(shù)據(jù)保持穩(wěn)定性；當(dāng)寫 字線具有低電平即WWL＝0、字線WL具有高電平即WL＝1時(shí)，PU的鰭片300的數(shù)量仍然為1，此時(shí)，γ值(PG/PU)為2，該SRAM單元具有較高的寫容限。

由于PD和PG的鰭片301的數(shù)量均為2，β值(PD/PG)為1，因此，該SRAM單元的靜態(tài)噪聲容限不發(fā)生變化。為了使該SRAM單元具有更高的靜態(tài)噪聲容限，設(shè)計(jì)該SRAM單元版圖時(shí)，如圖4所示，使PD的鰭片402的數(shù)量均為4，PG的鰭片403的數(shù)量均為2，此時(shí)，β值(PD/PG)為2，可以大幅提升該SRAM單元的靜態(tài)噪聲容限。

根據(jù)本發(fā)明，在不增加PU的鰭片的數(shù)量且增加PD和PG的鰭片的數(shù)量的前提下，有效提升所述SRAM器件寫容限的同時(shí)，改善數(shù)據(jù)保持穩(wěn)定性，對(duì)靜態(tài)噪聲容限則沒(méi)有影響。

采用常規(guī)的鰭片晶體管制造工藝形成該SRAM單元，作為示例，其工藝步驟包括：提供半導(dǎo)體襯底，半導(dǎo)體襯底的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅等；在半導(dǎo)體襯底上形成硬掩膜層，形成所述硬掩膜層可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的各種適宜的工藝，例如化學(xué)氣相沉積工藝，所述硬掩膜層的材料可以為氮化物，優(yōu)選氮化硅；圖案化所述硬掩膜層，形成用于蝕刻半導(dǎo)體襯底以在其上形成鰭片的掩膜；蝕刻半導(dǎo)體襯底以在其上形成鰭片；采用濕法蝕刻工藝去除所述掩膜；在鰭片的兩端形成隔離結(jié)構(gòu)；在鰭片的兩端形成外延材料層作為源/漏極；在鰭片的兩側(cè)及頂部形成柵極結(jié)構(gòu)，柵極結(jié)構(gòu)包括自下而上層疊的柵極介電層、柵極材料層和柵極硬掩蔽層；在柵極結(jié)構(gòu)兩側(cè)形成緊靠柵極結(jié)構(gòu)的偏移側(cè)墻；去除位于鰭片兩側(cè)的偏移側(cè)墻；在半導(dǎo)體襯底上依次形成具有可產(chǎn)生應(yīng)力特性的接觸孔蝕刻停止層和層間介電層，執(zhí)行化學(xué)機(jī)械研磨以露出柵極結(jié)構(gòu)的頂部；去除柵極結(jié)構(gòu)，在留下的溝槽中形成高k-金屬柵極結(jié)構(gòu)，此結(jié)構(gòu)包括自下而上層疊的高k介電層、覆蓋層、功函數(shù)金屬層、阻擋層和金屬材料層；形成另一層間介電層，然后，在上述層間介電層中形成連通所述金屬柵極結(jié)構(gòu)的頂部以及所述源/漏區(qū)極的接觸孔，通過(guò)所述接觸孔，在露出的所述金屬柵極結(jié)構(gòu)的頂部以及所述源/漏區(qū)極上形成自對(duì)準(zhǔn)硅化物，填充金屬(通常為鎢)于所述接觸孔中形成連 接實(shí)施后端制造工藝而形成的互連金屬層與所述自對(duì)準(zhǔn)硅化物的接觸塞；形成多個(gè)互連金屬層，通常采用雙大馬士革工藝來(lái)完成；形成金屬焊盤，用于實(shí)施器件封裝時(shí)的引線鍵合。

[示例性實(shí)施例二]

本發(fā)明還提供一種電子裝置，其包括如本發(fā)明示例性實(shí)施例一所描述的SRAM器件。所述電子裝置可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、VCD、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可以是任何包括所述半導(dǎo)體器件的中間產(chǎn)品。所述電子裝置，由于使用了所述半導(dǎo)體器件，因而具有更好的性能。

本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。