1.一種集成電路，包括：
第一金屬層；
介電層；以及
通過所述介電層電容性地聯(lián)接到所述第一金屬層的第二金屬層，其中所述第二金屬層包括電子泄露路徑，所述電子泄露路徑用于提供預(yù)定泄露時(shí)間段內(nèi)從所述第二金屬層的電荷泄露。
2.根據(jù)權(quán)利要求1所述的集成電路，其中所述電子泄露路徑的橫截面積確定所述預(yù)定泄露時(shí)間段。
3.根據(jù)權(quán)利要求1所述的集成電路，其中所述第二金屬層包括通過所述電子泄露路徑聯(lián)接到相鄰部分的電子塊部分，并且其中所述電子泄露路徑提供從所述電子塊部分到所述相鄰部分的電荷泄露。
4.根據(jù)權(quán)利要求3所述的集成電路，其中所述第二金屬層包括包含所述電子泄露路徑的中間部分，所述中間部分從所述第二金屬層延伸到所述第一金屬層和所述介電層中之一。
5.根據(jù)權(quán)利要求3所述的集成電路，其中所述電子泄露路徑包括將所述電子塊部分連接到所述相鄰部分的至少一個(gè)金屬梁。
6.根據(jù)權(quán)利要求1所述的集成電路，其中所述集成電路是電可編程只讀存儲(chǔ)器(EPROM)芯片。
7.根據(jù)權(quán)利要求1所述的集成電路，其中所述集成電路可包括多個(gè)位元，并且其中所述電子泄露路徑提供給所述多個(gè)位元中的每一個(gè)位元，并且其中多個(gè)電子泄露路徑中的每一個(gè)電子泄露路徑提供相應(yīng)的預(yù)定泄露時(shí)間段內(nèi)的電荷泄露。
8.一種集成電路，包括：
第一金屬層；以及
電容性地聯(lián)接到所述第一金屬層的第二金屬層，所述第二金屬層包括通過至少一個(gè)金屬梁聯(lián)接到相鄰部分的電子塊部分，其中所述至少一個(gè)金屬梁提供從所述電子塊部分到所述相鄰部分的電荷泄露。
9.根據(jù)權(quán)利要求8所述的集成電路，其中所述第二金屬層布置在多晶硅柵層的頂部并且連接到所述多晶硅柵層，并且其中所述多晶硅柵層與所述第二金屬層形成浮柵。
10.根據(jù)權(quán)利要求9所述的集成電路，其中所述至少一個(gè)金屬梁提供預(yù)定泄露時(shí)間段內(nèi)從所述浮柵的電荷泄露。
11.根據(jù)權(quán)利要求8所述的集成電路，其中所述集成電路包括用于將所述第一金屬層聯(lián)接到所述第二金屬層的介電層。
12.根據(jù)權(quán)利要求8所述的集成電路，其中所述至少一個(gè)金屬梁的橫截面限定從所述電子塊部分到所述相鄰部分的電荷泄露速率。
13.根據(jù)權(quán)利要求8所述的集成電路，其中所述集成電路是非易失性存儲(chǔ)器芯片。
14.根據(jù)權(quán)利要求8所述的集成電路，其中所述電子塊部分與所述相鄰部分被中間部分分開，所述至少一個(gè)金屬梁提供在所述中間部分中。
15.根據(jù)權(quán)利要求14所述的集成電路，其中所述中間部分從所述第二金屬層延伸到介電層和所述第一金屬層中之一。