集成電路通常包括諸如電阻、電容、二極管和晶體管的、制造為單個(gè)單元的多個(gè)電子部件。由于相比較于分立電路的更低的成本、更小的尺寸和更強(qiáng)的性能，集成電路已經(jīng)變得在電子設(shè)備中幾乎無(wú)處不在。許多電子設(shè)備（諸如消費(fèi)性電子產(chǎn)品、汽車(chē)、計(jì)算系統(tǒng)和與計(jì)算系統(tǒng)關(guān)聯(lián)的其他設(shè)備）包括用于實(shí)施各種任務(wù)的集成電路。因此，根據(jù)要被實(shí)施的最終任務(wù)，各種集成電路可具有不同配置。

附圖說(shuō)明

參考附圖提供詳細(xì)的描述。在圖中，附圖標(biāo)記最左側(cè)的數(shù)字標(biāo)識(shí)其中附圖標(biāo)記首次出現(xiàn)的圖。貫穿整個(gè)圖，使用相同的標(biāo)記以指示相似的特征和部件。

圖1根據(jù)本主題的示例圖示集成電路的截面圖。

圖2a根據(jù)本主題的示例圖示對(duì)集成電路的各個(gè)層進(jìn)行描繪的截面圖。

圖2b和圖2c根據(jù)本主題的示例圖示集成電路的第二金屬層。

圖3根據(jù)本主題的另一示例圖示集成電路的第二金屬層。

具體實(shí)施方式

根據(jù)本主題的示例描述了一種諸如存儲(chǔ)器芯片的集成電路。諸如易失性和非易失性存儲(chǔ)器芯片的集成電路，可用在例如消費(fèi)性電子產(chǎn)品、計(jì)算設(shè)備和其它電子設(shè)備中。集成電路可以包括第一金屬層和通過(guò)介電層電容性地聯(lián)接到第一金屬層的第二金屬層。在示例中，第一金屬層可與控制柵關(guān)聯(lián)，并且第二金屬層可與浮柵關(guān)聯(lián)。第二金屬層可包括電子塊部分和與電子塊部分相鄰的部分（也稱(chēng)作相鄰部分）。

在示例中，形成電子塊部分使得正電容耦合率得以實(shí)現(xiàn)。電容耦合率可以是控制柵與浮柵之間的電容和浮柵與具有源結(jié)及漏結(jié)的半導(dǎo)體基板層之間的電容的比率。電子塊部分可以與相鄰部分分開(kāi)預(yù)定距離。

在電荷被施加到集成電路中的相應(yīng)位元時(shí)，電子塊部分可以包括自由電子。在一個(gè)示例中，集成電路中的每個(gè)位元可以具有相應(yīng)的第一金屬層、第二金屬層和半導(dǎo)體基板層。因此，在電荷施加到與位元關(guān)聯(lián)的漏結(jié)時(shí)，該位元可被充電。當(dāng)充電時(shí)，來(lái)自電子塊部分的存儲(chǔ)的電子可以在泄露時(shí)間段內(nèi)通過(guò)電子泄露路徑泄露到相鄰部分。

可以在電子塊部分與相鄰部分之間提供電子泄露路徑。在示例中，可以以形成在第二金屬層中的電子塊部分與相鄰部分之間的一個(gè)或多個(gè)金屬梁的方式提供電子泄露路徑。在一個(gè)示例中，電子泄露路徑的橫截面可以確定預(yù)定泄露時(shí)間段的持續(xù)時(shí)間。進(jìn)一步，在預(yù)定泄露時(shí)間段內(nèi)，電荷、電子的泄露可以將集成電路的相應(yīng)位元的狀態(tài)從已編程狀態(tài)改變成未編程狀態(tài)。與傳統(tǒng)的、其中施加的電荷可以存儲(chǔ)非常長(zhǎng)的時(shí)段（典型地是年級(jí)）的非易失性存儲(chǔ)器芯片不同，預(yù)定泄露時(shí)間段可以是，例如秒級(jí)、分鐘級(jí)或小時(shí)級(jí)。

因此，可以以較長(zhǎng)持續(xù)時(shí)間另外存儲(chǔ)電荷的位元可以在預(yù)定泄露時(shí)間段內(nèi)丟失電荷。因此，在示例中，諸如易失性存儲(chǔ)器芯片和非易失性存儲(chǔ)器芯片之類(lèi)的存儲(chǔ)器芯片可以具有在相應(yīng)的預(yù)定泄露時(shí)間段內(nèi)可改變狀態(tài)的一個(gè)或多個(gè)位元。所描述的集成電路可以用于多種應(yīng)用，比如，檢驗(yàn)消耗品（諸如包括墨盒和滴定打印頭的打印盒）上的電路的質(zhì)量。進(jìn)一步，在一個(gè)示例中，傳統(tǒng)的系統(tǒng)和方法可用于測(cè)試本集成電路和對(duì)本集成電路進(jìn)行編程，從而在不導(dǎo)致額外成本的情況下，使得在各種設(shè)備中使用本集成電路是方便的。

以上所討論的集成電路在圖中和下面的相關(guān)說(shuō)明書(shū)中進(jìn)一步描述。應(yīng)當(dāng)注意，說(shuō)明書(shū)和圖僅闡釋本主題的原理。因此將認(rèn)識(shí)到的是，盡管未在本文中詳盡地描述或示出，體現(xiàn)本主題的原理的各種設(shè)置可以從說(shuō)明書(shū)中想到并且包括在其范圍之內(nèi)。

圖1根據(jù)本主題的實(shí)施例圖示集成電路100的截面圖。在示例中，集成電路100可以是非易失性存儲(chǔ)器芯片，諸如電可編程只讀存儲(chǔ)器（EPROM）芯片。在另一示例中，集成電路可以包括多個(gè)可編程位元。如所圖示的，集成電路100可包括通過(guò)介電層115電容性地聯(lián)接到第二金屬層110的第一金屬層105。為了解釋的目的，當(dāng)從上至下描述集成電路時(shí)，最先遇到的金屬層被稱(chēng)為第一金屬層105，并且后續(xù)金屬層被稱(chēng)為第二金屬層110。

在示例中，第二金屬層110可包括電子塊部分120和與電子塊部分120相鄰的另一部分，該另一部分也稱(chēng)為相鄰部分125。電子塊部分120和相鄰部分125可以通過(guò)與中間部分130對(duì)應(yīng)的距離分開(kāi)。中間部分130可以包括作為電子泄露路徑的金屬連接?？梢砸噪娮訅K部分120與相鄰部分125之間的一個(gè)或多個(gè)金屬梁（圖1中未示出）的方式提供金屬連接。因此，電子塊部分120可以通過(guò)金屬連接（即，電子泄露路徑）連接到相鄰部分125。電子泄露路徑可以提供從電子塊部分120到相鄰部分125的電子泄露。在示例中，電子泄露路徑可以提供為中間部分130中的一個(gè)或多個(gè)金屬梁。電子泄露路徑和金屬梁參考圖2a-圖2c和圖3更詳細(xì)地討論。

進(jìn)一步，通過(guò)電子泄露路徑的電子泄露可以在預(yù)定泄露時(shí)間段內(nèi)實(shí)現(xiàn)。之后，這可以導(dǎo)致集成電路100的位元的狀態(tài)變化。在一種情況下，可以為集成電路中的多個(gè)位元中的每一個(gè)提供電子泄露路徑。在所述情況下，與每個(gè)這種位元對(duì)應(yīng)的第二金屬層110可以包括通過(guò)金屬連接聯(lián)接到相鄰部分125的電子塊部分120，以提供在對(duì)應(yīng)的預(yù)定泄露時(shí)間段內(nèi)的自由電子的泄露。

圖2a根據(jù)本主題的示例圖示對(duì)與集成電路200中的位元對(duì)應(yīng)的各個(gè)層進(jìn)行示出的截面圖。以下描述參考EPROM芯片解釋?zhuān)欢鴮⒄J(rèn)識(shí)到的是，即便有少許變化，本文討論的原理也可以延伸到其它集成電路。在示例中，集成電路200包括具有n-參雜區(qū)域和p-參雜區(qū)域207的半導(dǎo)體基板層205。n-參雜區(qū)域可以形成源結(jié)210和漏結(jié)215。進(jìn)一步，p-參雜區(qū)域207的一部分可以提供在漏結(jié)215與源結(jié)210之間。半導(dǎo)體基板層205可以包括，比如硅基板。進(jìn)一步，在一個(gè)示例中，半導(dǎo)體基板層205可以具有大約675微米的厚度，并且源結(jié)210和漏結(jié)215可以具有大約1-1.5微米范圍的厚度。

在半導(dǎo)體基板層205的頂部，可以提供氧化層220，在氧化層220之后可以跟隨多晶硅柵層225。氧化層220可以包括，例如二氧化硅，并且在一個(gè)示例中可以具有大約700埃（A）的厚度。進(jìn)一步，在一個(gè)示例中，多晶硅柵層225可以具有大約3600A的厚度。氧化層220可以將多晶硅柵層225電容性地聯(lián)接到半導(dǎo)體基板層205。在多晶硅柵層225上以及部分地圍繞多晶硅柵層225和氧化層220，可以提供柵極介電層230，柵極介電層230之后可跟隨第二金屬層235。第二金屬層235可被理解為第二金屬層110的示例實(shí)現(xiàn)方式。介電層115可被提供在第二金屬層235的頂部，以將第二金屬層235連接到第一金屬層105。在一個(gè)示例中，柵極介電層230可包括硼磷硅酸鹽玻璃（BPSG）/無(wú)參雜硅玻璃（USG）或磷硅酸鹽玻璃（PSG）/再氧化，并且可以具有大約10-12KA的厚度。進(jìn)一步，介電層115可包括，比如原硅酸四乙酯（TEOS）/氮化硅（SIN）或SIN/碳化硅（SiC），并且在一個(gè)示例中可以具有大約4-5KA的厚度。

在示例中，第一金屬層105可以形成EPROM芯片的控制柵，并且沿著多晶硅柵層225的第二金屬層235可以形成浮柵。第二金屬層235可以包括在其間具有中間部分130（圖2a中未標(biāo)記）的電子塊部分120和相鄰部分125?？梢赃x擇塊部分120的橫截面使得正電容耦合率被保持。如之前描述的，電容耦合率可被理解成控制柵與浮柵之間的電容和浮柵與半導(dǎo)體基板層205之間的電容的比率。在示例中，第二金屬層235可以包括鋁硅銅（AlCuSi）、鉭鋁（TaAl）/銅鋁（Alcu），并且可以具有大約5KA的厚度。進(jìn)一步，第一金屬層105可以包括TaAl/AlCu或Ta/Au，并且在一個(gè)示例中可具有大約4-5KA的厚度。

在操作中，漏結(jié)215上的高電壓偏置可以生成高能電子，并且漏結(jié)215與控制柵之間的正偏置可以將生成的電子中的一些拉到浮柵。當(dāng)越來(lái)越多的電子被拉到浮柵上時(shí)，使浮柵傳導(dǎo)電流的電壓增加，并且最終電壓可以變得超過(guò)集成電路200的操作電壓。這使得浮柵阻斷電流并且儲(chǔ)存被施加的電荷，即自由電子。

在示例中，自由電子可被存儲(chǔ)在電子塊部分120中。存儲(chǔ)的電子可以通過(guò)電子泄露路徑泄露，可以以例如布置在第二金屬層235的電子塊部分120與相鄰部分125之間的金屬梁240的方式提供該電子泄露路徑。在一個(gè)示例中，金屬梁240可以由形成第二金屬層235的成分形成。金屬梁240的形成和電子的泄露參考圖2b和圖2c的描述詳細(xì)討論。

圖2b圖示形成在電子塊部分120與相鄰部分125之間的金屬梁240，并且圖2c根據(jù)本主題的示例示意性地圖示金屬梁240形成之前的集成電路200的第二金屬層235的橫截面。在示例中，金屬梁240可以形成為不完全蝕刻處理的殘留物。通常，實(shí)施蝕刻以供集成電路的各個(gè)層的圖案化。為了圖案化第二金屬層235，可以在第二金屬層235上提供光刻膠245。進(jìn)一步，在蝕刻時(shí)，可以選擇性地去除光刻膠245的區(qū)域和在下面的第二金屬層235以形成電子塊部分120、相鄰部分125和它們之間的金屬梁240。因此，在蝕刻時(shí)，可以不完全蝕刻第二金屬層235，并且蝕刻后的第二金屬的殘留物可以形成金屬梁240。

比如，圖2c中所示出的突起250，在蝕刻時(shí)可以形成用于將相鄰部分125連接到電子塊部分120的金屬梁240。因此，基于金屬梁240的形成，存儲(chǔ)在浮柵中的自由電子可以泄露到充當(dāng)電氣接地的相鄰部分125。

進(jìn)一步，金屬梁240的橫截面可以確定預(yù)定泄露時(shí)間段。例如，金屬梁240的橫截面越大，通過(guò)電子泄露路徑的電子的衰減速率就可以越高。因此，在制造期間可以這樣選擇金屬梁240的橫截面，使得電子在預(yù)定泄漏時(shí)間段內(nèi)從電子塊部分120泄露。在示例中，金屬梁240的厚度可以在埃米至納米的范圍內(nèi)并且預(yù)定泄露持續(xù)時(shí)間可以是至少一秒鐘。另外，當(dāng)金屬梁240相當(dāng)薄時(shí)，泄露路徑的阻抗可以是高的，其之后不會(huì)影響集成電路200的正常編程。進(jìn)一步，由于金屬梁240可以是薄的，因此最終的集成電路可以看起來(lái)與傳統(tǒng)集成電路相似。

圖3根據(jù)本主題的示例示意性地圖示集成電路300的一部分。與集成電路200相似，集成電路300可以包括：具有源結(jié)210（圖3中未示出）和漏結(jié)215（圖3中未示出）的半導(dǎo)體基板層205（圖3中未示出），以及源結(jié)210。進(jìn)一步，半導(dǎo)體基板層205還可以包括p-參雜區(qū)域207（圖3中未示出），其中p-參雜區(qū)域207的一部分可以提供在漏結(jié)215與源結(jié)210之間。集成電路300還可以包括氧化層220（圖3中未示出）、多晶硅柵層225和柵極介電層230（圖3中未示出）。

柵極介電層230可以被通過(guò)介電層115電容性地聯(lián)接到第一金屬層105的第二金屬層305跟隨?？梢员焕斫獬傻诙饘賹?10的示例實(shí)現(xiàn)方式的第二金屬層305可以包括電子塊部分120，電子塊部分120在集成電路300的相應(yīng)位元被編程時(shí)包括大量電子。電子塊部分120可以通過(guò)電子泄露路徑聯(lián)接到相鄰部分125。在本示例中，與集成電路120相似，電子塊部分120被選擇使得正電容器耦合率得以實(shí)現(xiàn)。

在所述示例中，可以提供到金屬連接（圖中未示出）的一個(gè)或多個(gè)金屬，以將電子塊部分120連接到相鄰部分125。金屬連接可以與第二金屬層305的材料相同。各金屬連接中的每個(gè)金屬連接的厚度可以比如，低于2微米。進(jìn)一步，可以在中間部分130中提供金屬連接。在示例中，中間部分130可以延伸到介電層115或可以通過(guò)介電層115延伸到第一金屬層105，從而暴露提供在電子塊部分120與相鄰部分125之間的金屬連接110。

在蝕刻期間，電子塊部分120和相鄰部分125可以被掩膜，而中間部分130可以不被掩膜，從而暴露金屬連接以供蝕刻。在蝕刻時(shí)，金屬連接在電子塊部分120與相鄰部分125之間形成一個(gè)或多個(gè)金屬梁310-1、310-2、…310-n。一個(gè)或多個(gè)金屬梁310-1、310-2、…310-n可以被統(tǒng)稱(chēng)為金屬梁310。進(jìn)一步，在特定情況下，金屬連接可以被蝕刻使得可以將金屬梁310形成在兩個(gè)連續(xù)的金屬連接之間的間隔中。將認(rèn)識(shí)的是，在蝕刻期間，各金屬連接中的一些或所有金屬連接可以形成相應(yīng)的金屬梁310。因此，形成的各金屬梁中的每個(gè)都具有例如0.2微米至1微米的厚度。如上面討論的，金屬梁310可以提供預(yù)定時(shí)間段內(nèi)從電子塊部分120到相鄰部分125的電子泄露。

盡管用于集成電路的實(shí)現(xiàn)方式已經(jīng)以特定于結(jié)構(gòu)特征和/或方法的語(yǔ)言進(jìn)行了描述，但將理解的是，所附權(quán)利要求并不必然地限定所描述的特定特征或方法。相反，特定特征和方法被公開(kāi)為用于集成電路的示例實(shí)現(xiàn)方式。