半導體集成電路制造方法
【專利摘要】本發(fā)明公開了一種制造半導體集成電路(IC)的方法。該方法包括：提供襯底。在襯底上形成圖案化粘合層。在圖案化粘合層上沉積金屬層。應用高溫熱工藝以聚結(jié)金屬層，從而形成自形成金屬部件(SFMF)，并且在SFMF之間沉積介電層。
【專利說明】半導體集成電路制造方法【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導體領(lǐng)域，更具體地，涉及半導體集成電路制造方法。
【背景技術(shù)】
[0002]半導體集成電路(IC)行業(yè)發(fā)展迅速。由于IC設(shè)計和材料在技術(shù)上的進步，使得IC不斷地更新?lián)Q代，新一代IC比前一代IC具有更小但更復雜的電路。在IC的發(fā)展過程中，通常增大了功能密度(即，在每個芯片面積內(nèi)互連器件的數(shù)量)，但縮小了幾何尺寸(即，通過制造工藝可以得到的最小部件(或線))。
[0003]這種按比例縮小工藝的優(yōu)點在于通常提高了生產(chǎn)效率且降低了相關(guān)成本。然而，這種按比例縮小工藝也增加了 IC加工和制造的復雜度。為了實現(xiàn)這些進步，我們需要IC加工和制造方面也要有類似的發(fā)展。當金屬氧化物半導體場效應晶體管(MOSFET)這樣的半導體器件通過不同的技術(shù)節(jié)點按比例縮小時，導線和有助于晶體管和其他器件之間接線的相關(guān)介電材料的互連件在提高IC性能方面起到了更為重要的作用。雖然現(xiàn)有的制造IC器件的方法通常已經(jīng)能夠滿足預期的使用目的，但是，仍不能滿足所有方面的要求。例如，在為互連件結(jié)構(gòu)開發(fā)一個更為魯棒性的金屬線方面仍存在挑戰(zhàn)。我們期望在此領(lǐng)域有所提聞。

【發(fā)明內(nèi)容】

[0004]為解決上述問題，本申請?zhí)峁┝艘环N制造半導體集成電路(IC)的方法，該方法包括:提供襯底；在襯底的上方形成圖案化粘合層；在圖案化粘合層和襯底的上方沉積金屬層；應用熱工藝以聚結(jié)金屬層，從而在圖案化粘合層的上方形成自成型金屬部件(SFMF)，其中，SFMF的頂部具有不規(guī)則聚結(jié)面；以及在SFMF的上方沉積介電層。
[0005]其中，圖案化粘合層包括選自由鈷(Co)、釕(Ru)、錳(Mn)、鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鎢(W)和這些材料的合金所組成的組中的一種或多種材料。
[0006]其中，圖案化粘合層的厚度在大約3A到大約IOOA的范圍內(nèi)。
[0007]其中，圖案化粘合層包括Co，Co的厚度在大約5A到大約20A的范圍內(nèi)。
[0008]其中，金屬層包括選自由銅(Cu)、錫(Sn)、銀(Ag)、金(Au)、鈀(Pd)、鉬(Pt)、錸(Re)、銥(Ir)、釕(Ru)、鋨(Os)、銅錳(CuMn)、銅鋁(CuAl)、銅鈦(CuTi)、銅釩(CuV)、銅鉻(CuCr)、銅娃(CuSi)和銅銀(CuNb)所組成的組中的一種或多種材料。
[0009]其中，金屬層的厚度在大約IOA到大約500A的范圍內(nèi)。
[?σιο] 其中，金屬層包括Cu，Cu的厚度在大約50A到大約200A的范圍內(nèi)。
[0011]其中，以大約200°C到大約700°C的溫度范圍應用熱工藝。
[0012]其中，以大約350°C到大約500°C的溫度范圍，將熱工藝應用于金屬層。
[0013]其中，從俯視的角度看，形成的SFMF的形狀與襯底上方相應的圖案化粘合層的形狀大致相同。
[0014]其中，進一步包括:在沉積介電層之前，沉積勢壘層。[0015]其中，介電層包括低k材料。
[0016]此外，還提供了一種制造半導體集成電路(IC)的方法，該方法包括:提供具有導電部件的襯底；在襯底的上方形成圖案化粘合層，其中，圖案化粘合層具有第一區(qū)和第二區(qū)，其中，第一區(qū)與相應的導電部件的至少一部分對準，并且在第二區(qū)中不存在導電部件；沉積金屬層，以覆蓋圖案化粘合層；應用熱工藝以聚結(jié)金屬層，從而在圖案化粘合層的上方形成自成型金屬部件(SFMF)，其中，SFMF的頂部具有不規(guī)則聚結(jié)面；以及鄰近SFMF沉積介電層。
[0017]其中，圖案化粘合層包括選自由鈷(Co)、釕(Ru)、錳(Mn)、鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鎢(W)和這些材料的合金所組成的組中的一種或多種材料。
[0018]其中，圖案化粘合層的厚度在大約3A到大約IOOA的范圍內(nèi)。
[0019]其中，金屬層包括選自由銅(Cu)、錫(Sn)、銀(Ag)、金(Au)、鈀(Pa)、鉬(Pt)、錸(Re)、銥(Ir)、釕(Ru)、鋨(Os)、銅錳(CuMn)、銅鋁(CuAl)、銅鈦(CuTi)、銅釩(CuV)、銅鉻(CuCr)、銅娃(CuSi)和銅銀(CuNb)所組成的組中的一種或多種材料。
[0020]其中，從俯視的角度看，SFMF的形狀與相應的圖案化粘合層的形狀大致相同。
[0021]其中，以大約200°C和大約700°C之間的溫度范圍應用熱工藝。
[0022]此外，還提供了一種半導體集成電路(1C)，該IC包括:襯底，具有器件組件；圖案化粘合層，位于襯底的上方，圖案化粘合層包括第一區(qū)和第二區(qū)，在第一區(qū)中，圖案化粘合層與器件組件的至少一部分對準，并且在第二區(qū)中，不存在器件組件；多個自成型金屬部件(SFMF)，位于圖案化粘合層的上方且在第一區(qū)和第二區(qū)中，SFMF的頂部具有不規(guī)則聚結(jié)面，其中，從俯視的角度看，每個SFMF的形狀均與圖案化粘合層的對應部分的形狀大致相似；以及介電層，位于多個SFMF之間。
[0023]其中，SFMF包括形成在圖案化粘合層上方的銅(Cu)。
【專利附圖】

【附圖說明】
[0024]當結(jié)合附圖進行閱讀時，根據(jù)下面詳細的描述可以更好地理解本發(fā)明。應該強調(diào)的是，根據(jù)工業(yè)中的標準實踐，各種部件沒有被按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，各種部件的數(shù)量和尺寸可以被任意增加或減少
[0025]圖1示出了根據(jù)本發(fā)明的不同方面的制造半導體集成電路(IC)的實例方法的流程圖；以及
[0026]圖2至圖6示出了根據(jù)圖1所示方法的在制造階段的實例半導體IC器件的截面圖。
【具體實施方式】
[0027]以下公開提供了多種不同實施例或?qū)嵗糜趯崿F(xiàn)本發(fā)明的不同特征。以下將描述組件和布置的特定實例以簡化本發(fā)明。當然，這些僅是實例并且不旨在限制本發(fā)明。此夕卜，在以下描述中，在第二工藝之前的進行第一工藝可以包括在第一工藝之后馬上進行第二工藝的實施例，也可以包括其他工藝可以進行在第一工藝和第二工藝之間的實施例。為了簡化和清楚，可以按照不同比例繪制各種部件。此外，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括其他部件可以形成在第一部件和第二部件之間使得第一部件和第二部件不直接接觸的實施例。
[0028]圖1示出了根據(jù)本發(fā)明的不同方面的制造一個或多個半導體器件的方法100的一個實施例的流程圖。參見圖2-圖6所示的半導體器件200，下面詳細討論方法100。
[0029]參見圖1和圖2，方法100以步驟102為開始，提供襯底210。襯底210包括硅。備選地或附加地，襯底210可包括其他基本半導體，如鍺。襯底210也可包括化合物半導體，如碳化硅、砷化鎵、砷化銦和磷化銦。襯底210可包括合金半導體，如硅鍺、碳化硅鍺、磷化鎵砷和磷化鎵銦。在一個實施例中，襯底210包括外延層。例如，襯底210可具有覆蓋在塊狀半導體上的外延層。此外，襯底210可包括絕緣體上半導體(SOI)結(jié)構(gòu)。例如，襯底210可包括通過工藝(如，注氧隔離(SIMOX)或其他合適技術(shù)(如，晶圓接合和研磨))形成的埋氧(BOX)層。
[0030]襯底210也可包括通過如離子注入和/或離子擴散的工藝實現(xiàn)的不同的P型摻雜區(qū)和/或η型摻雜區(qū)。這些摻雜區(qū)包括η阱、P阱、輕摻雜區(qū)(LDD)、重摻雜源極和漏極(S/D)、和不同的溝道摻雜側(cè)面(channel doping profile),這樣配置以形成不同的集成電路(IC)器件，如互補金屬氧化物半導體場效應晶體管(CM0SFET)、成像傳感器、和/或發(fā)光二極管(LED)。襯底210可進一步包括其他功能的部件，如形成在襯底中和襯底上的電阻器或電容器。
[0031]襯底210也可包括不同的絕緣部件。絕緣部件將襯底210中的不同器件區(qū)隔離開。絕緣部件包括通過使用不同的加工技術(shù)形成的不同結(jié)構(gòu)。例如，絕緣部件可包括淺溝槽絕緣(STI)部件。STI的形成可包括在襯底210中蝕刻溝槽以及用絕緣子材料(如，氧化硅、氮化硅、或氮氧化硅)填充該溝槽。被填充的溝槽可具有多層結(jié)構(gòu)，如具有用于填充溝槽的氮化硅的熱氧化層?？蛇M行化學機械拋光(CMP)以拋光后面過多的絕緣子材料并平整絕緣部件的頂面。
[0032]襯底210也可包括通過介電層和電極層形成的柵堆疊。介電層可包括界面層(IL)和高k(HK)介電層，其中，高k(HK)介電層是通過合適的技術(shù)，如，化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)、熱氧化、及其組合、或其他合適的技術(shù)沉積而成。電極層可包括通過ALD、PVD、CVD、或其他合適的技術(shù)而形成的單層或多層，如金屬層、襯墊層、濕層和粘合層。
[0033]襯底210也可包括多個層間介電(ILD)層和導電部件，其中，多個ILD層和導電部件集成以形成互連結(jié)構(gòu)，該互連結(jié)構(gòu)被配置為連接不同的P型和η型摻雜區(qū)和其他的功能部件(如，柵電極)，由此形成功能性集成電路。在一個實例中，襯底210可包括互連結(jié)構(gòu)的一部分，而互連結(jié)構(gòu)包括多層互連(MLI)結(jié)構(gòu)和與MLI結(jié)構(gòu)集成在一起的ILD層，以提供電氣布線，從而將襯底210中的不同器件連接到輸入/輸出電源和信號。互連件結(jié)構(gòu)包括不同的金屬線、接觸件和通孔部件(或通孔插頭)。金屬線提供水平的電氣布線。接觸件提供硅襯底和金屬線之間的垂直連接，而通孔部件提供不同金屬層中的金屬線之間的垂直連接。
[0034]部件210包括器件組件214。在一個實施例中，器件組件214包括導電部件。導電部件214可包括互連結(jié)構(gòu)的一部分。例如，導電部件214包括接觸件、金屬通孔或金屬線。通過包括光刻、蝕刻和沉積的工藝可形成導電部件214。在另一個實施例中，導電部件214包括電極、電容器、電阻器或電阻器的一部分。備選地，導電部件214可包括摻雜區(qū)(如，源極或漏極)、或柵電極。在另一個實施例中，導電部件214是設(shè)置在相應源極、漏極或柵電極上的娃化物部件?？赏ㄟ^自對準娃化物(silicide或salicide)技術(shù)形成娃化物部件。
[0035]參見圖1和圖3，方法100進行到步驟104，在襯底210的上方形成具有第一厚度U1)的圖案化粘合層310。圖案化粘合層310可包括鈷(Co)、釕(Ru)、錳(Mn)、鉭(Ta)、氮化鉭(TaN)Ji (Ti)、氮化鈦(TiN)、鎢(W)、或其他合適的材料。通過物理氣相沉積(PVD)、化學氣相沉積(CVD)、金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)、或其他合適的工藝可沉積成圖案化粘合層310。通過光刻和蝕刻工藝可對圖案化粘合層310進行圖案化。圖案化粘合層310包括第一區(qū)312和第二區(qū)314，其中，第一區(qū)312與相應的器件組件214的至少一部分對準，且在第二區(qū)314中不存在器件組件214。例如，在第一區(qū)312中，圖案化粘合層310完全覆蓋住相應的器件組件214并且延伸至襯底210中。又例如，在第一區(qū)312中，形成的圖案化粘合層310與相應的器件組件214對準，但沒有延伸至襯底210中。第二區(qū)314與第一區(qū)312之間存在距離(d)。
[0036]參見圖1和圖4，方法100進行到步驟106，其中，在步驟106中，在襯底210和圖案化粘合層310的上方沉積具有第二厚度(t2)的金屬層410。金屬層410包括具有高表面能的金屬和金屬合金，如，銅(Cu)、錫(Sn)、銀(Ag)、金(Au) > IE (Pd)、鉬(Pt)、錸(Re)、銥(Ir)、釕(Ru)、鋨(Os)、銅錳(CuMn)、銅鋁(CuAl)、銅鈦(CuTi)、銅釩(CuV)、銅鉻(CuCr)、銅硅(CuSi)JI^fg (CuNb)、或其他合適的金屬?？赏ㄟ^PVD、CVD、ALD、電化學鍍層(ECP)、或其他合適的工藝沉積金屬410。
[0037]參見圖1和圖5，方法100進行到步驟108，其中，在步驟108中，應用高溫熱工藝以聚結(jié)金屬層410且在圖案化粘合層310上形成自成型金屬部件(SFMF) 420，該SFMF420具有寬度w和高度h。在熱工藝過程中，在一個區(qū)中的金屬層410中開始形成空隙，在該區(qū)中不存在圖案化粘合層310，然后，這些空隙成長為碎片形。最后，金屬層410完全聚結(jié)以在圖案化粘合層310的頂部 形成SFMF420。從俯視的角度看，SFMF420的形狀與相應的圖案化粘合層310的形狀大致相同。觀察SFMF420的頂部，其具有不規(guī)則聚結(jié)面。在本實施例中，圖案化粘合層310限定了 SFMF420的寬度W，而SFMF420的高度h是金屬層410的厚度和寬度w的組合。對應于w和h的不同比率，SFMF420的不規(guī)則聚結(jié)面的頂部形狀可基本不同。例如，可以知道，比率(w/h)越大，聚結(jié)面的頂部的中心位置越平坦且邊緣位置越圓。
[0038]在本實施例中，配置圖案化粘合層310的第一厚度U1)、圖案化粘合層310的第一區(qū)312和第二區(qū)314之間的距離(d)、金屬層410的第二厚度(t2)和熱工藝的溫度的一組預定指標，以實現(xiàn)在圖案化粘合層310的上方形成SFMF420。在其內(nèi)部沒有圖案化粘合層310的區(qū)中，完全地隔離金屬層410。例如，Co圖案化粘合層310的第一厚度U1)介于5人到15A^范圍內(nèi)，且Cu層410的第二厚度(t2)介于IOA到500A的范圍內(nèi)。熱工藝的溫度介于200°C到700°C的范圍內(nèi)。又例如，沉積Co圖案化粘合層，其厚度介于5A到20A的范圍內(nèi)，且在Co圖案化粘合層上沉積Cu層，其厚度介于50A到200A的范圍內(nèi)。在溫度介于350°C到500°C之間的條件下，將熱工藝應用于Cu層。在一個實施例中，設(shè)計圖案化粘合層310的第二區(qū)314，以在低金屬部件密度區(qū)中形成虛擬SFMF。
[0039]在一個實施例中，配置形成在第一區(qū)312中的SFMF420，以提供襯底中器件組件和不同金屬層的金屬線之間的垂直連接，而配置形成在第二區(qū)314中的SFMF420，以在相同金屬層中提供垂直的電氣布線。[0040]參見圖1和圖6，方法100進行到步驟110，在SFMF420之間沉積介電層510，以將每個SFMF420彼此隔離開。介電層510包括介電材料,如氧化娃、氮化娃、具有介電常數(shù)(k)的介電材料、或其他合適的介電材料層，其中，該介電常數(shù)(k)小于熱氧化硅的介電常數(shù)(因此，被稱為低k介電材料層)。在不同的實例中，低k介電材料可包括，例如，氟化硅玻璃(FSG)、碳摻雜氧化硅、氟化非晶碳、聚對二甲苯、BCB (烷與二苯系聚合物)、SiLK (美國密歇根州米德蘭市陶氏化學)、聚酰亞胺、和/或其他材料。在另一個實例中，低k介電材料可包括超低k(XLK)介電材料。形成介電層510的工藝可使用旋轉(zhuǎn)涂布或CVD。
[0041]在一個實施例中，在沉積介電層510之前，在SFMF420上沉積勢壘層430。勢壘層430可包括鉭(Ta)、鈦(Ti)、錳(Mn)、鈷(Co)、釕(Ru)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、氮化硅鈦(TiSiN)、氮化硅鉭(TaSiN)、氧化錳(MnO)、氮化鋁、氧化鋁、或其他合適的材料。通過PVD、CVD、ALD、或其他合適的工藝可沉積勢壘層430。
[0042]此外，進行CMP工藝以去除過多的介電層510。在一個實施例中，CMP去除SFMF420的頂部的一部分并通過SFMF420的頂面平整化介電層510的頂面。
[0043]在方法100之前、其中和之后可提供附加步驟，對于方法100的附加實施例，描述的一些步驟可以被代替、去除或調(diào)整順序。例如，可以重復步驟104到110，以形成新的金屬/介電互連件。
[0044]基于上述描述，本發(fā)明提供了制造IC部件的方法。方法包括:通過聚結(jié)高表面能的金屬以形成金屬線，以及在聚結(jié)過程中通過使用粘合分化使用圖案化粘合層來圖案化金屬線。該方法提供了通過沉積和熱工藝形成的金屬線。該方法示出了形成小尺寸的魯棒性金屬線。
[0045]本發(fā)明提供了制造半導體IC的不同實施例，與現(xiàn)有的其他方法相比，這些實施例具有一個或多個改進。在一個實施例中，制造半導體集成電路(IC)的方法包括:提供襯底；在襯底的上方形成圖案化粘合層；在圖案化粘合層上沉積金屬層；以及應用熱工藝，以聚結(jié)金屬層，從而在圖案化粘合層的上方形成自成型金屬部件(SFMF)。SFMF的頂部具有不規(guī)則聚結(jié)面。方法也包括在SFMF之間沉積介電層。
[0046]在另一個實施例中，制造半導體IC的方法包括:提供具有導電部件的襯底；以及在襯底的上方形成圖案化粘合層。圖案化粘合層具有第一區(qū)，該第一區(qū)與相應導電部件的至少一部分對準。方法還包括:在圖案化粘合層上沉積金屬層；以及應用熱工藝，以聚結(jié)金屬層，從而在圖案化粘合層的上方形成自成型金屬部件(SFMF)。SFMF的頂部具有不規(guī)則聚結(jié)面。方法還包括在SFMF之間沉積介電層。
[0047]在另一個實施例中，半導體器件包括具有器件組件的襯底和位于襯底上方的圖案化粘合層。圖案化粘合層具有第一區(qū)和第二區(qū)，其中，在第一區(qū)中，圖案化粘合層與器件組件的至少一部分對準，且在第二區(qū)中不存在器件組件。半導體器件還包括具有不規(guī)則聚結(jié)面的自成型金屬部件(SFMF)，其中，SFMF通過金屬聚結(jié)形成在第一區(qū)和第二區(qū)中的圖案化粘合層上。SFMF的頂部具有不規(guī)則聚結(jié)面。從俯視角度看，SFMF的形狀和圖案化粘合層的對應部分的形狀大致相似。SFMF形成有圖案，其與襯底上方的圖案化粘合層大致相同。半導體器件也包括SFMF之間的介電層。
[0048]上面論述了若干實施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域普通技術(shù)人員應該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達到與這里所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應該意識到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進行多種變化、替換以及改變。
【權(quán)利要求】
1.一種制造半導體集成電路(IC)的方法，所述方法包括: 提供襯底； 在所述襯底的上方形成圖案化粘合層； 在所述圖案化粘合層和所述襯底的上方沉積金屬層； 應用熱工藝以聚結(jié)所述金屬層，從而在所述圖案化粘合層的上方形成自成型金屬部件(SFMF)，其中，所述SFMF的頂部具有不規(guī)則聚結(jié)面；以及在所述SFMF的上方沉積介電層。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述圖案化粘合層包括選自由鈷(Co)、釕(Ru)、錳(Mn)、鉭(Ta)、氮化鉭(TaN)Ji (Ti)、氮化鈦(TiN)、鎢(W)和這些材料的合金所組成的組中的一種或多種材料。
3.根據(jù)權(quán)利要求1所述的方法，其中，所述圖案化粘合層的厚度在大約3Λ到大約100A的范圍內(nèi)。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述圖案化粘合層包括Co，所述Co的厚度在大約5 A到大約20A的范圍內(nèi)。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述金屬層包括選自由銅(Cu)、錫(Sn)、銀(Ag)、金(Au)、鈀(Pd)、鉬(Pt)、錸(Re)、銥(Ir)、釕(Ru)、鋨(Os)、銅錳(CuMn)、銅鋁(CuAl)、銅鈦(CuTi)、銅釩(CuV)、銅鉻(CuCr)、銅硅(CuSi)和銅鈮(CuNb)所組成的組中的一種或多種材料。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述金屬層的厚度在大約IOA到大約3()04的范圍內(nèi)。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述金屬層包括Cu，所述Cu的厚度在大約50A到大約200A的范圍內(nèi)。
8.根據(jù)權(quán)利要求1所述的方法，其中，以大約200°C到大約700°C的溫度范圍應用所述熱工藝。
9.一種制造半導體集成電路(IC)的方法，所述方法包括: 提供具有導電部件的襯底； 在所述襯底的上方形成圖案化粘合層，其中，所述圖案化粘合層具有第一區(qū)和第二區(qū)，其中，所述第一區(qū)與相應的所述導電部件的至少一部分對準，并且在所述第二區(qū)中不存在所述導電部件； 沉積金屬層，以覆蓋所述圖案化粘合層； 應用熱工藝以聚結(jié)所述金屬層，從而在所述圖案化粘合層的上方形成自成型金屬部件(SFMF)，其中，所述SFMF的頂部具有不規(guī)則聚結(jié)面；以及鄰近所述SFMF沉積介電層。
10.一種半導體集成電路(1C)，所述IC包括: 襯底，具有器件組件； 圖案化粘合層，位于所述襯底的上方，所述圖案化粘合層包括第一區(qū)和第二區(qū)，在所述第一區(qū)中，所述圖案化粘合層與所述器件組件的至少一部分對準，并且在所述第二區(qū)中，不存在所述器件組件；多個自成型金屬部件(SFMF)，位于所述圖案化粘合層的上方且在所述第一區(qū)和所述第二區(qū)中，所述SFMF的頂部具有不規(guī)則聚結(jié)面，其中，從俯視的角度看，每個SFMF的形狀均與所述圖案化粘合層的對應部分的形狀大致相似；以及介電層，位于所述多個SFMF之間。
【文檔編號】H01L21/768GK103943552SQ201310141616
【公開日】2014年7月23日 申請日期:2013年4月22日 優(yōu)先權(quán)日:2013年1月18日
【發(fā)明者】劉文俊, 陳建安, 李亞蓮, 蘇鴻文, 蔡明興, 章勛明 申請人:臺灣積體電路制造股份有限公司