半導(dǎo)體集成電路裝置以及可穿戴裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路裝置以及可穿戴裝置，特別涉及適合于低功耗化的半導(dǎo)體集成電路裝置。
【背景技術(shù)】
[0002]作為可穿戴裝置，有如智能手表那樣在手腕上佩戴的便攜終端裝置。在這樣的便攜終端裝置中，雖然通過從電池供給的電力來驅(qū)動，但尤其要求長時間進行動作。為了達成作為終端的功能和作為手表的功能，在便攜終端裝置內(nèi)部，安裝了內(nèi)置了微型處理器(以下稱為CPU:Central Processing Unit，中央處理裝置)、存儲器等的半導(dǎo)體集成電路裝置(以下還簡稱為半導(dǎo)體裝置)。
[0003]為了能夠使便攜終端裝置長時間進行動作，考慮在便攜終端裝置內(nèi)部，安裝內(nèi)置了以低速進行動作的低速CPU的半導(dǎo)體裝置和內(nèi)置了以高速進行動作的高速CPU的半導(dǎo)體裝置。在該情況下，例如作為手表的功能通過低速CPU(子CPU)達成，作為終端的功能通過高速CPU(主CPU)達成。低速CPU以低速進行動作，所以功耗變低，所以能夠延長便攜終端裝置的動作時間。
[0004]作為降低半導(dǎo)體裝置的功耗的技術(shù)，已知DVFS(Dynamic Voltage and FrequencyScaling，動態(tài)電壓和頻率調(diào)節(jié))。通過使用DVFS技術(shù)，使半導(dǎo)體裝置的電源電壓降低，使用于使該半導(dǎo)體裝置進行動作的頻率降低，從而能夠降低半導(dǎo)體裝置的功耗。由于能夠降低半導(dǎo)體裝置的功耗，所以能夠延長便攜終端裝置的動作時間。
[0005]另外，作為降低半導(dǎo)體裝置的功耗的技術(shù)，在例如專利文獻I中記載了對半導(dǎo)體裝置的基板施加基板偏置電壓，而使用于使半導(dǎo)體裝置進行動作的頻率可變。
[0006]作為在半導(dǎo)體裝置中內(nèi)置的存儲器，有靜態(tài)型隨機存取存儲器(以下稱為SRAM)。在例如專利文獻2中記載了降低SRAM的功耗的技術(shù)。
[0007]專利文獻I:日本特開2004-282776號公報
[0008]專利文獻2:日本特開2003-132683號公報

【發(fā)明內(nèi)容】

[0009]在使用2個半導(dǎo)體裝置、即內(nèi)置主CPU的半導(dǎo)體裝置和內(nèi)置子CPU的半導(dǎo)體裝置的結(jié)構(gòu)中，安裝的半導(dǎo)體裝置等的數(shù)量增加，擔(dān)心便攜終端裝置的價格上升。另外，在使用DVFS技術(shù)的結(jié)構(gòu)中，即使降低頻率來進行低速動作，由泄漏電流等所致的待機電流未被降低，對于功耗降低，無法期待高的效果。進而，通過DVFS技術(shù)，可變更的頻率的范圍也僅為約50%左右，無法按位數(shù)的單位來變更頻率，所以由此也無法期待對于低功耗的高的效果。
[0010]在變更對半導(dǎo)體裝置的基板供給的基板偏置電壓的結(jié)構(gòu)中，難以使半導(dǎo)體裝置穩(wěn)定地動作。
[0011]在專利文獻I以及2中，未記載能夠在實現(xiàn)低功耗化的同時穩(wěn)定地動作的半導(dǎo)體裝置。
[0012]本發(fā)明的目的在于提供一種能夠在實現(xiàn)低功耗化的同時穩(wěn)定地動作的半導(dǎo)體裝置。
[0013]本發(fā)明的上述目的以及其他目的和新的特征根據(jù)本說明書的記述以及附圖將更加明確。
[0014]如果簡單地說明在本申請中公開的發(fā)明中的代表性的發(fā)明的概要，則如下所述。
[0015]S卩，一種半導(dǎo)體集成電路裝置，其特征在于，具備:第I電路;模式指定電路，指定第I電路的動作速度;第2電路，具有P型SOTB晶體管和N型SOTB晶體管，與第I電路連接；以及基板偏置電路，與模式指定電路連接，能夠?qū)型SOTB晶體管以及N型SOTB晶體管供給第I基板偏置電壓以及第2基板偏置電壓。此處，在模式指定電路指定使第I電路以第I速度進行動作的第I動作模式時，基板偏置電路將第I基板偏置電壓以及第2基板偏置電壓供給到P型SOTB晶體管以及N型SOTB晶體管。另一方面，在模式指定電路指定以比第I速度更高速的第2速度使第I電路動作的第2動作模式時，基板偏置電路不向P型SOTB晶體管以及N型SOTB晶體管供給基板偏置電壓。
[0016]此處，SOTB是指Silicon on Thin Buried Oxide(娃上薄埋氧化物)的簡稱，SOTB晶體管表示使用在硅基板上形成了極薄的絕緣膜和硅薄膜而得到的基板的晶體管。在SOTB晶體管中，形成漏極電流所流過的溝道的部位的溝道區(qū)域(硅薄膜的區(qū)域)的雜質(zhì)濃度變低。因此，SOTB晶體管還被稱為無摻雜晶體管。P型SOTB晶體管表示漏極電流所流過的溝道成為P型溝道的SOTB晶體管，N型SOTB晶體管表示漏極電流所流過的溝道成為N型溝道的SOTB晶體管。
[0017]在SOTB晶體管中，形成溝道的溝道區(qū)域(硅薄膜的區(qū)域)的雜質(zhì)濃度低。因此，SOTB晶體管之間的閾值電壓的波動小。即，P型SOTB晶體管之間的閾值電壓的波動以及N型SOTB晶體管之間的閾值電壓的波動小。由此，能夠減少在供給了基板偏置電壓時由于閾值電壓的波動而錯誤地成為導(dǎo)通狀態(tài)或者截止?fàn)顟B(tài)的P型SOTB晶體管和/或N型SOTB晶體管，能夠提供一種即使供給基板偏置電壓也穩(wěn)定地動作的半導(dǎo)體裝置。
[0018]另外，在被供給基板偏置電壓的硅基板與成為溝道區(qū)域的硅薄膜的區(qū)域之間，介有絕緣膜，所以即使供給基板偏置電壓，也能夠防止在硅薄膜與硅基板之間流過泄漏電流。由此，即使供給基板偏置電壓，也能夠抑制功耗增加。即，能夠提供在降低功耗的同時穩(wěn)定地動作的半導(dǎo)體裝置。
[0019]進而，在SOTB晶體管中，其閾值電壓與所供給的基板偏置電壓的值成比例地變化。因此，能夠根據(jù)基板偏置電壓的值，將P型SOTB晶體管以及N型SOTB晶體管分別容易地變更為期望的閾值電壓。
[0020]作為被供給基板偏置電壓的例子，敘述了硅基板。但是，在與硅薄膜對置的區(qū)域是例如形成于硅基板的阱區(qū)域的情況下，對該阱區(qū)域供給基板偏置電壓。
[0021 ]另外，在本說明書中，將場效應(yīng)晶體管簡稱為MOS晶體管，與SOTB晶體管相區(qū)分。在場效應(yīng)晶體管中，也將溝道成為P溝道的MOS晶體管稱為P型MOS晶體管，將溝道成為N型溝道的MOS晶體管稱為N型MOS晶體管。
[0022]如果簡單地說明通過在本申請中公開的發(fā)明中的代表性的發(fā)明得到的效果，則如以下所述。
[0023]能夠提供一種能夠在實現(xiàn)低功耗化的同時穩(wěn)定地動作的半導(dǎo)體裝置。
【附圖說明】
[0024]圖1是示出實施方式I的半導(dǎo)體裝置的結(jié)構(gòu)的框圖。
[0025]圖2是示出實施方式I的半導(dǎo)體裝置的結(jié)構(gòu)的電路圖。
[0026]圖3(A)以及(B)是示意地示出MOS晶體管以及SOTB晶體管的構(gòu)造的剖面圖。
[0027]圖4是示出實施方式I的半導(dǎo)體裝置的動作概念的說明圖。
[0028]圖5是示出實施方式I的P型SOTB晶體管以及N型SOTB晶體管的閾值電壓的變化的特性圖。
[0029]圖6是示出通過基板偏置電路產(chǎn)生的基板偏置電壓的變化的示意性的波形圖。
[0030]圖7是示出通過仿真求出的高速模式下的閾值電壓和電源電壓的關(guān)系的特性圖。
[0031]圖8是示出通過仿真求出的低速模式下的閾值電壓和電源電壓的關(guān)系的特性圖。
[0032]圖9是示出實施方式2的P型SOTB晶體管以及N型SOTB晶體管的特性的特性圖。
[0033]符號說明
[0034]I:高速模式；2:低速模式；3:待機模式；10:半導(dǎo)體裝置；23:基板偏置電路；23-Vsp、23-Vsn、23-Vmp、23-Vmn:基板偏置發(fā)生電路；24:系統(tǒng)控制器；26:CPU;12:模擬電路；30: SRAM; 36A、36B:時鐘發(fā)生器；SPl、SP2: P型 SOTB 晶體管；SNl ?SN4: N型 SOTB 晶體管;MPl、MP2: P型MOS晶體管;MNl、MN2: N型MOS晶體管;MCOO?MCll:存儲器單元。
【具體實施方式】
[0035]以下，根據(jù)附圖，詳細(xì)說明本發(fā)明的實施方式。另外，在用于說明實施方式的全部附圖中，對相同部分原則上附加相同符號，原則上省略其反復(fù)的說明。
[0036](實施方式I)
[0037]〈半導(dǎo)體裝置的整體結(jié)構(gòu)〉
[0038]圖1是示出實施方式I的半導(dǎo)體裝置10的結(jié)構(gòu)的框圖。在該圖中，單點劃線所包圍的塊表示在I個半導(dǎo)體芯片上形成了的電路以及總線。半導(dǎo)體裝置10具備CPU(中央處理裝置:Central Processing Unit)26、GP1029、SRAM30、ADC31、R0M(Read Only Memory，只讀存儲器)32、I /F33、S/C24、I /022、10P28以及VBB-GEN23。此處，I /022表示輸入輸出電路，沒有特別限制，具有在半導(dǎo)體裝置10的外部與內(nèi)部之間變換信號的電壓電平的電路、進行信號的緩沖的電路等。
[0039]在圖1中，GP1029是通用輸入輸出(General Purpose Input/Output)電路，微型處理器(CPU)26經(jīng)由控制電路10P28訪問GP1029XP1029根據(jù)來自CPU26的訪問，經(jīng)由輸入輸出電路1/022，在與半導(dǎo)體裝置10的外部之間進行信息的發(fā)送接收，在與CPU26之間發(fā)送接收在與外部之間發(fā)送接收了的信息。
[0040]在圖1中，SRAM30如上所述表示靜態(tài)型隨機存取存儲器，與總線27連接。另外，ADC31表示模擬/數(shù)字變換電路(以下稱為AD變換電路)，R0M32表示非易失性存儲器，I/F33表示接口電路。AD變換電路ADC31、非易失性存儲器R0M32以及接口電路I/F33分別與總線27連接。另外，CPU26也與總線27連接。CPU26經(jīng)由總線27，訪問到SRAM30、AD變換電路ADC31、非易失性存儲器R0M32以及接口電路I/F33，在與它們之間進行信號的發(fā)送接收。
[0041 ]例如，CPU26從非易失性存儲器R0M32經(jīng)由總線27讀出程序，依照讀出了的程序執(zhí)行處理。在該處理的執(zhí)行過程中，CPU26使用SRAM30、AD變換電路ADC31以及接口電路I/F33。例如，CPU26使用接口電路I/F33，在與設(shè)置于半導(dǎo)體裝置10的外部的裝置之間，進行信息的發(fā)送接收。
[0042]在半導(dǎo)體裝置10的外部，設(shè)置多個裝置，但在圖1中，例示了無線裝置34和傳感器35。在圖1所示的例子中，接口電路I/F33沒有特別限制，但具備針對無線裝置34的接口電路和針對傳感器35的接口電路。CPU26經(jīng)由無線裝置用的接口電路，訪問無線裝置34，使用無線裝置34，通過無線信號進行信息的發(fā)送接收。另外，經(jīng)由傳感器用的接口電路訪問傳感器35，通過例如AD變換電路ADC31變換來自傳感器35的信息而用于處理。
[0043]該實施方式的半導(dǎo)體裝置10內(nèi)置于可穿戴裝置、例如智能手表。傳感器35被用于測定佩戴智能手表的人體的體溫等，并且無線裝置34被用于將測定了的體溫等發(fā)送到所謂智能手機等。當(dāng)然，不限于這樣的用途。例如，無線裝置34還能夠被用于與所謂1T(Internet of Things，物聯(lián)網(wǎng))設(shè)備以無線方式連接。
[0044]在該實施方式中，沒有特別限制，但非易失性存儲器R0M32是例如閃存存儲器等可電改寫的非易失性存儲器。該非易失性存儲器