存儲(chǔ)器結(jié)構(gòu)及其制造方法與半導(dǎo)體元件的制作方法
【專利摘要】本發(fā)明公開了一種存儲(chǔ)器結(jié)構(gòu)及其制造方法與半導(dǎo)體元件，該存儲(chǔ)器結(jié)構(gòu)至少包括多個(gè)存儲(chǔ)器元件以及多條位線。位線分別連接各個(gè)存儲(chǔ)器元件，且這些位線是由互相平行的雙層位線所構(gòu)成。因此，能達(dá)成通過(guò)增加位線線寬來(lái)降低其電阻。
【專利說(shuō)明】存儲(chǔ)器結(jié)構(gòu)及其制造方法與半導(dǎo)體元件

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明是有關(guān)于一種半導(dǎo)體元件，且特別是有關(guān)于一種能降低位線阻值的存儲(chǔ)器 結(jié)構(gòu)及其制造方法與半導(dǎo)體元件。

【背景技術(shù)】
[0002] 近年來(lái)存儲(chǔ)器元件的工藝已往納米世代發(fā)展，從早年的數(shù)百納米工藝到最近40 納米以下的工藝。雖然每一個(gè)工藝技術(shù)可以較前代技術(shù)增加產(chǎn)量，但工藝良率的穩(wěn)定度與 元件的效率等問(wèn)題卻日益困難。
[0003] 以40納米工藝為例，因?yàn)楣に嚨脑O(shè)計(jì)規(guī)范（design rule)限制，所以幾乎只能用 銅工藝制作位線。而且，隨著元件尺寸縮小，位線的片電阻不可避免地也會(huì)增加，而影響元 件效率。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的在于提供一種存儲(chǔ)器結(jié)構(gòu)，能在元件尺寸縮小的同時(shí)防止位線片電 阻增加。
[0005] 本發(fā)明的另一目的在于提供一種存儲(chǔ)器結(jié)構(gòu)的制造方法，能在工藝的設(shè)計(jì)規(guī)范下 將位線的線寬擴(kuò)大至2倍以上。
[0006] 本發(fā)明的又一目的在于提供一種半導(dǎo)體結(jié)構(gòu)，可將鋁工藝用于40nm世代以下的 元件。
[0007] 本發(fā)明的存儲(chǔ)器結(jié)構(gòu)的制造方法包括形成多個(gè)存儲(chǔ)器元件，然后形成多條位線分 別連接各個(gè)存儲(chǔ)器元件，其中所述位線是由互相平行的雙層位線所構(gòu)成。
[0008] 在本發(fā)明的一實(shí)施例中，上述存儲(chǔ)器元件包括存儲(chǔ)單元或存儲(chǔ)器串列。
[0009] 在本發(fā)明的一實(shí)施例中，上述位線包括鋁層或銅內(nèi)連線。
[0010] 在本發(fā)明的一實(shí)施例中，上述位線的線寬大于工藝的設(shè)計(jì)規(guī)范的下限。
[0011] 在本發(fā)明的一實(shí)施例中，形成上述位線的方法包括在多個(gè)存儲(chǔ)器元件上形成多條 第一位線以及形成多條該第二位線，每條該第二位線在兩相鄰的該第一位線之間的上方。
[0012] 在本發(fā)明的一實(shí)施例中，在形成多條第一位線之前還包括形成多個(gè)第一層位線接 觸窗，用以分別與各第一位線電性接觸。
[0013] 在本發(fā)明的一實(shí)施例中，在形成該多條第二位線之前還包括于第一層位線接觸窗 的上方形成多個(gè)第二層位線接觸窗，用以分別與各第二位線電性接觸。
[0014] 在本發(fā)明的一實(shí)施例中，形成第二層位線接觸窗與第二位線的方法是單一圖案化 工藝。
[0015] 在本發(fā)明的一實(shí)施例中，上述第二層位線接觸窗包括鎢接觸窗或銅接觸窗。
[0016] 本發(fā)明的半導(dǎo)體結(jié)構(gòu)包括多個(gè)半導(dǎo)體元件以及多條內(nèi)連線。內(nèi)連線分別連接各個(gè) 半導(dǎo)體元件，且這些內(nèi)連線是由互相平行的雙層導(dǎo)線所構(gòu)成。
[0017] 在本發(fā)明的另一實(shí)施例中，上述半導(dǎo)體元件包括存儲(chǔ)器元件。
[0018] 在本發(fā)明的另一實(shí)施例中，上述內(nèi)連線包括鋁層或銅內(nèi)連線。
[0019] 在本發(fā)明的另一實(shí)施例中，上述內(nèi)連線的線寬大于工藝的設(shè)計(jì)規(guī)范的下限。
[0020] 在本發(fā)明的另一實(shí)施例中，上述內(nèi)連線中不同層的導(dǎo)線在布局上有部份重疊。
[0021] 在本發(fā)明的另一實(shí)施例中，上述雙層導(dǎo)線包括多條第一導(dǎo)線以及多條第二導(dǎo)線， 每一第二導(dǎo)線位于兩相鄰的第一導(dǎo)線之間的上方。
[0022] 在本發(fā)明的另一實(shí)施例中，上述半導(dǎo)體結(jié)構(gòu)還包括多個(gè)第一層接觸窗以及多個(gè)第 二層接觸窗，第一層接觸窗分別與各第一導(dǎo)線電性接觸，第二層接觸窗位于第一層接觸窗 的上方，其中各個(gè)第二層接觸窗分別與各個(gè)第二導(dǎo)線電性接觸。
[0023] 在本發(fā)明的另一實(shí)施例中，上述多個(gè)第二層接觸窗交錯(cuò)配置。
[0024] 在本發(fā)明的另一實(shí)施例中，上述第二層接觸窗與第二導(dǎo)線是以單一圖案化工藝形 成的。
[0025] 在本發(fā)明的另一實(shí)施例中，上述第二層接觸窗包括鎢接觸窗或銅接觸窗。
[0026] 基于上述，本發(fā)明的結(jié)構(gòu)因?yàn)閷⒒ハ嗥叫械奈痪€分為雙層結(jié)構(gòu)，所以當(dāng)元件尺寸 縮小的同時(shí)，位線的線寬仍能超出工藝之設(shè)計(jì)規(guī)范兩倍以上，所以可降低位線片電阻，甚至 用鋁取代40nm世代以下的銅工藝。
[0027] 為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式 作詳細(xì)說(shuō)明如下。

【專利附圖】

【附圖說(shuō)明】
[0028] 圖1A-1至圖1F-3是依照本發(fā)明的第一實(shí)施例的一種存儲(chǔ)器結(jié)構(gòu)的制造流程示意 圖。
[0029] 圖2A-1至圖2C是依照本發(fā)明的第二實(shí)施例的一種存儲(chǔ)器結(jié)構(gòu)的制造流程示意 圖。
[0030] 圖3A至圖3E是依照本發(fā)明的第三實(shí)施例的一種存儲(chǔ)器結(jié)構(gòu)的制造流程上視圖。
[0031] 其中，附圖標(biāo)記說(shuō)明如下：
[0032] 100、300 :襯底
[0033] 102、302:隔離結(jié)構(gòu)
[0034] 104、3〇4 :摻雜區(qū)
[0035] 106、306a、306b :第一層位線接觸窗
[0036] 108 :第一接觸窗
[0037] 110:介層窗
[0038] 112、114、132 :介電層
[0039] 116:阻障層
[0040] 118、3〇8 :蝕刻終止層
[0041] 120 :氧化層
[0042] 122、310 :第一位線
[0043] 124、312 :間隙壁
[0044] 126 :溝道
[0045] 128、202、314 :襯層
[0046] 130、200、316 :第二層位線接觸窗
[0047] 134、318 :第二位線
[0048] 136 :掩膜層
[0049] 138 :雙層位線

【具體實(shí)施方式】
[0050] 圖1A-1至圖1F-3是依照本發(fā)明的第一實(shí)施例的一種存儲(chǔ)器結(jié)構(gòu)的制造流程示意 圖，而且本實(shí)施例是以NAND Flash為例，但本發(fā)明并不局限于此。
[0051] 請(qǐng)參照?qǐng)D1A-1與圖1A-2,圖1A-1是上視圖、圖1A-2是圖1A-1的II-II線段的剖 面圖。在圖1A-1與圖1A-2中，襯底100內(nèi)有隔離結(jié)構(gòu)102與作為存儲(chǔ)器結(jié)構(gòu)的主動(dòng)區(qū)的 摻雜區(qū)104,由于本實(shí)施例是以NAND Flash為例，所以每一個(gè)摻雜區(qū)104代表單一存儲(chǔ)器元 件，即存儲(chǔ)器串列（memory string)的一部分；如果是其他類的存儲(chǔ)器元件，則摻雜區(qū)104 可為存儲(chǔ)單元的一部分。前述存儲(chǔ)單元或存儲(chǔ)器串列都屬于現(xiàn)有的存儲(chǔ)器元件，故在本實(shí) 施例中不詳細(xì)說(shuō)明。而在襯底100上形成有多個(gè)第一層位線接觸窗106,這些第一層位線接 觸窗106可能包括與摻雜區(qū)104直接接觸的第一接觸窗108以及與第一接觸窗108直接接 觸的介層窗110,這樣的設(shè)計(jì)有時(shí)是為了配合存儲(chǔ)器元件本身的結(jié)構(gòu)與類型，因此本發(fā)明中 的第一層位線接觸窗106亦可只有第一接觸窗108,而無(wú)介層窗110。而且第一層位線接觸 窗106的配置是采間隔配置，亦即同一剖面上的兩兩第一層位線接觸窗106之間是間隔著 一個(gè)摻雜區(qū)104。此外，第一接觸窗108以及介層窗110都是形成在介電層112與114內(nèi)， 且于金屬材料的第一接觸窗108和介電層112之間、以及介層窗110與介電層114之間，均 設(shè)有阻障層116(如Ti/TiN)。
[0052] 接著，請(qǐng)參照?qǐng)D1B-1與圖1B-2,圖1B-1是上視圖、圖1B-2是圖1B-1的II-II線 段的剖面圖。在介電層114上形成氮化硅層作為蝕刻終止層118,再對(duì)其進(jìn)行圖案化，以露 出第一層位線接觸窗106。蝕刻終止層118除氮化硅以外，也可采用其他適合的材質(zhì)，本發(fā) 明并不限于此。
[0053] 然后，請(qǐng)參照?qǐng)D1C-1與圖1C-2,圖1C-1是上視圖、圖1C-2是圖1C-1的II-II線 段的剖面圖。在上一步驟露出的第一層位線接觸窗106上形成由Ti/Al與氧化層120組成 的迭層，再圖案化所述迭層而得到經(jīng)由第一層位線接觸窗106與摻雜區(qū)104電性相連的第 一位線122,且于第一位線122和氧化層120之間可設(shè)有如Ti/TiN的阻障層（未繪示）。第 一位線122的配置是采間隔配置，亦即同一剖面上的兩兩第一位線122之間是間隔著一個(gè) 摻雜區(qū)104。此時(shí)，未被第一位線122遮住的第一層位線接觸窗106,會(huì)在圖案化所述迭層 之后露出。
[0054] 接著，請(qǐng)參照?qǐng)D1D-1、圖1D-2與圖1D-3,圖1D-1是上視圖、圖1D-2是圖1D-1的 II-II線段的剖面圖、圖1D-3是圖1D-1的III-III線段的剖面圖。在第一位線122和氧 化層120的側(cè)壁形成間隙壁（spacer) 124之后，再用間隙壁蝕刻（如等向性蝕刻）將溝道 126內(nèi)的間隙壁去除，留下溝道126側(cè)壁的間隙壁124,并在間隙壁124之間的溝道126內(nèi) 形成作為襯層（liner) 128的TiN，再填入金屬鎢（W)作為第二層位線接觸窗130,但本發(fā)明 并不局限于此，亦可使用銅接觸窗作為第二層位線接觸窗130。隨后，可用一道圖案化工藝 將第二層位線接觸窗130定義于圖1C-1露出的第一層位線接觸窗106上，使第一層位線接 觸窗106與第二層位線接觸窗130電性相連。
[0055] 然后，請(qǐng)參照?qǐng)D1E-1與圖1E-2,圖1E-1是與圖1D-2相同線段的剖面圖、圖1E-2 是與圖1D-3相同線段的剖面圖。在制作第二層位線之前，可先于蝕刻終止層118上沉積一 層介電層132,并用化學(xué)機(jī)械研磨的方式將介電層磨平使得第二層位線接觸窗130露出金 屬鎢的表面，再于介電層132與第二層位線接觸窗130上形成譬如由Ti/Al構(gòu)成的第二位 線134,第二位線134與第二層位線接觸窗130電性接觸，并通過(guò)第一與第二層位線接觸窗 106與130而與摻雜區(qū)104電性相連。之后，在第二位線134上形成掩膜層136,且于第二 位線134和掩膜層136之間可設(shè)有如Ti/TiN的中間層（未繪示）。由于本實(shí)施例是以鋁層 作為第二位線134,所以采用光刻蝕刻等工藝，但本發(fā)明并不局限于此；換句話說(shuō)，如果是 以銅內(nèi)連線作為第二位線134,則需采用銅工藝。
[0056] 接著，請(qǐng)參照?qǐng)D1F-1、圖1F-2與圖1F-3,圖1F-1是上視圖、圖1F-2是圖1F-1的 II-II線段的剖面圖、圖1F-3是圖1F-1的III-III線段的剖面圖。在利用掩膜層136作為 蝕刻掩膜去除圖1E-1中露出的第二位線134之后，再將掩膜層136移除，即可得到在兩兩 第一位線122之間的上方第二位線134。而且，因?yàn)榈谝晃痪€122與第二位線134是互相 平行的雙層位線138,所以位線122與134的線寬都可大于工藝的設(shè)計(jì)規(guī)范（design rule) 的下限（即第一層或第二層位線接觸窗106或130的線寬），達(dá)兩倍以上，甚至是位線122 與134在布局（Layout)上有部份重疊也可行。
[0057] 此外，第一實(shí)施例的工藝亦可有其他替代方案。
[0058] 圖2A-1至圖2C是依照本發(fā)明的第二實(shí)施例的一種存儲(chǔ)器結(jié)構(gòu)的制造流程示意 圖，其中的部分工藝沿用第一實(shí)施例中的步驟，因此使用與第一實(shí)施例相同的元件符號(hào)來(lái) 代表相同或相似的構(gòu)件。
[0059] 請(qǐng)參照?qǐng)D2A-1與圖2A-2,圖2A-1是上視圖、圖2A-2是圖2A-1的II-II線段的剖 面圖。這個(gè)步驟與第一實(shí)施例的圖1D-1類似，但是在形成間隙壁124并做完間隙壁蝕刻之 后，填滿金屬鎢，并做化學(xué)機(jī)械研磨（CMP)，此時(shí)會(huì)在間隙壁124之間形成第二層位線接觸 窗200與襯層202,但此時(shí)不對(duì)第二層位線接觸窗200進(jìn)行圖案化工藝。因此，圖2A-1與圖 2A-2中的第二層位線接觸窗200會(huì)填滿于間隙壁124之間的空間。
[0060] 然后，請(qǐng)參照?qǐng)D2B，其是與圖2A-2相同線段的剖面圖。于第二層位線接觸窗200 上形成譬如由Ti/Al構(gòu)成的第二位線134,第二位線134與第二層位線接觸窗200電性接 觸，并通過(guò)第一與第二層位線接觸窗106與200而與摻雜區(qū)104電性相連。之后，在第二位 線134上形成掩膜層136,且于第二位線134和掩膜層136之間可設(shè)有如Ti/TiN的中間層 (未繪示）。當(dāng)然，如果以銅內(nèi)連線作為第二位線134,則此時(shí)需采用銅工藝。
[0061] 接著，請(qǐng)參照?qǐng)D2C，其是與圖1F-3相同線段的剖面圖。在利用掩膜層136作為蝕 刻掩膜進(jìn)行蝕刻工藝后，再將掩膜層136移除，即可得到在兩兩第一位線122之間的上方第 二位線134。此時(shí)，在第二位線134下方的第二層位線接觸窗200是與第二位線134用同一 圖案化工藝形成，所以第二實(shí)施例比第一實(shí)施例至少要少一道圖案化工藝。
[0062] 圖3A至圖3E是依照本發(fā)明的第三實(shí)施例的一種存儲(chǔ)器結(jié)構(gòu)的制造流程上視圖， 而且本實(shí)施例是以NAND Flash為例，但本發(fā)明并不局限于此。
[0063] 請(qǐng)參照?qǐng)D3A，在襯底300內(nèi)有隔離結(jié)構(gòu)302與作為存儲(chǔ)器結(jié)構(gòu)的主動(dòng)區(qū)的摻雜區(qū) 304,由于本實(shí)施例是以NAND Flash為例，所以每一個(gè)摻雜區(qū)304代表單一存儲(chǔ)器元件，即 存儲(chǔ)器串列（memory string)的一部分，如選擇柵極（select gate)的漏極；如果是其他類 的存儲(chǔ)器元件，則摻雜區(qū)304可為存儲(chǔ)單元的一部分。前述存儲(chǔ)單元或存儲(chǔ)器串列都屬于 現(xiàn)有的存儲(chǔ)器元件，故在本實(shí)施例中不詳細(xì)說(shuō)明。
[0064] 然后，在襯底300上形成有多個(gè)第一層位線接觸窗306a與306b。而且第一層位線 接觸窗306a的配置是采間隔配置，亦即同一剖面上的兩兩第一層位線接觸窗306a之間是 間隔著一個(gè)摻雜區(qū)304。至于第一層位線接觸窗306b的配置則是同一剖面上的兩兩第一層 位線接觸窗306b之間間隔著三個(gè)摻雜區(qū)304,以與后續(xù)形成的第二層位線接觸窗接觸。另 夕卜，第一層位線接觸窗306a與306b的詳細(xì)形成方式可參照第一實(shí)施例的圖1A-2的第一接 觸窗108以及介層窗110,故在本實(shí)施例不再贅述。
[0065] 接著，請(qǐng)參照?qǐng)D3B，在襯底300上形成氮化硅層作為蝕刻終止層308,再對(duì)其進(jìn)行 圖案化，以露出第一層位線接觸窗306a與306b。蝕刻終止層308除氮化硅以外，也可采用 其他適合的材質(zhì),本發(fā)明并不限于此。
[0066] 然后，請(qǐng)參照?qǐng)D3C，在襯底300上形成覆蓋第一層位線接觸窗306a的第一位線 310,其中第一位線310可由Ti/Al構(gòu)成，且第一位線310上可形成有氧化層，且于第一位線 310和氧化層之間可設(shè)有如Ti/TiN的阻障層（可參照第一實(shí)施例的圖1C-2)。由于本實(shí) 施例是以鋁層作為第一位線310,故采用光刻蝕刻等工藝，但本發(fā)明并不局限于此；換句話 說(shuō)，如果是以銅內(nèi)連線作為第一位線310,則需采用銅工藝。
[0067] 接著，請(qǐng)參照?qǐng)D3D，在第一位線310的側(cè)壁形成間隙壁312之后，并做完間隙壁蝕 刻去除底層間隙壁，此時(shí)先在間隙壁312之間沉積作為襯層314的TiN，再填入金屬鎢（W) 作為第二層位線接觸窗316,但本發(fā)明并不局限于此，亦可使用銅接觸窗作為第二層位線接 觸窗316。隨后用化學(xué)機(jī)械研磨方式將金屬鎢及襯層TiN磨除此時(shí)會(huì)如圖3D所示，不同位 置的第二層位線接觸窗316會(huì)因?yàn)榛瘜W(xué)機(jī)械研磨后，而被介電層隔開，而不會(huì)互相接觸。
[0068] 然后，請(qǐng)參照?qǐng)D3E，在兩兩第一位線310之間的上方形成譬如由Ti/Al構(gòu)成的第二 位線318,第二位線318與第二層位線接觸窗316電性接觸，并通過(guò)第一與第二層位線接觸 窗306b與316而與摻雜區(qū)304電性相連。由于本實(shí)施例是以錯(cuò)層作為第二位線318,所以 采用光刻蝕刻等工藝，但本發(fā)明并不局限于此；換句話說(shuō)，如果是以銅內(nèi)連線作為第二位線 318,則需采用銅工藝。
[0069] 因?yàn)榈谝晃痪€310與第二位線318是互相平行的雙層位線，所以位線310與318 的線寬都可大于工藝的設(shè)計(jì)規(guī)范的下限（即第一層或第二層位線接觸窗306a-b或316的 線寬），達(dá)兩倍以上，甚至是位線122與134在布局上有部份重疊也可行。
[0070] 以上第一至第三實(shí)施例中雖以存儲(chǔ)器結(jié)構(gòu)為主，但是本發(fā)明的應(yīng)用并不限于此； 亦即，本發(fā)明的雙層位線的概念還能用于非存儲(chǔ)器結(jié)構(gòu)的其他類半導(dǎo)體結(jié)構(gòu)，譬如發(fā)展到 納米世代以后的工藝，連接半導(dǎo)體元件的內(nèi)連線由于彼此接近所以必須隨之縮減線寬，但 一旦線寬縮減，內(nèi)連線的電阻也會(huì)隨之增加，所以如將互相平行的內(nèi)連線以雙層導(dǎo)線構(gòu)成， 將可在元件尺寸縮小的同時(shí)，使導(dǎo)線的線寬超出工藝的設(shè)計(jì)規(guī)范兩倍以上，以降低內(nèi)連線 的片電阻，甚至用鋁取代40nm世代以下的銅工藝。
[0071] 雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何所屬【技術(shù)領(lǐng)域】 中技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù) 范圍當(dāng)視所附的權(quán)利要求范圍所界定者為準(zhǔn)。
【權(quán)利要求】
1. 一種存儲(chǔ)器結(jié)構(gòu)的制造方法，其特征在于所述制造方法包括： 形成多個(gè)存儲(chǔ)器元件；以及 形成多條位線分別連接各該存儲(chǔ)器元件，其中該位線是由互相平行的雙層位線所構(gòu) 成。
2. 如權(quán)利要求1所述的存儲(chǔ)器結(jié)構(gòu)的制造方法，其特征在于該存儲(chǔ)器元件包括存儲(chǔ)單 元或存儲(chǔ)器串列。
3. 如權(quán)利要求1所述的存儲(chǔ)器結(jié)構(gòu)的制造方法，其特征在于該位線包括鋁層或銅內(nèi)連 線。
4. 如權(quán)利要求1所述的存儲(chǔ)器結(jié)構(gòu)的制造方法，其特征在于該位線的線寬大于工藝的 設(shè)計(jì)規(guī)范的下限。
5. 如權(quán)利要求1所述的存儲(chǔ)器結(jié)構(gòu)的制造方法，其特征在于形成多條位線的方法包 括： 在該多個(gè)存儲(chǔ)器元件上形成多條第一位線；以及 形成多條該第二位線，每條該第二位線在兩相鄰的該第一位線之間的上方。
6. 如權(quán)利要求5所述的存儲(chǔ)器結(jié)構(gòu)的制造方法，其特征在于：在形成該多條第一位線 之前還包括：形成多個(gè)第一層位線接觸窗，用以分別與各該第一位線電性接觸。
7. 如權(quán)利要求5所述的存儲(chǔ)器結(jié)構(gòu)的制造方法，其特征在于：在形成該多條第二位線 之前還包括：于該多個(gè)第一層位線接觸窗的上方形成多個(gè)第二層位線接觸窗，用以分別與 各該第二位線電性接觸。
8. 如權(quán)利要求7所述的存儲(chǔ)器結(jié)構(gòu)的制造方法，其特征在于：形成該多個(gè)第二層位線 接觸窗與形成該多條第二位線的方法是單一圖案化工藝。
9. 如權(quán)利要求7所述的存儲(chǔ)器結(jié)構(gòu)的制造方法，其特征在于該第二層位線接觸窗包括 鎢接觸窗或銅接觸窗。
10. -種半導(dǎo)體結(jié)構(gòu)，其特征在于所述半導(dǎo)體結(jié)構(gòu)包括： 多個(gè)半導(dǎo)體元件；以及 多條內(nèi)連線，分別連接各該存儲(chǔ)器元件，其中該內(nèi)連線是由互相平行的雙層導(dǎo)線所構(gòu) 成。
11. 如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該半導(dǎo)體元件包括存儲(chǔ)器元件。
12. 如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該內(nèi)連線包括鋁層或銅內(nèi)連線。
13. 如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該內(nèi)連線的線寬大于工藝的設(shè)計(jì)規(guī) 范的下限。
14. 如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該內(nèi)連線中不同層的導(dǎo)線在布局上 有部份重疊。
15. 如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其特征在于所述雙層導(dǎo)線包括： 多條第一導(dǎo)線；以及 多條第二導(dǎo)線，每一該第二導(dǎo)線位于兩相鄰的該第一導(dǎo)線之間的上方。
16. 如權(quán)利要求15所述的半導(dǎo)體結(jié)構(gòu)，其特征在于還包括： 多個(gè)第一層接觸窗，分別與各該第一導(dǎo)線電性接觸；以及 多個(gè)第二層接觸窗，位于該多個(gè)第一層接觸窗的上方，其中各該第二層接觸窗分別與 各該第二導(dǎo)線電性接觸。
17. 如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該多個(gè)第二層接觸窗交錯(cuò)配置。
18. 如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該第二層接觸窗與該第二導(dǎo)線是以 單一圖案化工藝形成的。
19. 如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該第二層接觸窗包括鎢接觸窗或銅 接觸窗。
【文檔編號(hào)】H01L21/82GK104112713SQ201310140310
【公開日】2014年10月22日 申請(qǐng)日期:2013年4月22日 優(yōu)先權(quán)日:2013年4月22日
【發(fā)明者】樸哲秀 申請(qǐng)人:華邦電子股份有限公司