半導(dǎo)體設(shè)備和存儲器系統(tǒng)的制作方法
【專利說明】半導(dǎo)體設(shè)備和存儲器系統(tǒng)
[0001]本申請是申請日為2010年9月15日、申請?zhí)枮?01080056003.7、名稱為〃半導(dǎo)體設(shè)備和存儲器系統(tǒng)"的專利申請的分案申請。
[0002]相關(guān)申請的交叉引用
[0003]本申請基于且要求2009年12月9日提交的序號為2009-2779719的日本專利申請的優(yōu)先權(quán)的權(quán)益；此處通過引用將上述日本專利的全部內(nèi)容并入。
技術(shù)領(lǐng)域
[0004]此處描述的實(shí)施例一般涉及半導(dǎo)體設(shè)備以及存儲器系統(tǒng)，并且例如涉及存儲器系統(tǒng)和主機(jī)設(shè)備之間通信的方法。
【背景技術(shù)】
[0005]最近明顯的是，由于數(shù)字照相機(jī)等的分辨率的增加導(dǎo)致圖片清晰度的增加，增加諸如SD?的數(shù)據(jù)存儲設(shè)備的容量以及通過增加圖片數(shù)據(jù)的幀速率實(shí)現(xiàn)較高圖片質(zhì)量。基于上述背景，諸如數(shù)字照相機(jī)的主機(jī)設(shè)備等和諸如記錄數(shù)據(jù)的存儲器設(shè)備等之間的數(shù)據(jù)傳輸量持續(xù)增加。在傳輸這樣的大量數(shù)據(jù)時，基于較小幅度差分信號的高速串行傳輸系統(tǒng)通常從簡化連接電纜、抑制功率消耗和降低EMI輻射噪聲的角度來使用。此外，在上述高速串行傳輸系統(tǒng)中，通常使用8b/10b的編碼以穩(wěn)定傳輸。
[0006]如果使用串行傳輸系統(tǒng)在數(shù)據(jù)通信時間連續(xù)傳輸相同的數(shù)據(jù)項(例如，“00”或“FF”)，出現(xiàn)具有對應(yīng)于連續(xù)模式(pattern)的時間段的頻率分量的諧波噪聲。因此，作為用于處理上述情況的方法，已知的是在數(shù)據(jù)上疊加隨機(jī)數(shù)并傳輸結(jié)果的所謂的置亂系統(tǒng)。例如，在David Robert Stauffer 等在 Springer 出版的“High-Speed Serdes Devices andApplicat1ns”中公開了該系統(tǒng)，2008，140頁到143頁。
[0007]然而，在傳統(tǒng)的置亂系統(tǒng)中，用于處理連續(xù)傳輸固定模式的情況以在非數(shù)據(jù)傳輸時間(即，在空閑狀態(tài))保持串行傳輸?shù)耐降姆椒ㄟ€未被考慮，并且還沒解決在空閑狀態(tài)中出現(xiàn)噪聲的問題。

【發(fā)明內(nèi)容】

[0008]一般來說，根據(jù)一個實(shí)施例，一種能夠與主機(jī)裝置通信的半導(dǎo)體設(shè)備包括:符號生成單元；編碼單元；以及傳輸單元。所述符號生成單元包括隨機(jī)數(shù)生成電路且根據(jù)由所述隨機(jī)數(shù)生成電路生成的隨機(jī)數(shù)來生成符號。所述編碼單元執(zhí)行用于所述符號的8b/10b編碼。所述傳輸單元將由8b/10b編碼單元編碼的符號傳輸給所述主機(jī)裝置。
【附圖說明】
[0009]圖1是根據(jù)第一實(shí)施例的存儲器系統(tǒng)的框圖；
[0010]圖2是示出了根據(jù)第一實(shí)施例的存儲器卡中的信號到信號引腳的分派的示意圖；
[0011]圖3是根據(jù)第一實(shí)施例的存儲器控制器的框圖；
[0012]圖4是示出了根據(jù)第一實(shí)施例的符號的示意圖；
[0013]圖5是用于說明根據(jù)第一實(shí)施例的通信狀態(tài)的定時圖；
[0014]圖6是用于說明根據(jù)第一實(shí)施例的符號生成單元的操作的流程圖；
[0015]圖7是示出了在通信時的頻率譜的圖表；
[0016]圖8到圖10每一個都是示出了根據(jù)第一實(shí)施例的頻率譜的圖表；
[0017]圖11是根據(jù)第二實(shí)施例的存儲器控制器的框圖；
[0018]圖12是用于說明根據(jù)第二實(shí)施例的通信狀態(tài)的定時圖；
[0019]圖13是用于說明根據(jù)第二實(shí)施例的存儲器系統(tǒng)的操作的流程圖；
[0020]圖14是示出了根據(jù)第二實(shí)施例的頻率譜的圖表；
[0021]圖15是用于說明根據(jù)第二實(shí)施例的修改的通信狀態(tài)的定時圖；以及
[0022]圖16和17的每一個是用于說明根據(jù)第三實(shí)施例的通信狀態(tài)的定時圖。
具體實(shí)施例
[0023][第一實(shí)施例]
[0024]通過采用SD存儲器卡(此后將簡單地稱為存儲器卡)作為實(shí)例來解釋根據(jù)第一實(shí)施例的半導(dǎo)體設(shè)備和存儲器系統(tǒng)。
[0025]<存儲器卡的整體配置>
[0026]首先，通過參考圖1來解釋存儲器卡的整體配置。圖1是根據(jù)本實(shí)施例的存儲器卡的框圖。
[0027]如圖所示，存儲器卡I與諸如個人計算機(jī)、數(shù)字照相機(jī)等的主機(jī)設(shè)備2進(jìn)行通信。主機(jī)設(shè)備2包括用于經(jīng)由總線接口 14存取與主機(jī)設(shè)備2連接的存儲器卡I的軟件和硬件。當(dāng)將存儲器卡I連接到主機(jī)設(shè)備2時，存儲器卡I響應(yīng)于電源的接收而操作，并且執(zhí)行對應(yīng)于來自主機(jī)設(shè)備2的存取的過程。
[0028]存儲器卡I經(jīng)由總線接口 14與主機(jī)設(shè)備2傳遞數(shù)據(jù)。存儲器卡I包括NAND閃速存儲器芯片(也被簡單地稱為NAND閃速存儲器或閃速存儲器)11、控制NAND閃速存儲器11的存儲器控制器12和多個信號引腳(第I到第17引腳)13。
[0029]多個信號引腳13電連接到存儲器控制器12。例如，如圖2所示進(jìn)行信號到多個信號引腳13的第I到第17引腳的分派。圖2是示出了第I到第17引腳和分派給上述引腳的信號的表。
[0030]分別將數(shù)據(jù)O到數(shù)據(jù)3分派給第7、第8、第9和第I引腳。還將第I引腳分配給卡檢測信號。此外，將第2引腳分配給命令CMD、將第3引腳和第6引腳分配給地電勢GND、將第4引腳分配給電源電勢VDD、并且將第5引腳分配給時鐘信號CLK。
[0031]此外，將第10引腳、第13引腳、第14引腳和第17引腳分配給電源電壓VDD或地電勢GND。此外，為第11引腳、第12引腳、第15引腳以及第16引腳分配形成差分信號對的數(shù)據(jù)(D1+)、數(shù)據(jù)(D1-)、數(shù)據(jù)(D0+)和數(shù)據(jù)(D0-)。上述引腳是用于小幅度差分信號的補(bǔ)償信號的端子。例如，DO+和DO-的信號對用于從主機(jī)設(shè)備2到存儲器卡I的信號傳輸。此外，Dl+和Dl-的信號對用于從存儲器卡I到主機(jī)設(shè)備2的信號傳輸。
[0032]形成存儲器卡1，以能夠被可去除地插入到主機(jī)設(shè)備2中形成的插槽內(nèi)。主機(jī)設(shè)備2中提供的主機(jī)控制器(未示出)通過第I引腳到第17引腳與存儲器卡I中的存儲器控制器12通信各種信號和數(shù)據(jù)項。例如，當(dāng)將數(shù)據(jù)寫入到存儲器卡I中時，主機(jī)控制器將寫入命令作為串行信號通過第11和12引腳傳輸?shù)酱鎯ζ骺刂破?2。此時，響應(yīng)于供應(yīng)給第7和8引腳的時鐘信號，存儲器控制器12獲得提供給第11和12引腳的寫入命令。
[0033]僅使用第11和12引腳，將寫入命令串行地輸入到存儲器控制器12。如圖2所示來布置被分派到命令輸入的第11和12引腳，并且使用多個信號引腳13和對應(yīng)于引腳13的總線接口 14 (SD接口)以允許主機(jī)設(shè)備2中的主機(jī)控制器和存儲器卡I彼此通信。
[0034]另一方面，通過用于NAND閃速存儲器的接口來執(zhí)行NAND閃速存儲器11和存儲器控制器12之間的通信。因此，盡管此處的附圖沒有示出，例如通過8比特的輸入和輸出(I/
O)線來連接NAND閃速存儲器11和存儲器控制器12。
[0035]例如，當(dāng)存儲器控制器12將數(shù)據(jù)寫入NAND閃速存儲器111中時，存儲器控制器12經(jīng)由I/o線將數(shù)據(jù)輸入命令80H、列地址、頁地址、數(shù)據(jù)和程序命令1H依次輸入到閃速存儲器11。在這種情況下，命令80H的“H”表示16進(jìn)制數(shù)并且在實(shí)踐中，將“10000000”的8比特信號并行地供應(yīng)到8比特的I/O線。即，將多個比特的命令并行地供應(yīng)到用于NAND閃速存儲器的接口。
[0036]此外，通過用于NAND閃速存儲器的接口，用于NAND閃速存儲器11的命令和數(shù)據(jù)通常使用同一 I/O線并通信。因此，主機(jī)設(shè)備2中的主機(jī)控制器和存儲器卡I之間進(jìn)行通信的接口和NAND閃速存儲器11和存儲器控制器12之間進(jìn)行通信的接口不同。
[0037]<存儲器控制器12的配置>
[0038]接下來，解釋在圖1中示出的存儲器卡I中提供的存儲器控制器12的細(xì)節(jié)。在該情況下，NAND閃速存儲器11具有已知的配置，并且因此省略其解釋。
[0039]存儲器控制器12管理NAND閃速存儲器11的內(nèi)部物理狀態(tài)(例如，邏輯扇區(qū)地址數(shù)據(jù)的號碼包含在哪個物理塊地址中以及哪個塊被設(shè)置為擦除狀態(tài))。然后，存儲器控制器12執(zhí)行根據(jù)主機(jī)設(shè)備12的請求從NAND閃速存儲器11讀取數(shù)據(jù)、傳遞相同的數(shù)據(jù)到主機(jī)設(shè)備2以及在NAND閃速存儲器11中寫入從主機(jī)設(shè)備2供給的數(shù)據(jù)的操作。為了簡化下述解釋，在僅將關(guān)注點(diǎn)放在執(zhí)行從存儲器控制器12到主機(jī)設(shè)備2的通信的配置上的情況下進(jìn)行解釋。
[0040]圖3是存儲器控制器12的框圖。如圖中所示的，存儲器控制器12包括閃速存儲器控制器(flash C