專利名稱：多位非揮發(fā)存儲器及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及導(dǎo)體器件及集成電路技術(shù)領(lǐng)域，特別涉及一種多位非揮發(fā)存儲器及其操作方法和形成方法。
背景技術(shù)：
利用氮化硅作為電荷俘獲層的電荷俘獲型存儲器，由于氮化硅是絕緣介質(zhì)，因此在隧穿氧化層中單一的漏電路徑不會導(dǎo)致整個器件存儲電荷的丟失，大大提高了閃存器件的可靠性。同時較薄的氮化硅存儲層也有利于器件尺寸的進(jìn)一步縮小。然而，目前Intel的NAND閃存器件制備技術(shù)已經(jīng)到達(dá)IXlXnm的技術(shù)結(jié)點(diǎn)。在器件物理尺寸縮小到極限時，為了進(jìn)一步提高陣列的存儲密度，采用一個單元存儲兩位或者多位數(shù)據(jù)的方法，這方面已有提出NROM結(jié)構(gòu)和PHINES結(jié)構(gòu)等。多位存儲方法雖然能夠大大的提高陣列的存儲密度，但是器件的可靠性卻隨之下降，目前器件的疲勞特性已經(jīng)由原來的IOK次的標(biāo)準(zhǔn)下降到IK甚至更低。同時，由于器件尺寸縮小，相鄰比特之間存在較大串?dāng)_，也給器件的可靠性帶來了難題。以PHINES結(jié)構(gòu)為例，此結(jié)構(gòu)采用帶帶隧穿熱空穴注入(band-to-band hot holeinjection)進(jìn)行編程，采用F-N隧穿進(jìn)行擦除操作，因此該器件的編程功耗比較低。圖1是PHINES器件擦除和編程時器件中電荷流動示意圖和溝道能帶示意圖。如圖1所示，301為柵極、302為源極、303為漏極、304為P型襯底。其中，(a)為擦除bitl和bit2時器件中電荷流動示意圖和溝道能帶分布圖；(b)為編程bitl時器件中電荷流動示意圖和溝道能帶分布圖；(c)為編程bit2時器件中電荷流動示意圖和溝道能帶分布圖；(d)為編程bitl和bit2時器件中電荷流動示意圖和溝道能帶分布圖。圖1中，P型襯底上的三層分別為二氧化娃層、氮化娃層和二氧化娃層。該結(jié)構(gòu)與一般SONOS器件相似,仍然米用氮化娃層進(jìn)行電荷俘獲。此器件由于采用了 短溝道效應(yīng)，當(dāng)器件溝道較短時，讀取電壓可以進(jìn)一步降低，讀取窗口也會有所增加，所以特別適合小尺寸應(yīng)用。然而這種利用短溝效應(yīng)的讀取方式一方面限制了編程窗口的大小，另一方面也使左右兩比特信息在讀取時產(chǎn)生嚴(yán)重的串?dāng)_，因此該器件的操作可靠性較差。目前主要的兩比特單元(2-bit/cell)結(jié)構(gòu)，存在各種不足之處，如兩比特間的串?dāng)_大、編程操作窗口小、操作可靠性差等。隨著器件特征尺寸的減小和市場對于高密度、大容量存儲器件的需求，開發(fā)一種功耗低、編程窗口大、器件操作可靠性高的用于多位存儲的非揮發(fā)存儲器件就顯得尤為重要。

發(fā)明內(nèi)容
本發(fā)明的目的旨在至少解決上述技術(shù)缺陷之一，特別是提供一種多位非揮發(fā)存儲器及其操作方法，以解決現(xiàn)有的多位存儲器件功耗高、讀取電壓得到的編程窗口小、兩位比特間存在串?dāng)_、器件操作可靠性差的缺點(diǎn)。為達(dá)到上述目的，本發(fā)明第一方面提供一種多位非揮發(fā)存儲器，該存儲器包括半導(dǎo)體襯底；形成在所述半導(dǎo)體襯底中的溝槽；形成在所述半導(dǎo)體襯底中、所述溝槽兩側(cè)的源區(qū)和漏區(qū)；形成在所述溝槽的下側(cè)壁和底壁上的第一隧穿介質(zhì)層，形成在所述第一隧穿介質(zhì)層上的調(diào)控柵；和形成在所述溝槽的上部的柵結(jié)構(gòu)，所述柵結(jié)構(gòu)包括形成在所述溝槽的上側(cè)壁和所述調(diào)控柵上的第二隧穿介質(zhì)層、形成在所述第二隧穿介質(zhì)層上的電荷俘獲層、形成在所述電荷俘獲層上的阻擋介質(zhì)層、形成在所述阻擋介質(zhì)層上的柵極。在本發(fā)明的一個實(shí)施例中，所述半導(dǎo)體襯底中形成有與所述半導(dǎo)體襯底的摻雜類型相同的阱區(qū)，所述溝槽、所述源區(qū)和漏區(qū)均形成在所述阱區(qū)中。在本發(fā)明的一個實(shí)施例中，所述調(diào)控柵的材料為多晶硅。在本發(fā)明的一個實(shí)施例中，所述柵極的材料為多晶硅。在本發(fā)明的一個實(shí)施例中，所述溝槽的形狀為矩形、梯形、倒Ω形或半球形。本發(fā)明第二方面提供一種根據(jù)本發(fā)明第一方面的多位非揮發(fā)存儲器的操作方法，該操作方法包括編程操作，包括對所述柵極施加第一負(fù)電壓，對所述源區(qū)或漏區(qū)之一施加第一正電壓，使所述源區(qū)或漏區(qū)之另一浮空或接地，使所述調(diào)控柵浮空或接地；擦除操作，包括對所述柵極施加第二正電壓，使所述源區(qū)和漏區(qū)接地，使所述調(diào)控柵浮空或接地；和讀取操作，包括·對所述柵極施加第三電壓，對所述源區(qū)或漏區(qū)之一施加第三正電壓，使所述源區(qū)或漏區(qū)之另一接地，對所述調(diào)控柵施加第四正電壓。在本發(fā)明的一個實(shí)施例中，在所述編程操作、擦除操作和讀取操作中，所述阱區(qū)接地。在本發(fā)明的一個實(shí)施例中，所述第一負(fù)電壓的范圍為-4V至-15V，所述第一正電壓的范圍為2V至6V。在本發(fā)明的一個實(shí)施例中，所述第二正電壓的范圍為5V至20V。在本發(fā)明的一個實(shí)施例中，所述第三電壓的范圍為-5V至5V，所述第三正電壓的范圍為IV至4V，所述第四正電壓的范圍為IV至5V。本發(fā)明提供一種多位非揮發(fā)存儲器及其操作方法，根據(jù)本發(fā)明實(shí)施例的非揮發(fā)存儲器，采用帶帶隧穿熱空穴注入原理實(shí)現(xiàn)編程操作，采用F-N隧道實(shí)現(xiàn)擦除操作。通過在柵結(jié)構(gòu)之下設(shè)置調(diào)控柵，在擦除操作中可以降低器件的疲勞特性的退化；在讀取操作中可以增大讀取出來的編程窗口，減小讀取串?dāng)_，并且通過調(diào)節(jié)調(diào)控柵的電壓最大程度的優(yōu)化器件的性能，使器件的操作具有靈活性。與傳統(tǒng)的同類器件相比，根據(jù)本發(fā)明實(shí)施例的非揮發(fā)存儲器可以顯著提供器件的操作可靠性。本發(fā)明附加的方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實(shí)踐了解到。


本發(fā)明上述的和/或附加的方面和優(yōu)點(diǎn)從下面結(jié)合附圖對實(shí)施例的描述中將變得明顯和容易理解，其中圖1為現(xiàn)有技術(shù)中的PHINES器件擦除和編程時器件中電荷流動示意圖和溝道能帶示意圖；圖2為本發(fā)明實(shí)施例的多位非揮發(fā)存儲器的結(jié)構(gòu)剖面圖；圖3為對本發(fā)明實(shí)施例的多位非揮發(fā)存儲器的漏區(qū)信息位編程操作時各偏置電壓示意圖；圖4為對本發(fā)明實(shí)施例的多位非揮發(fā)存儲器的源區(qū)和漏區(qū)信息位擦除操作時各偏置電壓不意圖；圖5為對本發(fā)明實(shí)施例的多位非揮發(fā)存儲器的漏區(qū)信息位讀取操作時各偏置電壓示意圖。
具體實(shí)施例方式下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。在本發(fā)明的描述中，需要理解的是，術(shù)語“中心”、“縱向”、“橫向”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底” “內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。需要說明的是，此外，術(shù)語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術(shù)特征的數(shù)量。由此，限定有“第一”、“第二”的特征可以明示或者隱含地包括一個或者更多個該特征。圖2為本發(fā)明實(shí)施例的多位非揮發(fā)存儲器的結(jié)構(gòu)剖面圖。如圖2所示，該存儲器401包括半導(dǎo)體襯底411 ;形成在半導(dǎo)體襯底411中的溝槽402 ;形成在半導(dǎo)體襯底411中、溝槽402兩側(cè)的源區(qū)408和漏區(qū)409 ;形成在溝槽402的下側(cè)壁和底壁上的第一隧穿介質(zhì)層404，形成在第一隧穿介質(zhì)層404上的調(diào)控柵403 ;和形成在溝槽402的上部的柵結(jié)構(gòu)。在本實(shí)施例中，半導(dǎo)體襯底411的材料可以是硅，并且半導(dǎo)體襯底411可以是公知的P型或N型半導(dǎo)體襯底，可以可選地包括摻雜配置，例如被P型或N型摻雜以形成P阱或N阱。為描述方便起見，在本發(fā)明的各個實(shí)施例中，以具有P型阱區(qū)410的P型半導(dǎo)體襯底411為例。本領(lǐng)域技術(shù)人員應(yīng)該理解，上述舉例僅用于解釋本發(fā)明，并不用于限制本發(fā)明的保護(hù)范圍，對于在具有N阱的N型半導(dǎo)體襯底上形成的多位非揮發(fā)存儲器，可以參照本發(fā)明實(shí)施例進(jìn)行，在此不再贅述。在本實(shí)施例中，源區(qū)408和漏區(qū)409形成在半導(dǎo)體襯底411的P阱401中，源區(qū)408和漏區(qū)409對應(yīng)的電荷俘獲區(qū)均為信息存儲位，故該器件為可用于雙位存儲的非揮發(fā)存儲器。其中，源區(qū)408和漏區(qū)409可以通過對半導(dǎo)體襯底411表面進(jìn)行傾角離子注入，然后退火以激活所摻雜的雜質(zhì)，以形成源/漏區(qū)。凹槽402形成在半導(dǎo)體襯底411的P阱410中。溝槽402可以為矩形、梯形、倒Ω形、半球形或其它形狀。在本發(fā)明優(yōu)選的實(shí)施例中，溝槽402為矩形。柵結(jié)構(gòu)包括形成在溝槽402的上側(cè)壁和調(diào)控柵403上的第二隧穿介質(zhì)層404(由于第一隧穿介質(zhì)層和第二隧穿介質(zhì)層可 以是材料相同的介質(zhì)層且相互接壤，故在圖1中以相同的標(biāo)號404表不)、形成在第二隧穿介質(zhì)層404上的電荷俘獲層405、形成在電荷俘獲層405上的阻擋介質(zhì)層406、形成在阻擋介質(zhì)層406上的柵極407。在本實(shí)施例中，隧穿介質(zhì)層404的材料可以二氧化娃；電荷俘獲層405的材料可以是氮化娃；阻擋介質(zhì)層406用于阻擋電荷在電荷俘獲層405和柵極407之間的遷移，阻擋介質(zhì)層406的材料可以是二氧化硅或其它具有電荷阻擋能力的絕緣介質(zhì)材料；柵極407用于控制源區(qū)408和漏區(qū)409之間的導(dǎo)通與斷開，柵極407的材料可以是多晶硅。當(dāng)施加在多晶硅柵407上的電壓小于導(dǎo)通閾值電壓時，溝槽402兩側(cè)的兩個P型溝道區(qū)域不導(dǎo)通，此時該非揮發(fā)存儲器件不開啟，源區(qū)408和漏區(qū)409之間沒有電流流過；當(dāng)施加在多晶硅柵407上的電壓大于導(dǎo)通閾值電壓時，溝槽402兩側(cè)的兩個P型溝道區(qū)域反型，形成N型導(dǎo)通溝道，此時該非揮發(fā)存儲器件開啟。其中，所述導(dǎo)通閾值電壓可以是正電壓也可以是負(fù)電壓，并受編程操作和擦除操作注入電荷的影響而改變。在本實(shí)施例中，形成在溝槽402下部的調(diào)控柵403的材料可以是多晶硅。調(diào)控柵403的作用將在以下的器件的操作方法中具體描述。下面結(jié)合圖3-5，進(jìn)一步對本發(fā)明實(shí)施例的多位非揮發(fā)存儲器的編程操作、擦除操作和讀取操作偏置電壓施加方式進(jìn)行說明。圖3是對本發(fā)明實(shí)施例的多位非揮發(fā)存儲器的漏區(qū)信息位編程操作時各偏置電壓示意圖。編程操作基于帶帶隧穿熱空穴注入(band-to-bandhothole injection)效應(yīng)。在本實(shí)施例中，編程操作中各偏置電壓如下漏區(qū)409施加第一正電壓，其范圍優(yōu)選的為2V至6V ;源區(qū)408浮空或者接地；柵極407施加第一負(fù)電壓，其范圍優(yōu)選的為-4V至-15V ;調(diào)控柵403浮空或者接地；阱區(qū)410接地。當(dāng)漏區(qū)409施加正電壓，柵極407連接較高負(fù)電壓且襯底接地時，在柵結(jié)構(gòu)和漏區(qū)409的交迭區(qū)建立一個高的縱向電場，而漏結(jié)和襯底的pn結(jié)則偏置在高的反向橫向電場下。在縱向電場和橫向電場的共同作用下，漏結(jié)邊的能帶向上彎曲，發(fā)生深耗盡。當(dāng)能帶彎曲量大于硅的禁帶寬度時，價帶中電子能夠穿越能帶隧穿到導(dǎo)帶中形成電子-空穴對，即發(fā)生了帶帶隧穿效應(yīng)。帶帶隧 穿產(chǎn)生的電子將被漏極區(qū)409收集,而空穴在pn結(jié)橫向電場的加速下大部分會越過結(jié)區(qū)被襯底收集，其中少部分能量較高的空穴在柵結(jié)構(gòu)電場的吸引下會越過娃/ 二氧化娃勢魚注入到氮化娃層405中，即發(fā)生了帶帶隧穿熱空穴注入?？昭ū蛔⑷氲铰﹨^(qū)409上方的氮化硅層405中，由于空穴的注入沿溝道的能帶會發(fā)生變化，與空穴注入?yún)^(qū)域?qū)?yīng)的部分能帶向下彎曲，器件導(dǎo)通閾值電壓降低，從而實(shí)現(xiàn)了漏區(qū)信息位的編程操作。需說明的是，對源區(qū)信息位的編程操作與對漏區(qū)信息位的編程操作類似，將源區(qū)408和漏區(qū)409的電壓施加關(guān)系互換即可，在此不再贅述。圖4是對本發(fā)明實(shí)施例的多位非揮發(fā)存儲器的源區(qū)和漏區(qū)信息位擦除操作時各偏置電壓示意圖。擦除操作方法是基于溝道F-N隧穿注入效應(yīng)。在本實(shí)施例中，擦除操作中各偏置電壓如下對柵極407施加第二正電壓，范圍優(yōu)選為5V至20V ;源區(qū)408和漏區(qū)409接地；調(diào)控柵403浮空或接地；阱區(qū)410接地。在擦除過程中，有電子注入氮化硅層405中，與其中的空穴中和，導(dǎo)致器件閾值電壓升高，從而實(shí)現(xiàn)了源區(qū)和漏區(qū)信息位的擦除操作。擦除過程中，調(diào)控柵403處于浮空或者接地狀態(tài)。由于調(diào)控柵403的存在，避免了在溝道FN注入電子時，位于調(diào)控柵403上方、柵結(jié)構(gòu)底部的氮化硅層405中注入電子。這樣一方面防止了器件在多次擦除后，在柵結(jié)構(gòu)底部的氮化硅層405中積累多余的電子，影響器件的閾值電壓，使器件的疲勞特性退化；另一方面，由于電子和空穴在電荷俘獲層405中會逐漸遷移，而空穴在電荷俘獲層405中存儲的陷阱較淺，更容易產(chǎn)生遷移發(fā)生重分布現(xiàn)象。而多余電子的存在有可能引起與電荷俘獲層405中的空穴中和，從而會加劇器件編程態(tài)保持特性的退化。所以，根據(jù)本發(fā)明實(shí)施例的器件結(jié)構(gòu)能夠顯著地提高器件的可靠性。圖5是對本發(fā)明實(shí)施例的多位非揮發(fā)存儲器的漏區(qū)信息位讀取操作時各偏置電壓示意圖。讀取操作基于反向讀取。在本實(shí)施例中，讀取操作中各偏置電壓如下對柵極407施加第三電壓，范圍優(yōu)選為-5V至5V ;對源區(qū)408或漏區(qū)409之一施加第三正電壓，范圍優(yōu)選為IV至4V ;源區(qū)408或漏區(qū)409之另一接地；對調(diào)控柵403施加第四正電壓，范圍優(yōu)選為IV至5V;阱區(qū)410接地。在施加的電壓偏置條件下，源區(qū)408由于施加了一個較大正電壓，故源區(qū)408的信息被屏蔽掉。同時，溝道中央有調(diào)控柵403正壓的影響，溝道中間區(qū)域能帶向下彎曲，可以有效的增大對漏極區(qū)編程態(tài)的讀取窗口。此時讀取的結(jié)果即為漏區(qū)409存儲的信息。需說明的是，對源區(qū)信息位的讀取操作與對漏區(qū)信息位的讀取操作類似，將源區(qū)408和漏區(qū)409的電壓施加關(guān)系互換即可，在此不再贅述。通過采用調(diào)控柵403增大讀取窗口，一方面可以使器件溝道中間能帶向下彎曲，減小讀取串?dāng)_，增加讀取出來的編程窗口 ；另一方面由于該調(diào)控柵的電壓可以改變，故通過調(diào)節(jié)調(diào)控柵的電壓至最合適的操作電壓，可以最大程度的優(yōu)化器件的性能，使器件的操作具有靈活性。當(dāng)對器件進(jìn)行多次編程和擦除操作以后，由于注入的電子空穴位置不匹配引起器件的讀取閾值電壓窗口變小，這時也可以通過增加調(diào)控柵上的電壓來增大讀取窗口，提高器件的可靠性。另外，通過采用調(diào)控柵403增大讀取窗口，使器件具有較高的源漏穿通電壓。本發(fā)明提供一種多位非揮發(fā)存儲器及其操作方法，根據(jù)本發(fā)明實(shí)施例的非揮發(fā)存儲器，采用帶帶隧穿熱空穴注入原理實(shí)現(xiàn)編程操作，采用F-N隧穿注入實(shí)現(xiàn)擦除操作。通過在柵結(jié)構(gòu)之下設(shè)置調(diào)控柵，在擦除操作中可以降低器件的疲勞特性的退化；在讀取操作中可以增大讀取出來的編程窗口，減小讀取串?dāng)_，并且通過調(diào)節(jié)調(diào)控柵的電壓最大程度的優(yōu)化器件的性能，使器件的操作具有靈活性。與傳統(tǒng)的同類器件相比，根據(jù)本發(fā)明實(shí)施例的非揮發(fā)存儲器可以顯著提供器件的操作可靠性。在本說明書的描 述中，參考術(shù)語“一個實(shí)施例”、“一些實(shí)施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結(jié)合該實(shí)施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)包含于本發(fā)明的至少一個實(shí)施例或示例中。在本說明書中，對上述術(shù)語的示意性表述不一定指的是相同的實(shí)施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)可以在任何的一個或多個實(shí)施例或示例中以合適的方式結(jié)合。盡管已經(jīng)示出和描述了本發(fā)明的實(shí)施例，對于本領(lǐng)域的普通技術(shù)人員而言，可以理解在不脫離本發(fā)明的原理和精神的情況下可以對這些實(shí)施例進(jìn)行多種變化、修改、替換和變型，本發(fā)明的范圍由所附權(quán)利要求及其等同限定。
權(quán)利要求
1.一種多位非揮發(fā)存儲器，其特征在于，包括 半導(dǎo)體襯底； 形成在所述半導(dǎo)體襯底中的溝槽； 形成在所述半導(dǎo)體襯底中、所述溝槽兩側(cè)的源區(qū)和漏區(qū)； 形成在所述溝槽的下側(cè)壁和底壁上的第一隧穿介質(zhì)層，形成在所述第一隧穿介質(zhì)層上的調(diào)控柵；和 形成在所述溝槽的上部的柵結(jié)構(gòu)，所述柵結(jié)構(gòu)包括形成在所述溝槽的上側(cè)壁和所述調(diào)控柵上的第二隧穿介質(zhì)層、形成在所述第二隧穿介質(zhì)層上的電荷俘獲層、形成在所述電荷俘獲層上的阻擋介質(zhì)層、形成在所述阻擋介質(zhì)層上的柵極。
2.如權(quán)利要求1所述的多位非揮發(fā)存儲器，其特征在于，所述半導(dǎo)體襯底中形成有與所述半導(dǎo)體襯底的摻雜類型相同的阱區(qū)，所述溝槽、所述源區(qū)和漏區(qū)均形成在所述阱區(qū)中。
3.如權(quán)利要求1所述的多位非揮發(fā)存儲器，其特征在于，所述調(diào)控柵的材料為多晶硅。
4.如權(quán)利要求1所述的多位非揮發(fā)存儲器，其特征在于，所述柵極的材料為多晶硅。
5.如權(quán)利要求1所述的多位非揮發(fā)存儲器，其特征在于，所述溝槽的形狀為矩形、梯形、倒Ω形或半球形。
6.—種如權(quán)利要求1-5任一項所述的多位非揮發(fā)存儲器的操作方法,其特征在于,包括 編程操作，包括對所述柵極施加第一負(fù)電壓，對所述源區(qū)或漏區(qū)之一施加第一正電壓，使所述源區(qū)或漏區(qū)之另一浮空或接地，使所述調(diào)控柵浮空或接地； 擦除操作，包括對所述柵極施加第二正電壓，使所述源區(qū)和漏區(qū)接地，使所述調(diào)控柵浮空或接地；和 讀取操作，包括對所述柵極施加第三電壓，對所述源區(qū)或漏區(qū)之一施加第三正電壓，使所述源區(qū)或漏區(qū)之另一接地，對所述調(diào)控柵施加第四正電壓。
7.如權(quán)利要求6所述的多位非揮發(fā)存儲器的操作方法，其特征在于，在所述編程操作、擦除操作和讀取操作中，所述阱區(qū)接地。
8.如權(quán)利要求6所述的多位非揮發(fā)存儲器的操作方法，其特征在于，所述第一負(fù)電壓的范圍為-4V至-15V，所述第一正電壓的范圍為2V至6V。
9.如權(quán)利要求6所述的多位非揮發(fā)存儲器的操作方法，其特征在于，所述第二正電壓的范圍為5V至20V。
10.如權(quán)利要求6所述的多位非揮發(fā)存儲器的操作方法，其特征在于，所述第三電壓的范圍為-5V至5V，所述第三正電壓的范圍為IV至4V，所述第四正電壓的范圍為IV至5V。
全文摘要
本發(fā)明提供一種多位非揮發(fā)存儲器及其操作方法，該存儲器包括半導(dǎo)體襯底；形成在所述半導(dǎo)體襯底中的溝槽；形成在所述半導(dǎo)體襯底中、所述溝槽兩側(cè)的源區(qū)和漏區(qū)；形成在所述溝槽的下側(cè)壁和底壁上的第一隧穿介質(zhì)層，形成在所述第一隧穿介質(zhì)層上的調(diào)控柵；和形成在所述溝槽的上部的柵結(jié)構(gòu)，所述柵結(jié)構(gòu)包括形成在所述溝槽的上側(cè)壁和所述調(diào)控柵上的第二隧穿介質(zhì)層、形成在所述第二隧穿介質(zhì)層上的電荷俘獲層、形成在所述電荷俘獲層上的阻擋介質(zhì)層、形成在所述阻擋介質(zhì)層上的柵極。根據(jù)本發(fā)明實(shí)施例的非揮發(fā)存儲器，具有編程功耗低、編程窗口大、器件的操作可靠性高的優(yōu)點(diǎn)。
文檔編號H01L29/423GK103066131SQ20121059050
公開日2013年4月24日 申請日期2012年12月28日 優(yōu)先權(quán)日2012年12月28日
發(fā)明者潘立陽, 劉利芳 申請人:清華大學(xué)