多芯片封裝體的制作方法
【專利摘要】本發(fā)明公開了一種多芯片封裝體，包括：主基板；多個第一半導體芯片，堆疊在主基板的上表面上，并且具有與主基板電連接的接合焊墊；以及半導體封裝體，粘附到堆疊的第一半導體芯片的側(cè)表面，并且與主基板電連接。
【專利說明】多芯片封裝體
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體涉及半導體封裝體，更具體涉及具有能夠?qū)崿F(xiàn)重量輕、薄、緊湊和小型化的新穎形狀的多芯片封裝體。
【背景技術(shù)】
[0002]在半導體封裝體中，為了增加容量和擴展功能性，逐漸增加晶片狀態(tài)下的集成度。此外，其中合并了至少兩種半導體芯片或半導體封裝體的半導體封裝體被普及。
[0003]為了擴展在晶片狀態(tài)下的半導體裝置的功能性，在晶片制造工藝中需要充實的設備投資，發(fā)生大量的花費，并且應首先解決工藝中容易發(fā)生的各種問題。然而，在制造半導體芯片之后將半導體芯片組裝為半導體封裝體的過程中，可實現(xiàn)將至少兩個半導體芯片或至少兩個半導體封裝體合并成一個封裝體而不需解決前述問題。此外，當與在晶片狀態(tài)下增加容量和擴展功能性相比時，因為該合并需要較低程度的設備投資且不產(chǎn)生大量的花費，所以半導體裝置制造者已經(jīng)在對合并型的半導體封裝體(例如，系統(tǒng)級封裝(system-1n-package, SIP)、多芯片封裝體(MCP)以及疊層封裝體(package-on-package,POP))進行積極研究。
[0004]在這些合并型的半導體封裝體中，多芯片封裝體通過在一個封裝中合并至少兩個具有不同功能性的封裝體而被制造。在多芯片封裝體的示例中，采用這樣的結(jié)構(gòu)，其中多個存儲器芯片堆疊在基板上，控制器芯片堆疊在堆疊的存儲器芯片上，并且存儲器芯片和基板以及控制器芯片和基板采用布線電連接。
[0005]然而，即使在這樣的多芯片封裝體中，封裝體的厚度也因堆疊在存儲器芯片上的控制器芯片的存在而增加，并且用于連接控制器芯片和基板的布線很可能與連接存儲器芯片的布線短路。為了防止與控制器芯片連接的布線和與存儲器芯片連接的布線短路，連接控制器芯片和基板的布線形成得長。因此，設計復雜，封裝體的尺寸增加，并且很可能在模制工藝中發(fā)生諸如布線偏移(wire sweeping)和布線損壞的失效。

【發(fā)明內(nèi)容】

[0006]實施例涉及具有能實現(xiàn)重量輕、薄、緊湊和小型化的新穎形狀的多芯片封裝體。
[0007]在實施例中，多芯片封裝體包括:主基板；多個第一半導體芯片，堆疊在主基板的上表面上并且具有與主基板電連接的接合焊墊；以及半導體封裝體，粘附到堆疊的第一半導體芯片的側(cè)表面并且與主基板電連接。
[0008]半導體封裝體可包括:子基板，包括安裝部分和連接部分，安裝部分粘附到堆疊的第一半導體芯片的側(cè)表面且具有第一焊墊，連接部分從安裝部分彎曲和延伸，放置在主基板的上表面上并且具有與第一焊墊和主基板電連接的第二焊墊；以及第二半導體芯片，設置在安裝部分的的另一表面上，并且具有與第一焊墊電連接的接合焊墊，安裝部分的另一表面背對安裝部分的粘附到堆疊的第一半導體芯片的側(cè)表面的一個表面。
[0009]多芯片封裝體還可包括固定構(gòu)件，形成在連接部分和主基板之間并且使連接部分和主基板彼此固定。
[0010]子基板可包括柔性基板、硅基板和引線框基板中的任何一者。
[0011]第一半導體芯片和第二半導體芯片可為不同種類的芯片。例如，第一半導體芯片可為存儲器芯片，并且第二半導體芯片可為控制器芯片。
[0012]主基板還可具有其中安裝半導體封裝體的凹槽。在此情況下，半導體封裝體可包括:子基板，包括安裝部分和連接部分，安裝部分粘附到堆疊的第一半導體芯片的側(cè)表面且具有第一焊墊，連接部分從安裝部分延伸，安裝到主基板的凹槽中并且具有與第一焊墊和主基板電連接的第二焊墊；以及第二半導體芯片，設置在安裝部分的另一表面上，并且具有與第一焊墊電連接的接合焊墊，安裝部分的另一表面背對安裝部分的粘附到堆疊的第一半導體芯片的側(cè)表面的一個表面。
[0013]多芯片封裝體還可包括電連接第一半導體芯片的接合焊墊和主基板的連接構(gòu)件。另外，各個第一半導體芯片還可具有與接合焊墊電連接的貫穿電極，并且第一半導體芯片可堆疊在主基板上使得貫穿電極彼此連接且與主基板電連接。
[0014]第一半導體芯片可垂直堆疊為使得第一半導體芯片的側(cè)表面對齊，并且半導體封裝體可粘附到第一半導體芯片的對齊的側(cè)表面。
[0015]第一半導體芯片可以實質(zhì)上臺階狀形狀堆疊使得接合焊墊被暴露。在此情況下，第一半導體芯片的每一個，在其背對其上設置有接合焊墊的一端的另一端上，可具有面對主基板的臺階表面，并且半導體封裝體可粘附到第一半導體芯片的臺階表面和第一半導體芯片的與臺階表面連接的側(cè)表面。
[0016]多芯片封裝體還可包括第二粘合劑構(gòu)件，使得第一半導體芯片的側(cè)表面和半導體封裝體彼此連接。此外，多芯片封裝體還可包括模制部分，模制部分密封主機板的包括第一半導體芯片和半導體封裝體的上表面。
[0017]多芯片封裝體還包括密封主基板的包括第一半導體芯片和半導體封裝體的上表面的模制部分。該模制部分包括環(huán)氧模制化合物。
[0018]第一半導體芯片包括電路模塊。多芯片封裝體還包括形成在半導體芯片的一個表面上的接合焊墊，接合焊墊構(gòu)造為用作半導體芯片的電路模塊的電接觸。主基板是印刷電路板。
【專利附圖】

【附圖說明】
[0019]圖1是示出根據(jù)實施例的多芯片封裝體的截面圖。
[0020]圖2是示出根據(jù)實施例的多芯片封裝體的截面圖。
[0021]圖3是示出根據(jù)實施例的多芯片封裝體的截面圖。
[0022]圖4是示出根據(jù)實施例的多芯片封裝體的截面圖。
[0023]圖5是示出根據(jù)實施例的多芯片封裝體的截面圖。
[0024]圖6是示出根據(jù)實施例的多芯片封裝體的截面圖。
[0025]圖7是示出具有根據(jù)實施例的多芯片封裝體的電子設備的透視圖。
[0026]圖8是示出包括根據(jù)實施例的多芯片封裝體的電子設備的示例的方框圖。
【具體實施方式】[0027]在下文，將參考附圖具體描述各種實施例。
[0028]這里，應理解的是，附圖不必按比例，并且在某些情況下比例可夸大，以更加清楚地描述本發(fā)明的某些特征。
[0029]圖1是示出根據(jù)實施例的多芯片封裝體的截面圖。
[0030]參見圖1，根據(jù)實施例的多芯片封裝體包括主基板10、多個第一半導體芯片20和半導體封裝體100。另外，多芯片封裝體還可包括第一和第二連接構(gòu)件51和52、第一和第二粘合劑構(gòu)件61和62、模制部分(molding part) 70以及固定構(gòu)件80。
[0031]主基板10具有上表面11和下表面12。第一連接墊13和第二連接墊14可形成在主基板10的上表面11上,并且球焊盤(ball lands) 15可形成在主基板10的下表面12上。外部連接端子16可安裝到球焊盤15。主基板10可為印刷電路板(PCB)。
[0032]第一半導體芯片20的每一個具有一個表面21、背向該一個表面21的另一表面22和連接一個表面21和另一表面22的側(cè)表面23以及接合焊墊24。
[0033]盡管沒有示出，但是第一半導體芯片20的每一個可包括電路模塊，該電路模塊由諸如晶體管、電容器、電阻器等元件構(gòu)成，用于存儲、處理和傳輸數(shù)據(jù)。作為電路模塊的連接到外部的電接觸的接合焊墊24可形成在每個第一半導體芯片20的一個表面21上。
[0034]第一半導體芯片20可借助于第一粘合劑構(gòu)件61堆疊在主基板10的第一和第二連接墊13和14內(nèi)側(cè)的上表面11上。第一粘合劑構(gòu)件61可形成在堆疊的第一半導體芯片20之間，并且可形成在堆疊的第一半導體芯片20當中最下面的第一半導體芯片20和主基板10之間。例如，第一粘合劑構(gòu)件61可將第一半導體芯片20的一個表面21粘附到另一個第一半導體芯片20的另一表面22，并且第一粘合劑構(gòu)件61可將主基板10的上表面11粘附到第一半導體芯片20的另一表面22。另外，在實施例中，第一半導體芯片20可垂直地堆疊為使它們的側(cè)表面23對齊。
[0035]主基板10的第一連接墊13和第一半導體芯片20的接合焊墊24可借助于第一連接構(gòu)件51電連接。在實施例中，第一連接構(gòu)件51可由布線構(gòu)成。
[0036]半導體封裝體100可包括子基板30和第二半導體芯片40。另外，半導體封裝體100還可包括第三連接構(gòu)件53。
[0037]子基板30可包括安裝部分31和連接部分32。
[0038]安裝部分31可借助于第二粘合劑構(gòu)件62粘附到第一半導體芯片20的對齊的側(cè)表面23。在實施例中，安裝部分31可粘附到第一半導體芯片20的另一端的側(cè)表面23，第一半導體芯片20的另一端背對第一半導體芯片20的其上可設置接合焊墊24的一端。
[0039]連接部分32可從安裝部分31彎曲和延伸，并且可放置在主基板10的上表面11上。
[0040]第一焊墊33可形成在安裝部分31的另一表面31B上，安裝部分31的另一表面31B背對安裝部分31的可粘附到第一半導體芯片20的側(cè)表面23的一個表面31A。第二焊墊34可形成在連接部分32的面對主基板10的一個表面32A上，并且可與主基板10的第二連接墊14電連接。盡管沒有示出，但是電路跡線可形成在子基板30中，并且第一焊墊33和第二焊墊34可由電路跡線彼此電連接。
[0041]盡管子基板30可由柔性基板構(gòu)成，但是應注意子基板30可由硅基板和引線框基板中的任一者構(gòu)成。[0042]第二連接構(gòu)件52可形成在子基板30的第二焊墊34和主基板10的第二連接墊14之間，并且可電連接子基板30的第二焊墊34和主基板10的第二連接墊14。每個第二連接構(gòu)件52可包括凸塊和焊料球中的任一者。
[0043]第二半導體芯片40具有在其一個表面40A上的接合焊墊41，并且可以面向下的形式安裝到安裝部分31使得形成有接合焊墊41的一個表面40A面向安裝部分31的另一表面 31B。
[0044]第二半導體芯片40與第一半導體芯片20可以是不同種類的芯片。例如，第一半導體芯片20可為存儲器芯片，而第二半導體芯片40可為控制器芯片。與此不同，第二半導體芯片40與第一半導體芯片20可為相同種類的芯片。
[0045]第三連接構(gòu)件53可形成在子基板30的第一焊墊33和第二半導體芯片40的接合焊墊41之間，并且可電連接子基板30的第一焊墊33和第二半導體芯片40的接合焊墊41。在實施例中，每個第三連接構(gòu)件53可包括凸塊和焊料球中的任一者。
[0046]盡管實施例中示例和描述了第二半導體芯片40以面向下的形式設置在子基板30的安裝部分31上且第二半導體芯片40的接合焊墊41和子基板30的第一焊墊33可借助于凸塊或焊料球電連接，但是應注意，第二半導體芯片40可以面相上的形式設置在子基板30的安裝部分31上，使得第二半導體芯片40的另一表面面向子基板30的安裝部分31，第二半導體芯片40的另一表面背對第二半導體芯片40的形成有接合焊墊41的一個表面40A，并且第二半導體芯片40的接合焊墊41和子基板30的第一焊墊33可采用布線電連接。
[0047]固定構(gòu)件80可形成在連接部分32的一個表面32A和主基板10之間，并且可使連接部分32和主基板10彼此固定。模制部分可密封包括第一半導體芯片20和半導體封裝體100的主基板10的上表面11。模制部分可包括環(huán)氧模制化合物(EMC)。
[0048]根據(jù)實施例，由于第二半導體芯片40和主基板10之間的電連接長度被縮短，所以在防止發(fā)生失效和實現(xiàn)重量輕、薄、緊湊和小型化方面可提供優(yōu)點。
[0049]圖2是示出根據(jù)實施例的多芯片封裝體的截面圖。根據(jù)與圖2關(guān)聯(lián)的實施例的多芯片封裝體可具有其中第一半導體芯片20可堆疊成臺階狀形狀的構(gòu)造。因此，除第一半導體芯片20的堆疊結(jié)構(gòu)之外，根據(jù)與圖2關(guān)聯(lián)的實施例的多芯片封裝體與根據(jù)與圖1關(guān)聯(lián)的實施例的多芯片封裝體可具有基本相同的結(jié)構(gòu)。因此，這里將省略相同構(gòu)件部分的重復描述，并且相同的術(shù)語和相同的參考標號用于指示相同的構(gòu)件部分。
[0050]參見圖2，第一半導體芯片20可堆疊成臺階狀形狀使得接合焊墊24可被暴露。
[0051]第一半導體芯片20的每一個，在其背對其上可設置接合焊墊24的一端的另一端上，可具有面對主基板10的臺階表面25。
[0052]半導體芯片100的子基板30的安裝部分31可粘附到第一半導體芯片20的臺階表面25和第一半導體芯片20的可與臺階表面25連接的側(cè)表面23，并且半導體封裝體100可設置在第一半導體芯片20的臺階表面25和主基板10之間的空間中。
[0053]根據(jù)與圖2關(guān)聯(lián)的實施例，因為半導體封裝體100設置在第一半導體芯片20的臺階表面25和主基板10之間的空間中，所以可減少由于存在半導體封裝體100引起的可能增加封裝尺寸的問題，因此在實現(xiàn)重量輕、薄、緊湊和小型化方面可提供優(yōu)點。
[0054]圖3是示出根據(jù)實施例的多芯片封裝體的截面圖。根據(jù)與圖3關(guān)聯(lián)的實施例的多芯片封裝體可具有這樣的結(jié)構(gòu)，其中電連接子基板30的第二焊墊34和主基板10的第二連接墊14的第二連接構(gòu)件52可包括布線。因此，除第二連接構(gòu)件52之外，根據(jù)與圖3關(guān)聯(lián)的實施例的多芯片封裝體與圖2關(guān)聯(lián)的各種實施例的多芯片封裝體具有基本上相同的構(gòu)造。因此，這里將省略相同構(gòu)件部分的重復描述，并且相同的術(shù)語和相同的參考標號用于指示相同的構(gòu)件部分。
[0055]參見圖3，子基板30的第二焊墊34可形成在連接部分32的背對一個表面32A的另一表面32B上，一個表面32A面對主基板10。子基板30的第二焊墊34和主基板10的第二連接墊14可采用由布線構(gòu)成的第二連接構(gòu)件52電連接。
[0056]圖4是示出根據(jù)實施例的多芯片封裝體的截面圖。根據(jù)與圖4關(guān)聯(lián)的實施例的多芯片封裝體可具有這樣的結(jié)構(gòu)，其中第一半導體芯片20還包括貫穿電極25，并且第一半導體芯片20的接合焊墊24和主基板10的第一連接墊13可采用貫穿電極25電連接。因此，除貫穿電極25之外，根據(jù)與圖4關(guān)聯(lián)的實施例的多芯片封裝體與根據(jù)與圖1關(guān)聯(lián)的各種實施例的多芯片封裝體具有基本相同的構(gòu)造。因此，這里將省略相同構(gòu)件部分的重復描述，并且相同的術(shù)語和相同的參考標號用于指示相同的構(gòu)件部分。
[0057]參見圖4，第一半導體芯片20的每一個具有可與接合焊墊24電連接的貫穿電極25。各個第一半導體芯片20的貫穿電極25穿過接合焊墊24。第一半導體芯片20可堆疊在主基板10上，使得它們的貫穿電極25彼此連接，并且貫穿電極25和主基板10的第一連接墊13可電連接。
[0058]圖5是示出根據(jù)實施例的多芯片封裝體的截面圖。根據(jù)與圖5關(guān)聯(lián)的實施例的多芯片封裝體具有這樣的結(jié)構(gòu)，其中主基板10另外具有凹槽17，并且半導體封裝體100安裝到主基板10的凹槽17中。因此，除主基板10和半導體封裝體100之外，根據(jù)與圖5關(guān)聯(lián)的實施例的多芯片封裝體與根據(jù)與圖4關(guān)聯(lián)的實施例的多芯片封裝體可具有基本相同的結(jié)構(gòu)。因此，這里將省略相同構(gòu)件部分的重復描述，并且相同的術(shù)語和相同的參考標號用于指示相同的構(gòu)件部分。
[0059]參見圖5，主基板10具有限定在主基板10的上表面11上的凹槽17，并且半導體封裝體100安裝到凹槽17中。主基板10的第二連接墊14可設置在主基板10的內(nèi)表面上，主基板10的內(nèi)表面可因限定凹槽17而形成。
[0060]半導體封裝體100的子基板30的連接部分32插入主基板10的凹槽17中，并且形成在子基板30的連接部分32上的第二焊墊34可與形成在主基板10的內(nèi)表面上的第二連接墊14電連接。
[0061]圖6是示出根據(jù)實施例的多芯片封裝體的截面圖。根據(jù)與圖6關(guān)聯(lián)的實施例的多芯片封裝體可具有這樣的結(jié)構(gòu)，其中主基板10另外具有半導體封裝體100安裝到其中的凹槽17，并且半導體封裝體100的子基板30的連接部分32安裝到主基板10的凹槽17中。因此，除主基板10和半導體封裝體100之外，根據(jù)與圖6關(guān)聯(lián)的實施例的多芯片封裝體與根據(jù)與圖1關(guān)聯(lián)的實施例的各種實施例的多芯片封裝體具有基本相同的構(gòu)造。因此，這里將省略相同的構(gòu)件部分的重復描述，并且相同的術(shù)語和相同的參考標號用于指示相同的構(gòu)件部分。
[0062]參見圖6，主基板10具有凹槽17，其限定在主基板10的上表面11中并且半導體封裝體100安裝在其中。主基板10的第二連接墊14可設置在主基板10的內(nèi)表面上，主基板10的內(nèi)表面可因限定凹槽17而形成。[0063]半導體封裝體100的子基板30的連接部分32插入主基板10的凹槽17中，并且形成在子基板30的連接部分32上的第二焊墊34可與形成在主基板10的內(nèi)表面上的第二連接墊14電連接。
[0064]盡管在圖1至6所示的前述實施例中示出和描述了僅一個半導體封裝體100可粘附到第一半導體芯片20的側(cè)表面23，但是應注意各種實施例不限于此，并且可包括粘附至少兩個半導體封裝體100的情況。
[0065]上述的多芯片封裝體可應用于各種電子設備。
[0066]圖7是示出具有根據(jù)實施例的多芯片封裝體的電子設備的透視圖。
[0067]參見圖7，根據(jù)各種實施例的多芯片封裝體可應用于諸如便攜式電話的電子設備1000。因為根據(jù)本發(fā)明實施例的多芯片封裝體提供的優(yōu)點在于能夠防止發(fā)生失效且實現(xiàn)重量輕、薄、緊湊和小型化，所以提供了改善電子設備1000的可靠性和減小其尺寸的優(yōu)點。電子設備1000不限于圖7所示的便攜式電話，并且可包括各種電子應用，例如，諸如移動電子應用、膝上電腦、筆記本電腦、便攜式多媒體播放器(PMP)、MP3播放器、便攜式攝像機、網(wǎng)絡寫字板、無線電話、導航儀和個人數(shù)字助理(PDA)等。而且，根據(jù)本發(fā)明實施例的多芯片封裝體可應用于用于電子應用中的SD (安全數(shù)字)卡、記憶棒、MMC (多媒體卡)、CF (緊湊式閃存，compact flash)和SSC (固態(tài)驅(qū)動器)等。
[0068]圖8是示出可包括根據(jù)各種實施例的多芯片封裝體的電子設備的示例的方框圖。
[0069]參見圖8，電子系統(tǒng)1300可包括控制器1310、輸入/輸出單元1320和存儲器1330。控制器1310、輸入/輸出單元1320和存儲器1330可通過總線1350彼此耦合。總線1350用作數(shù)據(jù)通過其移動的通路。例如，控制器1310可包括至少一個微處理器、至少一個數(shù)字信號處理器、至少一個微控制器和能夠執(zhí)行與這些構(gòu)件的相同的功能的邏輯裝置中的至少任何一種。控制器1310和存儲器1330可包括根據(jù)本發(fā)明的多芯片封裝體。輸入/輸出單元1320可包括選自鍵區(qū)、鍵盤和顯示裝置等當中的至少之一。存儲器1330是存儲數(shù)據(jù)的裝置。存儲器1330可存儲控制器1310等要執(zhí)行得數(shù)據(jù)和/或指令。存儲器1330可包括易失性存儲裝置和/或非易失性存儲裝置。另外，存儲器1330可由閃存構(gòu)成。例如，應用本發(fā)明技術(shù)的閃存可安裝到信息處理系統(tǒng)，例如，移動終端或臺式電腦。閃存可由固態(tài)驅(qū)動器(SSD)構(gòu)成。在此情況下，電子系統(tǒng)1300可在閃存系統(tǒng)中穩(wěn)定地存儲大量的數(shù)據(jù)。電子系統(tǒng)1300還可包括接口 1340，構(gòu)造為從通訊網(wǎng)絡接收數(shù)據(jù)以及傳輸數(shù)據(jù)到通訊網(wǎng)絡。接口1340可為有線型或無線型。例如，接口 1340可包括天線、或者有線或無線收發(fā)器。此外，盡管沒有示出，但是本領(lǐng)域的技術(shù)人員應容易理解，電子系統(tǒng)1300可另外提供有應用芯片組、相機成像處理器(CIS)、輸入/輸出單元等。
[0070]盡管為了示例的目的已經(jīng)描述了各種實施例，但是本領(lǐng)域的技術(shù)人員應理解，在不脫離所附權(quán)利要求公開的本發(fā)明的范圍和精神的情況下，各種變型、附加和替換都是可能的。
[0071]本申請要求于2012年7月11日提交韓國知識產(chǎn)權(quán)局的韓國專利申請第10-2012-0075576號的優(yōu)先權(quán)，其全文通過引用結(jié)合于此。
【權(quán)利要求】
1.一種多芯片封裝體，包括: 主基板； 多個第一半導體芯片，堆疊在該主基板的上表面上，并且具有與該主基板電連接的接合焊墊；以及 半導體封裝體，粘附到堆疊的第一半導體芯片的側(cè)表面，并且與該主基板電連接。
2.根據(jù)權(quán)利要求1所述的多芯片封裝體，其中該半導體封裝體包括: 子基板，包括安裝部分以及連接部分，該安裝部分粘附到堆疊的第一半導體芯片的側(cè)表面并且具有第一焊墊，該連接部分從該安裝部分彎曲和延伸，放置在該主基板的上表面上并且具有與該第一焊墊和該主基板電連接的第二焊墊；以及 第二半導體芯片，設置在該安裝部分的另一表面上，并且具有與該第一焊墊電連接的接合焊墊，該安裝部分的另一表面背對該安裝部分的粘附到堆疊的第一半導體芯片的側(cè)表面的一個表面。
3.根據(jù)權(quán)利要求2所述的多芯片封裝體，還包括: 固定構(gòu)件，形成在該連接部分和該主基板之間，并且使該連接部分和該主基板彼此固定。
4.根據(jù)權(quán)利要求2所述的多芯片封裝體，其中該子基板包括柔性基板、硅基板和引線框基板中的任何一者。
5.根據(jù)權(quán)利要求2所述的多芯片封裝體，其中該第一半導體芯片和該第二半導體芯片是不同種類的芯片。
6.根據(jù)權(quán)利要求5所述的多芯片封裝體，其中該第一半導體芯片是存儲器芯片，而該第二半導體芯片是控制器芯片。
7.根據(jù)權(quán)利要求1所述的多芯片封裝體，其中該主基板還具有其中安裝該半導體封裝體的凹槽。
8.根據(jù)權(quán)利要求7所述的多芯片封裝體，其中該半導體封裝體包括: 子基板，包括安裝部分和連接部分，該安裝部分粘附到堆疊的第一半導體芯片的側(cè)表面且具有第一焊墊，該連接部分從該安裝部分延伸，安裝到該主基板的該凹槽中并且具有與該第一焊墊和該主基板電連接的第二焊墊；以及 第二半導體芯片，設置在與該安裝部分的另一表面上，并且具有與該第一焊墊電連接的接合焊墊，該安裝部分的另一表面背對該安裝部分的粘附到堆疊的第一半導體芯片的側(cè)表面的一個表面。
9.根據(jù)權(quán)利要求8所述的多芯片封裝體，其中該第二焊墊通過電路跡線與該第一焊墊電連接。
10.根據(jù)權(quán)利要求8所述的多芯片封裝體，其中該子基板包括柔性基板、硅基板和引線框基板中的任何一者。
11.根據(jù)權(quán)利要求8所述的多芯片封裝體，其中該第一半導體芯片和該第二半導體芯片是不同種類的芯片。
12.根據(jù)權(quán)利要求11所述的多芯片封裝體，其中該第一半導體芯片是存儲器芯片，而該第二半導體芯片是控制器芯片。
13.根據(jù)權(quán)利要求1所述的多芯片封裝體，還包括:第一連接構(gòu)件，電連接該第一半導體芯片的該接合焊墊和該主基板。
14.根據(jù)權(quán)利要求1所述的多芯片封裝體，其中該第一連接構(gòu)件包括布線。
15.根據(jù)權(quán)利要求1所述的多芯片封裝體， 其中各個第一半導體芯片還具有與該接合焊墊電連接的貫穿電極，并且 其中該第一半導體芯片堆疊在該主基板上，使貫穿電極彼此連接且與該主基板電連接。
16.根據(jù)權(quán)利要求1所述的多芯片封裝體，其中該第一半導體芯片垂直堆疊，使該第一半導體芯片的側(cè)表面對齊，并且該半導體封裝體粘附到該第一半導體芯片的該對齊的側(cè)表面。
17.根據(jù)權(quán)利要求1所述的多芯片封裝體，其中該第一半導體芯片以實質(zhì)上臺階狀形狀堆疊使得該接合焊墊被暴露。
18.根據(jù)權(quán)利要求17所述的多芯片封裝體，其中該第一半導體芯片的每一個，在其背對其上設置有該接合焊墊的一端的另一端上，具有面對該主基板的臺階表面，并且該半導體封裝體粘附到該第一半導體芯片的該臺階表面以及該第一半導體芯片的與該臺階表面連接的側(cè)表面。
19.根據(jù)權(quán)利要求 1所述的多芯片封裝體，還包括: 第一粘合劑構(gòu)件，形成在堆疊的第一半導體芯片之間以及該主基板和堆疊的第一半導體芯片當中最下面的第一半導體芯片之間。
20.根據(jù)權(quán)利要求1所述的多芯片封裝體，還包括: 第二粘合劑構(gòu)件，使得該第一半導體芯片的側(cè)表面和該半導體封裝體彼此粘附。
【文檔編號】H01L25/065GK103545280SQ201210584020
【公開日】2014年1月29日 申請日期:2012年12月28日 優(yōu)先權(quán)日:2012年7月11日
【發(fā)明者】金基永, 樸明根 申請人:愛思開海力士有限公司