專利名稱：提高接觸刻蝕阻擋層工藝中pmos性能的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種提高接觸刻蝕阻擋層エ藝中PMOS性能的方法、采用了該提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的接觸刻蝕阻擋層エ藝方法、以及采用了該接觸刻蝕阻擋層エ藝方法的半導(dǎo)體制造方法。
背景技術(shù)：
隨著CMOS (Complementary Metal Oxide Semiconductor,互補(bǔ)金屬氧化物半導(dǎo)體)半導(dǎo)體器件エ藝的發(fā)展以及按比例尺寸縮小，應(yīng)カ工程在半導(dǎo)體エ藝和器件性能方面起到越來越大的作用。CMOS器件中引入應(yīng)カ，主要是為了提高器件載流子遷移率，但是不同種類的應(yīng)カ對器件載流子遷移率存在不同影響。具體地說，，壓應(yīng)カ膜(Compressive liner)能夠提高PMOS器件的空穴遷移率,也 就是說壓應(yīng)カ膜能夠有效提高PMOS器件的性能，反之，張應(yīng)カ膜(Tensile liner)將會降低PMOS器件的空穴遷移率，也就降低了 PMOS器件的性能。而對于NMOS器件來說，張應(yīng)カ膜(Tensile liner)能夠提高NMOS器件的電子遷移率，也就是說張應(yīng)カ膜能夠有效提高NMOS器件的性能，反之，壓應(yīng)カ膜將會降低NMOS器件的電子遷移率，也就降低了 NMOS器件的性能。接觸刻蝕阻擋層CESL (Contact etch stop layer)技術(shù)是ー種常見的CMOSエ藝中弓I入應(yīng)カ的方法。在常規(guī)接觸刻蝕阻擋層CESL技術(shù)針對NMOS覆蓋張應(yīng)力膜，針對PMOS覆蓋壓應(yīng)力膜，從而增大電子和空穴的遷移率，改善MOS晶體管的性能。但是，上述エ藝非常復(fù)雜，而且在65nm PMOS不需要額外的壓應(yīng)力，只要沒有額外的衰減(degradation)就可以了。然而，在第一代接觸刻蝕阻擋層CESLエ藝中，通常只有張應(yīng)カ的氮化硅被加以使用，由于NMOS和PMOS需要的應(yīng)カ類型是相反的，所以，該種應(yīng)力薄膜在改善NMOS器件特性的同時(shí)，對PMOS的器件特性會有一定程度的衰減。因此，希望能夠提供一種能夠有效地提高接觸刻蝕阻擋層エ藝中PMOS性能的方法。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠有效地提高接觸刻蝕阻擋層エ藝中PMOS性能的方法、采用了該提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的接觸刻蝕阻擋層エ藝方法、以及采用了該接觸刻蝕阻擋層エ藝方法的半導(dǎo)體制造方法。根據(jù)本發(fā)明的第一方面，提供了一種提高接觸刻蝕阻擋層エ藝中PMOS性能的方法，其包括疊層形成步驟，用于在包含PMOS和NMOS的半導(dǎo)體硅片上依次形成第一ニ氧化硅層、含氫氮化硅層和第二ニ氧化硅層；第ニニ氧化硅層刻蝕步驟，用于對所述第二ニ氧化硅層進(jìn)行刻蝕從而去除所述NMOS區(qū)域上的第二ニ氧化硅層，并留下所述PMOS區(qū)域上的第ニニ氧化硅層；輻射步驟，用于利用紫外光對所述第二ニ氧化硅層刻蝕步驟之后得到的結(jié)構(gòu)進(jìn)行輻射；以及第ニニ氧化硅層去除步驟，用于去除所述PMOS區(qū)域上的剩余第二ニ氧化娃層。優(yōu)選地，在上述提高接觸刻蝕阻擋層エ藝中PMOS性能的方法中，半導(dǎo)體硅片的襯底上布置了 P型摻雜的阱以及N型摻雜的阱，并且在P型摻雜的阱中形成了 NMOS，在N型摻雜的阱中形成了 PM0S。優(yōu)選地，在上述提高接觸刻蝕阻擋層エ藝中PMOS性能的方法中，通過化學(xué)氣相沉積實(shí)現(xiàn)所述疊層形成步驟。
優(yōu)選地，在上述提高接觸刻蝕阻擋層エ藝中PMOS性能的方法中，所述第一ニ氧化硅層的厚度為100-300A，并且所述第一ニ氧化硅層作為刻蝕停止層。優(yōu)選地，在上述提高接觸刻蝕阻擋層エ藝中PMOS性能的方法中，所述含氫氮化硅層的厚度為400-800A。優(yōu)選地，在上述提高接觸刻蝕阻擋層エ藝中PMOS性能的方法中，所述第二ニ氧化硅層的厚度為7100-300A。優(yōu)選地，在上述提高接觸刻蝕阻擋層エ藝中PMOS性能的方法中，在所述第ニニ氧化硅層刻蝕步驟中，首先利用光刻膠將PMOS區(qū)域擋住，然后利用所述光刻膠去除NMOS區(qū)域
上的第二ニ氧化硅層。優(yōu)選地，在上述提高接觸刻蝕阻擋層エ藝中PMOS性能的方法中，利用濕法刻蝕執(zhí)
行所述第二ニ氧化硅層去除步驟。根據(jù)本發(fā)明的第二方面，提供了一種采用了根據(jù)本發(fā)明的第一方面的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的接觸刻蝕阻擋層エ藝方法。根據(jù)本發(fā)明的第三方面，提供了一種采用了根據(jù)本發(fā)明的第二方面的接觸刻蝕阻擋層エ藝方法的半導(dǎo)體制造方法。根據(jù)本發(fā)明，通過使用紫外光對硅片的NMOS區(qū)域的低應(yīng)カ氮化硅進(jìn)行照射，從而使NMOS區(qū)域的低應(yīng)カ氮化硅產(chǎn)生高的張應(yīng)カ，而PMOS區(qū)域沒有高的張應(yīng)カ產(chǎn)生，之后再去除剰余的PMOS區(qū)域的第二ニ氧化硅層，從而減少了接觸刻蝕阻擋層エ藝對PMOS性能衰退的不良影響。


結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中圖I示意性地示出了根據(jù)本發(fā)明實(shí)施例的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的疊層形成步驟之后的器件結(jié)構(gòu)。圖2示意性地示出了根據(jù)本發(fā)明實(shí)施例的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的第二ニ氧化硅層刻蝕步驟之后的器件結(jié)構(gòu)。圖3示意性地示出了根據(jù)本發(fā)明實(shí)施例的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的輻射步驟。圖4示意性地示出了根據(jù)本發(fā)明實(shí)施例的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的第二ニ氧化硅層去除步驟之后的器件結(jié)構(gòu)。
需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。下面參考圖I至圖4來描述根據(jù)本發(fā)明實(shí)施例的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法。如圖I至圖4所示根據(jù)本發(fā)明實(shí)施例的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法包括
首先執(zhí)行疊層形成步驟，用于在包含PMOS和NMOS的半導(dǎo)體硅片上依次形成第
一二氧化娃層5、含氫氮化娃層6和第二ニ氧化娃層7。具體地說，半導(dǎo)體硅片的襯底I上布置了 P型摻雜的阱3以及N型摻雜的阱4，并且在P型摻雜的阱3中形成了 N M0S，在N型摻雜的阱4中形成了 PM0S。圖I示意性地示出了根據(jù)本發(fā)明實(shí)施例的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的疊層形成步驟之后的器件結(jié)構(gòu)。優(yōu)選地，可通過化學(xué)氣相沉積實(shí)現(xiàn)疊層形成步驟。此外,優(yōu)選地,第一ニ氧化娃層5的厚度為100-300A,其可以作為最后的刻蝕停止層。優(yōu)選地,含氫氮化娃層6是一個(gè)富氫的低應(yīng)カ氮化娃薄膜,并且優(yōu)選地，含氫氮化硅層6的厚度為400-800A。優(yōu)選地，第二ニ氧化硅層7的厚度為7100-300A。此后執(zhí)行第二ニ氧化硅層刻蝕步驟，其中對第二ニ氧化硅層7進(jìn)行刻蝕從而去除NMOS區(qū)域上的第二ニ氧化硅層，并留下PMOS區(qū)域上的第二ニ氧化硅層7 ;圖2示意性地示出了根據(jù)本發(fā)明實(shí)施例的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的第二ニ氧化硅層刻蝕步驟之后的器件結(jié)構(gòu)。更具體地說，在具體實(shí)施例中，在第二ニ氧化硅層刻蝕步驟中，可以首先利用光刻膠(未示出)將PMOS區(qū)域擋住，利用所述光刻膠通過刻蝕去除(例如濕法去除)NMOS區(qū)域上的第二ニ氧化硅層7，從而實(shí)現(xiàn)"去除NMOS區(qū)域上的第二ニ氧化硅層，并留下PMOS區(qū)域
上的第二ニ氧化硅層7"。然后執(zhí)行輻射步驟，其中利用紫外光對第二ニ氧化硅層刻蝕步驟之后得到的結(jié)構(gòu)進(jìn)行輻射；從而使N MOS區(qū)域的低應(yīng)カ氮化硅(含氫氮化硅層6)產(chǎn)生高的張應(yīng)力，而PMOS區(qū)域沒有高的張應(yīng)カ產(chǎn)生。其中，通過利用紫外線照射NMOS區(qū)域的含氫氮化硅層6，可以使NMOS區(qū)域的含氫氮化硅層6固化。圖3示意性地示出了根據(jù)本發(fā)明實(shí)施例的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的輻射步驟，其中的箭頭表示紫外線輻射。此后執(zhí)行第二ニ氧化硅層去除步驟，用于去除剩余的PMOS區(qū)域的第二ニ氧化硅層7，例如優(yōu)選地可利用濕法刻蝕執(zhí)行第二ニ氧化硅層去除步驟。圖4示意性地示出了根據(jù)本發(fā)明實(shí)施例的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的第二ニ氧化硅層去除步驟之后的器件結(jié)構(gòu)。
在根據(jù)本發(fā)明實(shí)施例的接觸刻蝕阻擋層エ藝過程中，首先沉積了ー個(gè)第一ニ氧化娃層(ニ氧化娃薄膜)、含氫氮化娃層(富氫的低應(yīng)カ氮化娃薄膜)和第二ニ氧化娃層(第ニ層ニ氧化硅薄膜)，然后利用光刻膠將PMOS區(qū)域擋住，去除(例如濕法去除)NMOS區(qū)域上的第二ニ氧化硅層，此后去除光刻膠，并使用紫外光對硅片進(jìn)行照射，從而使NMOS區(qū)域的低應(yīng)カ氮化硅產(chǎn)生高的張應(yīng)力，而PMOS區(qū)域沒有高的張應(yīng)カ產(chǎn)生，之后再去除(例如濕法去除)剰余的PMOS區(qū)域的第二ニ氧化硅層，從而減少了接觸刻蝕阻擋層エ藝對PMOS性能衰退的不良影響。根據(jù)本發(fā)明的另ー優(yōu)選實(shí)施例，本發(fā)明還提供了一種采用了該提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的接觸刻蝕阻擋層エ藝方法。根據(jù)本發(fā)明的又另ー優(yōu)選實(shí)施例，本發(fā)明還提供了ー種采用了該接觸刻蝕阻擋層エ藝方法的半導(dǎo)體制造方法?？梢岳斫獾氖牵m然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述掲示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等 同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種提高接觸刻蝕阻擋層エ藝中PMOS性能的方法，其特征在于包括疊層形成步驟，用于在包含PMOS和NMOS的半導(dǎo)體硅片上依次形成第一ニ氧化硅層、含氫氮化硅層和第ニニ氧化硅層； 第二ニ氧化硅層刻蝕步驟，用于對所述第二ニ氧化硅層進(jìn)行刻蝕從而去除所述NMOS區(qū)域上的第二ニ氧化硅層，并留下所述PMOS區(qū)域上的第二ニ氧化硅層； 輻射步驟，用于利用紫外光對所述第二ニ氧化硅層刻蝕步驟之后得到的結(jié)構(gòu)進(jìn)行輻射；以及 第二ニ氧化硅層去除步驟用于去除所述PMOS區(qū)域上的剩余第二ニ氧化硅層。
2.根據(jù)權(quán)利要求I所述的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法，其特征在于，其中半導(dǎo)體硅片的襯底上布置了 P型摻雜的阱以及N型摻雜的阱，并且在P型摻雜的阱中形成了 NM0S，在N型摻雜的阱中形成了 PM0S。
3.根據(jù)權(quán)利要求I或2所述的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法，其特征在于，通過化學(xué)氣相沉積實(shí)現(xiàn)所述疊層形成步驟。
4.根據(jù)權(quán)利要求I或2所述的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法，其特征在于，所述第一ニ氧化硅層的厚度為100-300A，并且所述第一ニ氧化硅層作為刻蝕停止層。
5.根據(jù)權(quán)利要求I或2所述的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法，其特征在于，所述含氫氮化娃層的厚度為400-800A。
6.根據(jù)權(quán)利要求I或2所述的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法，其特征在于，所述第二ニ氧化硅層的厚度為7100-300A。
7.根據(jù)權(quán)利要求I或2所述的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法，其特征在干，在所述第ニニ氧化硅層刻蝕步驟中，首先利用光刻膠將PMOS區(qū)域擋住，然后利用所述光刻膠去除NMOS區(qū)域上的第二ニ氧化硅層。
8.根據(jù)權(quán)利要求I或2所述的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法，其特征在于，利用濕法刻蝕執(zhí)行所述第二ニ氧化硅層去除步驟。
9.一種采用了根據(jù)權(quán)利要求I至8之一所述的提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的接觸刻蝕阻擋層エ藝方法。
10.一種采用了根據(jù)權(quán)利要求9所述的接觸刻蝕阻擋層エ藝方法的半導(dǎo)體制造方法。
全文摘要
本發(fā)明提供了提高接觸刻蝕阻擋層工藝中PMOS性能的方法，其包括疊層形成步驟，用于在包含PMOS和NMOS的半導(dǎo)體硅片上依次形成第一二氧化硅層、含氫氮化硅層和第二二氧化硅層；第二二氧化硅層刻蝕步驟，用于對第二二氧化硅層進(jìn)行刻蝕從而去除NMOS區(qū)域上的第二二氧化硅層，并留下PMOS區(qū)域上的第二二氧化硅層；輻射步驟，用于利用紫外光對第二二氧化硅層刻蝕步驟之后得到的結(jié)構(gòu)進(jìn)行輻射；以及第二二氧化硅層去除步驟，用于去除PMOS區(qū)域上的剩余第二二氧化硅層。根據(jù)本發(fā)明，通過使用紫外光對硅片的NMOS區(qū)域的低應(yīng)力氮化硅進(jìn)行照射，從而使NMOS區(qū)域的氮化硅產(chǎn)生高的張應(yīng)力，而PMOS區(qū)域沒有高的張應(yīng)力產(chǎn)生，從而減少了接觸刻蝕阻擋層工藝對PMOS性能衰退的不良影響。
文檔編號H01L21/311GK102664150SQ20121016947
公開日2012年9月12日 申請日期2012年5月28日 優(yōu)先權(quán)日2012年5月28日
發(fā)明者周軍 申請人:上海華力微電子有限公司