專利名稱：橫向晶體管及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及分立半導(dǎo)體器件，更具體地說，本發(fā)明涉及但不僅限于金屬氧化物半導(dǎo)體(Metal-Oxide Semiconductor, M0S)晶體管。
背景技術(shù)：
橫向晶體管，比如橫向雙擴散金屬氧化物半導(dǎo)體(Double Diffused Metal-OxideSemiconductor, DMOS)晶體管被廣泛應(yīng)用于各種電子場合,例如作為電壓調(diào)節(jié)器的開關(guān)元件。橫向DMOS晶體管包含位于柵區(qū)電介質(zhì)層上的柵區(qū)，柵區(qū)電介質(zhì)層具有薄、厚兩個部分，在溝道區(qū)和部分漂移區(qū)上面具有一個較薄的部分，在漂移區(qū)的另一部分上具有較厚的部分。較薄的部分簡單稱作為“柵區(qū)氧化物”，而較厚的部分稱作為“厚柵區(qū)氧化層”。一個延伸的柵區(qū)形成于整個柵區(qū)電介質(zhì)的表面，包含至少部分厚柵區(qū)氧化物。厚柵區(qū)氧化物可 減少柵區(qū)電場，有利于增加晶體管的擊穿電壓。但是，這個結(jié)構(gòu)同樣增加了漏柵區(qū)之間的電容，影響了晶體管的開關(guān)速度。

發(fā)明內(nèi)容
根據(jù)現(xiàn)有技術(shù)中存在的一些問題，本發(fā)明提供了一種橫向晶體管及其制作方法。在本發(fā)明的第一方面，提供了一種橫向晶體管，包括外延層，形成于襯底上；源區(qū)和漏區(qū)；柵區(qū)氧化物和厚柵區(qū)氧化物，形成于源區(qū)和漏區(qū)之間的外延層上，其中，所述厚柵區(qū)氧化物厚于所述柵區(qū)氧化物；柵區(qū)，形成于所述柵區(qū)氧化物上；場板，形成于所述厚柵區(qū)氧化物而非所述柵區(qū)氧化物上；層間電介質(zhì)，具有第一通孔至所述源區(qū)，第二通孔至所述場板；以及源電極，通過穿過所述層間電介質(zhì)的所述第一和第二通孔電連接至所述源區(qū)和所述場板。在本發(fā)明的第二方面，提供了一種一種制作橫向晶體管的方法，所述方法包括以下步驟在外延層上形成柵區(qū)氧化物和厚柵區(qū)氧化物，其中所述厚柵區(qū)氧化物厚于所述柵區(qū)氧化物；在所述柵區(qū)氧化物和所述厚柵區(qū)氧化物上形成柵區(qū)材料；將所述柵區(qū)材料圖形化兩個分立的部分，包括所述柵區(qū)氧化物上的柵區(qū)和所述厚柵區(qū)氧化物上的場板，其中所述柵區(qū)和所述場板被溝隙物理隔開；電連接所述場板至源區(qū)。在本發(fā)明的第三方面，提供了一種橫向晶體管，包括P型半導(dǎo)體層；柵區(qū)，形成在柵區(qū)氧化物上；場板，形成在厚柵區(qū)氧化物而非柵區(qū)氧化物上，其中所述厚柵區(qū)氧化物厚于所述柵區(qū)氧化物，所述場板和所述柵區(qū)被溝隙隔開；以及形成在P型體區(qū)里的N+源區(qū)和形成在漂移區(qū)里的N+漏區(qū)。


附圖作為說明書的一部分，對本發(fā)明實施例進行說明，并與實施例一起對本發(fā)明的原理進行解釋。為了更好地理解本發(fā)明，將根據(jù)以下附圖對本發(fā)明進行詳細描述。圖I所示為根據(jù)本發(fā)明一實施例的橫向晶體管截面圖。
圖2所示為根據(jù)本發(fā)明一實施例的制作橫向晶體管的方法流程圖。圖3-5所示為根據(jù) 本發(fā)明一實施例的形成柵區(qū)氧化物和厚柵區(qū)氧化物的結(jié)構(gòu)示意圖。圖6所示為圖I中晶體管的柵區(qū)和場板放大示意圖，并示出了各部分具體的尺寸。圖7所示為根據(jù)本發(fā)明另一實施例的橫向晶體管示意圖。圖8所示為根據(jù)本發(fā)明又一實施例的橫向晶體管示意圖。在不同的附圖中，相同的參數(shù)符號代表相同的器件，同時應(yīng)了解，這些附圖并不是完全按比例繪制的。
具體實施例方式 為了更好的理解本發(fā)明，本發(fā)明在以下的內(nèi)容中公開了大量的細節(jié)，比如具體實施例的結(jié)構(gòu)和方法，本領(lǐng)域的普通技術(shù)人員應(yīng)理解，缺少部分細節(jié)，本發(fā)明仍可實施。在其他實施例中，為了避免模糊本發(fā)明的主旨，一些公知的細節(jié)未加描述，因此，本發(fā)明意在涵蓋由權(quán)利要求書所界定的本發(fā)明精神和范圍內(nèi)所定義的各種可選方案、修改方案和等同方案。圖I所示為根據(jù)本發(fā)明一實施例的橫向DMOS晶體管100的截面圖。在圖I所示實施例中，晶體管100包括形成在P型襯底101上的P-(即輕摻雜的P型摻雜物)外延層102。襯底101可包括硅片。外延層102的厚度約為3-6um，而襯底101的厚度約為200_600um。在本發(fā)明所示實施例中，圖I以及其他附圖并非是按比例刻度精確繪制，只做示意。同樣地，外延層102和襯底101還可采用N型摻雜物，以適當?shù)馗淖兙w管100的其他特性。在圖I所示實施例中，外延層102中將形成P型體區(qū)104和N型漂移區(qū)103。體區(qū)104和漂移區(qū)103被部分P型外延層102隔開，如圖中所示。在其他實施例中，P型體區(qū)104和N型漂移區(qū)103可相互接觸，甚至重疊在一起。在圖I所示實施例中，不論是體區(qū)104還是漂移區(qū)103都不會延伸至襯底101，在其他實施例中，體區(qū)104和漂移區(qū)103均可垂直延伸至襯底101或與襯底101重疊。外延層102中還將形成P+ (即重摻雜的P型摻雜物)接觸區(qū)117，N+ (即重摻雜的N型摻雜物)源區(qū)106、輕摻雜的N-源區(qū)166以及N+漏區(qū)107。接觸區(qū)117增強了至體區(qū)104的電連接。在圖I所示實施例中，源區(qū)106形成在體區(qū)104中，漏區(qū)107形成在漂移區(qū)103 中。在圖I所示實施例中，晶體管100包括柵區(qū)電介質(zhì)層，其中柵區(qū)電介質(zhì)層包括較薄的部分113和較厚的部分114。柵區(qū)電介質(zhì)層可包括生長或淀積的二氧化硅。較薄的部分被簡單稱作“柵區(qū)氧化物113”，較厚部分被稱作“厚柵區(qū)氧化物114”。柵區(qū)氧化物113形成在體區(qū)104和體區(qū)104與漂移區(qū)103之間的部分外延層102上，也就是導(dǎo)通狀態(tài)(即晶體管100開關(guān)導(dǎo)通)下形成溝道的區(qū)域。另有一小部分柵區(qū)氧化物113還將延伸至漂移區(qū)103的上面，使得溝道和漂移區(qū)更好地電連接。厚柵區(qū)氧化物114形成在至少部分漂移區(qū)103上。柵區(qū)108包括多晶硅，形成在柵區(qū)氧化物113上，在其他實施例中，還可延伸至厚柵區(qū)氧化物114上。場板109包括和柵區(qū)108—樣的材料，形成在厚柵區(qū)氧化物114上，用于在關(guān)斷狀態(tài)(即晶體管100開關(guān)關(guān)斷)時電容性耗盡漂移區(qū)103。在一些實施例中，柵區(qū)108和場板109上將各自形成硅化物層112和121。場板109和源區(qū)106通過源電極115電連接，源電極115可包括金屬層。源電極115通過硅化層121與場板109連接，通過硅化層122與源區(qū)106連接。漏電極116可包括與源電極115相同的材料，通過硅化層123與漏區(qū)107電連接。場板109不能與漏區(qū)107或柵區(qū)108電連接。場板109，漏區(qū)107以及柵區(qū)108被部分層間電介質(zhì)(Interlevel Dielectric, ILD) 105相互電氣隔開。場板109,厚柵區(qū)氧化物114以及漂移區(qū)103形成金屬氧化物半導(dǎo)體(Metal-Oxide Semiconductor, MOS)電容用于電容性耗盡來自漂移區(qū)103的電荷，當晶體管100處于關(guān)斷狀態(tài)時，場板109電容性耗盡來自漂移區(qū)109的自由載流子。這樣有兩點益處，第一，相比于沒有電容性耗盡時，在不降低降低晶體管100的擊穿電壓的情況下，漂移區(qū)103可包括更多N型電荷；第二，通過與源區(qū)連接的場板109電容性耗盡漂移區(qū)103可以降低柵區(qū)108和漂移區(qū)103之間的電場(即場板109可保護柵區(qū)108免處于高電場中)，因此可提高晶體管100的擊穿電壓。傳統(tǒng)的橫向DMOS晶體管也具有相同的電容性耗盡以及通過在厚柵區(qū)氧化物上橫向延伸柵區(qū)來避免高電場的作用，實質(zhì)上是形成一個與柵區(qū)相連的場板。但是，這個與柵區(qū)相連的場板極大的增加了橫向DMOS晶體管柵漏區(qū)之間的電容。本發(fā)明所示實施例可以實 現(xiàn)電容性耗盡和保護作用，同時不會增加?xùn)怕┲g的電容。柵電極(未示出)沿著垂直圖I的方向電連接至柵區(qū)108。側(cè)墻隔板110和111使得注入步驟中的自對準更容易。例如，輕摻雜的源區(qū)166可自對準至柵區(qū)108，同時源區(qū)106可自對準側(cè)墻隔板110，漏區(qū)107可自對準側(cè)墻隔板111。在其他實施例中，為了形成更長的漂移區(qū)，可通過光刻步驟使漏區(qū)107與側(cè)墻隔板111橫向隔開。在圖I所示實施例中，柵區(qū)108形成在柵區(qū)氧化物113和部分厚柵區(qū)氧化物114上。在一個特例中，當晶體管100的擊穿電壓為25V時，柵區(qū)在柵區(qū)氧化物113上的長度約為0. 3um (參見圖6中的Le)，在厚柵區(qū)氧化物114上延伸的長度約為0. Ium (參見圖6中的L0)o溝隙161將柵區(qū)108和場板109在物理上以及電氣上隔開。更好地是，由于溝隙161足夠窄，當晶體管100關(guān)斷時，在厚柵區(qū)氧化物114上的場板109與柵區(qū)108靠的很近，因此可減小柵區(qū)108邊緣的電場，進而提高擊穿電壓。但是在柵區(qū)108和場板109之間存在的最大電勢差下，為防止溝隙中部分層間電介質(zhì)105大量退化，溝隙161又應(yīng)足夠?qū)挕＠?，在晶體管100擊穿電壓為25的實施例中，溝隙161約為0. 1-0. 2um。溝隙161可用電介質(zhì)填充為側(cè)墻隔板(即圖6中所示隔板601、602)。為了便于制作，可在同一個淀積步驟同時形成場板109和柵區(qū)108，再通過刻蝕將其分開。在這個實施例中，溝隙161的長度由工藝性能來決定(即局限于光刻和刻蝕的工藝)。當晶體管100處于導(dǎo)通狀態(tài)時，其工作原理與傳統(tǒng)的LDMOS相同。更具體地說，通過在柵區(qū)108施加一個高于其閾值電壓的正向電壓，晶體管100導(dǎo)通，并在源區(qū)106和漂移區(qū)103之間形成一個反型層或溝道。電子流從源區(qū)106經(jīng)溝道和漂移區(qū)103到達漏區(qū)107。由于溝隙161足夠窄，柵區(qū)108和場板109的電場分布和連續(xù)柵區(qū)(即沒有溝隙161)的電場分布相同。當晶體管100處于關(guān)斷狀態(tài)時，柵區(qū)108上的電壓減小，因此不能產(chǎn)生供電子流流動的溝道。源區(qū)、柵區(qū)和場板的電勢完全相同，漏區(qū)施加一個相對于源區(qū)、柵區(qū)和場板電壓為正的電壓。P-外延層102和N-漂移區(qū)103之間的PN結(jié)反向偏壓。場板109和厚柵區(qū)氧化物114的電容性行為進一步耗盡漂移區(qū)103，使得漂移區(qū)103的摻雜更高有利于減小晶體管的導(dǎo)通電阻。圖2所示為根據(jù)本發(fā)明一實施例制作晶體管的方法流程圖200。方法200是根據(jù)圖I所示橫向DMOS晶體管100為示例的。通過氣相外延工藝在P型襯底101上生長P-外延層102。隨后，通過在外延層102中注入N型摻雜物(如磷)形成N-漂移區(qū)103 (步驟201)。通過離子注入以及之后的熱推進步驟形成N-漂移區(qū)103，熱推進步驟可在離子注入步驟之后進行，或作為制作工藝中另一個熱推進步驟(如步驟204)的一部分。例如，漂移區(qū)103形成的深度為從外延層102頂面向下的0. 4-2um區(qū)域。圖3-5所示為在外延層102上形成柵區(qū)氧化物113和厚柵區(qū)氧化物114的三個工藝步驟(步驟202 )。在這個實施例中，柵區(qū)電介質(zhì)包括氧化物，氧化物形成的第一個步驟中，將在外延層102上熱生長氧化物層331，厚約200-800埃。氧化物形成的第二個步驟中，在 柵區(qū)氧化物113生長的地方(如圖4中虛線所示)，通過光掩膜和刻蝕工藝移除部分氧化物，進而圖形化氧化層331。氧化物形成的第三個步驟中，將在外延層102和保留的氧化物層331上熱生長另一層氧化物，進而形成階梯分布的另一個氧化物層，使得此處的柵區(qū)氧化物113薄于厚柵區(qū)氧化物114 (參見圖5和圖I)。例如，在氧化物形成的第三個步驟中，生長的另一層氧化物約為80-150埃。當然，在不減損本發(fā)明優(yōu)點的情況下，還可采納其他步驟制作柵區(qū)氧化物113和厚柵區(qū)氧化物114。可在相同的多晶硅淀積和圖形化步驟中形成柵區(qū)108和場板109 (步驟203)。例如，將在柵區(qū)氧化物113和厚柵區(qū)氧化物114的表面淀積多晶硅層(或其他柵區(qū)材料)。隨后，多晶硅層將被圖形化兩部分進而形成分離的柵區(qū)108和場板109，如圖I所示。圖形化多晶硅層使得溝隙161位于厚柵區(qū)氧化物114上。在這個實施例中，柵區(qū)108的一小部分位于厚柵區(qū)氧化物114上，場板109全部形成于厚柵區(qū)氧化物而非柵區(qū)氧化物上。圖6所示為根據(jù)本發(fā)明一實施例的晶體管100中柵區(qū)108和場板109的放大示意圖，并示出了各部分具體的尺寸。如圖6所示，U代表柵區(qū)位于柵區(qū)氧化物113的長度(如0. 3um), Ltj代表柵區(qū)延伸至厚柵區(qū)氧化物114的長度(如0. lum), Lmp代表溝隙161的長度(如小于0. 25um，或0. 1-0. 2um)，LFP代表場板109的長度(0. 3-0. 6um)。這里公開的示例性的和其他具體的尺寸均是基于擊穿電壓為25的橫向DMOS晶體管做出的。在圖6中，還示出了側(cè)墻隔板601和602，為了避免模糊圖1，在圖I中并未示出601和602。采用柵區(qū)108自對準進行離子注入，隨后熱推進(步驟204)形成P型體區(qū)104。熱推進步驟推進柵區(qū)氧化物113下注入的摻雜物(例如P-型的硼)，并進入P-外延層102。在一個實施例中，體區(qū)104形成在從外延層102頂面向下深度約為l-2um的區(qū)域。采用柵區(qū)108自對準，通過離子注入形成N-輕摻雜源區(qū)166 (步驟205)。接著采用優(yōu)選的推進步驟(步驟207)推進注入的摻雜物(例如N型摻雜物磷)。進入P型體區(qū)104。側(cè)墻隔板110和111 (例如氮化硅，二氧化硅等)各自形成在柵區(qū)108和場板109的外側(cè)墻上(步驟206)?？刹捎脗鹘y(tǒng)的方法形成側(cè)墻隔板，比如，淀積電介質(zhì)材料后各向異性刻蝕。如圖6所示，在形成側(cè)墻隔板110和111時，還將在溝隙161內(nèi)形成側(cè)墻隔板601和602。也就是說，棚區(qū)108的一邊側(cè)墻上具有側(cè)墻隔板110,另一邊側(cè)墻上具有側(cè)墻隔板601 ;場板109的一邊側(cè)墻上具有側(cè)墻隔板111，另一邊側(cè)墻上具有側(cè)墻隔板602。如果溝隙161很窄,溝隙161將可能被側(cè)墻隔板的電介質(zhì)材料完全填充。隨后，通過離子注入以及之后的熱推進步驟形成源區(qū)106，漏區(qū)107和P+接觸區(qū)117。在一個實施例中，采用場板109的側(cè)墻隔板111自對準，通過注入摻雜物形成漏區(qū)107。這樣的優(yōu)勢在于，更易于定位制作漏區(qū)107而不依賴于光刻技術(shù)，漏區(qū)107的邊緣將與側(cè)墻隔板111自對準。在其他方法實施例中，可采用光掩膜版將漏區(qū)107和外墻隔板111橫向隔開。在相同的自對準硅化工藝(Salicide)形成硅化層122，112，121以及123 (步驟208)。接著將形成層間電介質(zhì)105和接觸孔(即通孔)，接觸孔可穿過層間電介質(zhì)105到達源區(qū)106，場板109以及漏區(qū)107 (步驟209)。金屬化步驟形成電極115和116 (步驟210)。在圖I所示實施例中，金屬化步驟將場板109和源區(qū)106電連接。正如我們所理解的，晶體管100的設(shè)計可在場板109和源區(qū)106之間提供簡單的電連接。特別是在圖I所示實施例中，場板109通過形成在層間電介質(zhì)105上的垂直通孔連接至源區(qū)106。這有利于晶體管100在集成電路中與其他器件相連。
根據(jù)前面所提及的，本技術(shù)領(lǐng)域一般技術(shù)人員應(yīng)理解，在不減損本發(fā)明優(yōu)勢的情況下，可對晶體管100進行適當?shù)匦薷?。作為一個示例，圖7所示為根據(jù)本發(fā)明一實施例的橫向DMOS晶體管示意圖700。晶體管700是晶體管100的一個特例，在這個實施例中，漏區(qū)107，P型體區(qū)104以及由其限定的其他特征均形成在N型阱130中，使N型阱130作為漂移區(qū)。圖7中其他部分的說明參見先前圖I-圖6所述。圖8所示為根據(jù)本發(fā)明另一實施例的橫向晶體管示意圖。在圖8所示示例中，橫向晶體管為橫向DMOS晶體管800。晶體管800是晶體管100的一個特例，其中，場板109不再電連接至源電極401，而是電連接至獨立的場板電極402。這樣在晶體管關(guān)斷狀態(tài)下場板109接地，可通過其他電路或節(jié)點，而不是源區(qū)106來耗盡N-漂移區(qū)103。比如，場板109可電連接至外部或集成電路(未示出)，這樣可利用來自厚柵區(qū)氧化物114的有效電容。雖然上面詳細的描述了本發(fā)明具體的實施例，并指明了最優(yōu)方案，但是不論先前描述的多詳細，本發(fā)明仍有許多其他實施方式。在實際執(zhí)行時可能有些變化，但仍然包含在本發(fā)明主旨范圍內(nèi)，因此，本發(fā)明旨在包括所有落入本發(fā)明和所述權(quán)利要求范圍及主旨內(nèi)的替代例、改進例和變化例等。
權(quán)利要求
1.一種橫向晶體管,包括 外延層，形成于襯底上； 源區(qū)和漏區(qū)； 柵區(qū)氧化物和厚柵區(qū)氧化物，形成于源區(qū)和漏區(qū)之間的外延層上，其中，所述厚柵區(qū)氧化物厚于所述柵區(qū)氧化物； 柵區(qū)，形成于所述柵區(qū)氧化物上； 場板，形成于所述厚柵區(qū)氧化物而非所述柵區(qū)氧化物上； 層間電介質(zhì)，具有第一通孔至所述源區(qū)，第二通孔至所述場板；以及 源電極，通過穿過所述層間電介質(zhì)的所述第一和第二通孔電連接至所述源區(qū)和所述場板。
2.如權(quán)利要求I所述晶體管，進一步包括 體區(qū)，環(huán)繞所述源區(qū)并位于所述柵區(qū)下；漂移區(qū)，環(huán)繞所述漏區(qū)并位于所述場板和部分所述柵區(qū)下。
3.如權(quán)利要求2所述晶體管，其中，所述體區(qū)被所述漂移區(qū)環(huán)繞。
4.如權(quán)利要求2所述晶體管，其中，側(cè)墻隔板將所述漏區(qū)和所述場板橫向隔開。
5.如權(quán)利要求I所述晶體管，其中，所述襯底和所述體區(qū)摻雜P型摻雜物，所述源區(qū)、所述漂移區(qū)以及所述漏區(qū)摻雜N型摻雜物。
6.如權(quán)利要求I所述晶體管，其中，所述晶體管包括橫向雙擴散金屬氧化物半導(dǎo)體晶體管。
7.如權(quán)利要求6所述晶體管，其中，所述柵區(qū)和所述場板被一個長度小于0.25um的溝隙隔開，所述溝隙被填充電介質(zhì)材料。
8.如權(quán)利要求I所述晶體管，進一步包括 第一側(cè)墻隔板和第二側(cè)墻隔板，分別形成在所述柵區(qū)的兩邊側(cè)墻上；以及 第三側(cè)墻隔板和第四側(cè)墻隔板，分別形成在所述場板的兩邊側(cè)墻上。
9.權(quán)利要求I所述晶體管，其中，所述柵區(qū)形成在所述柵區(qū)氧化物和部分所述厚柵區(qū)氧化物上。
10.一種制作橫向晶體管的方法，所述方法包括以下步驟 在外延層上形成柵區(qū)氧化物和厚柵區(qū)氧化物，其中所述厚柵區(qū)氧化物厚于所述柵區(qū)氧化物； 在所述柵區(qū)氧化物和所述厚柵區(qū)氧化物上形成柵區(qū)材料； 將所述柵區(qū)材料圖形化兩個分立的部分，包括所述柵區(qū)氧化物上的柵區(qū)和所述厚柵區(qū)氧化物上的場板，其中所述柵區(qū)和所述場板被溝隙物理隔開；以及電連接所述場板至源區(qū)。
11.如權(quán)利要求10所述方法，其中，所述柵區(qū)材料包括多晶硅。
12.如權(quán)利要求10所述方法，進一步包括 采用所述場板的側(cè)墻隔板自對準，通過注入摻雜物形成漏區(qū)。
13.如權(quán)利要求12所述方法，其中，所述外延層摻雜P型摻雜物，所述源區(qū)和所述漏區(qū)摻雜N型摻雜物。
14.如權(quán)利要求12所述方法，進一步包括在體區(qū)形成所述源區(qū)，在漂移區(qū)形成所述漏區(qū)。
15.如權(quán)利要求10所述方法，其中，形成所述柵區(qū)氧化物和所述厚柵區(qū)氧化物包括 在所述外延層上生長一層氧化物； 圖形化所述氧化物，在所述柵區(qū)氧化物形成的地方移除部分所述氧化物； 在所述氧化物上生長另一層氧化物，形成所述柵區(qū)氧化物和所述厚柵區(qū)氧化物，使得所述厚柵區(qū)氧化物厚于所述柵區(qū)氧化物。
16.如權(quán)利要求10所述方法，其中，所述場板形成在所述厚柵區(qū)氧化物而非所述柵區(qū)氧化物上。
17.—種橫向晶體管,包括P型半導(dǎo)體層； 柵區(qū)，形成在柵區(qū)氧化物上； 場板，形成在厚柵區(qū)氧化物而非柵區(qū)氧化物上，其中所述厚柵區(qū)氧化物厚于所述柵區(qū)氧化物，所述場板和所述柵區(qū)被溝隙隔開；以及 形成在P型體區(qū)里的N+源區(qū)和形成在漂移區(qū)里的N+漏區(qū)。
18.如權(quán)利要求17所述晶體管，進一步包括源電極，通過層間電介質(zhì)上的通孔電連接所述N+源區(qū)和所述場板。
19.如權(quán)利要求17所述晶體管，其中，所述場板和所述N+源區(qū)通過形成在所述N+源區(qū)上的硅化層電連接。
20.如權(quán)利要求17所述晶體管，其中，所述N+源區(qū)和所述場板電連接。
全文摘要
公開了一種橫向晶體管及其制作方法。該橫向晶體管包括形成在柵區(qū)氧化物上的柵區(qū)和形成在厚柵區(qū)氧化物上的場板，所述場板電連接至源區(qū)，當橫向晶體管處于關(guān)斷狀態(tài)時，該場板用于電容性耗盡漂移區(qū)。本發(fā)明可實現(xiàn)電容性耗盡和保護作用，同時不會增加?xùn)怕┲g的電容。
文檔編號H01L21/336GK102751195SQ201210169379
公開日2012年10月24日 申請日期2012年5月29日 優(yōu)先權(quán)日2011年7月18日
發(fā)明者唐納德·迪斯尼 申請人:成都芯源系統(tǒng)有限公司