Pmos晶體管及其形成方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體器件W及半導(dǎo)體制造工藝，尤其涉及一種PMOS晶體管及其形 成方法。
【背景技術(shù)】
[0002] 嵌入式錯(cuò)娃源漏PMOS晶體管技術(shù)目前受到了廣泛關(guān)注，其主要是在源區(qū)和漏區(qū) 的凹槽中填充錯(cuò)娃（SiGe) W提升器件性能。尤其而言，在45nm節(jié)點(diǎn)W及更高水平工藝下， 嵌入式錯(cuò)娃源漏PMOS晶體管技術(shù)能夠更加有效地壓縮溝道。另外，在嵌入式錯(cuò)娃源漏PMOS 晶體管中，源區(qū)和漏區(qū)的凹槽可W呈2狀，由于I：狀的凹槽在側(cè)墻（spacer)下方具有較 大的倒角（undercut)，因而可W進(jìn)一步加強(qiáng)溝道的應(yīng)力，有利于改善器件性能。
[0003] 圖1至圖5示出了現(xiàn)有技術(shù)中常規(guī)的嵌入式錯(cuò)娃源漏PMOS晶體管的形成方法。
[0004] 首先參考圖1，提供半導(dǎo)體襯底10,該襯底10上具有柵極結(jié)構(gòu)11，該柵極結(jié)構(gòu)11 可W包括柵介質(zhì)層111、位于柵介質(zhì)層111上的柵電極112 W及位于柵介質(zhì)層111和柵電極 112周圍的氧化層113。
[0005] 參考圖2,在柵極結(jié)構(gòu)11周圍形成側(cè)墻（spacer) 12,更加具體而言，該側(cè)墻12位 于柵極結(jié)構(gòu)11周圍的半導(dǎo)體襯底10上。
[0006] 參考圖3,對側(cè)墻12外側(cè)的半導(dǎo)體襯底10進(jìn)行刻蝕W形成凹槽13,刻蝕方法通常 為干法刻蝕結(jié)合濕法刻蝕。
[0007] 參考圖4,在凹槽13的內(nèi)壁形成巧晶層（seed layer) 141，其形成方法可W是外延 生長等。
[0008] 參考圖5,在巧晶層141上形成體層化U化layer) 142,并在體層142上形成帽層 (cap layer) 15。
[0009] 由上，現(xiàn)有技術(shù)主要通過干法刻蝕后再濕法刻蝕的方法來形成2狀的凹槽，但 是，干法刻蝕將決定最終的2形狀的（111)晶面位置，而且干法刻蝕會損傷娃表面，送將導(dǎo) 致SiGe的生長缺陷或者不均勻的外延巧晶層（epi seed layer)。

【發(fā)明內(nèi)容】

[0010] 本發(fā)明要解決的技術(shù)問題是提供一種PMOS晶體管及其形成方法，有利于改善 PMOS晶體管的性能。
[0011] 為解決上述技術(shù)問題，本發(fā)明提供了一種PMOS晶體管的形成方法，包括：
[0012] 提供半導(dǎo)體襯底，該半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)；
[0013] 采用外延生長在所述柵極結(jié)構(gòu)周圍的半導(dǎo)體襯底上形成外延層；
[0014] 在所述柵極結(jié)構(gòu)周圍的外延層上形成側(cè)墻；
[0015] 刻蝕所述側(cè)墻外側(cè)的外延層和半導(dǎo)體襯底W形成凹槽；
[0016] 在所述凹槽中填充壓應(yīng)力材料。
[0017] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述外延層的厚度為50 A至SOOA
[0018] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，在所述凹槽中填充壓應(yīng)力材料包括：
[0019] 在所述凹槽的底部和側(cè)壁形成巧晶層；
[0020] 在所述巧晶層上形成體層，該體層填滿所述凹槽。
[0021] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述巧晶層的材料選自SiGe、SiGeC、SiGeB和SiC。
[0022] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述體層的材料選自SiGe和SiGeB。
[0023] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述SiGe中Si與Ge的比例為5%至40%。
[0024] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，在所述凹槽中填充壓應(yīng)力材料之后還包括；形成帽層， 該帽層覆蓋所述凹槽中的壓應(yīng)力材料。
[00巧]根據(jù)本發(fā)明的一個(gè)實(shí)施例，形成所述外延層之前，該方法還包括：對所述柵極結(jié)構(gòu) 進(jìn)行再氧化。
[0026] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，在所述凹槽中填充壓應(yīng)力材料之后，該方法還包括：在 所述柵極結(jié)構(gòu)兩側(cè)的壓應(yīng)力材料中注入P型離子，W形成源區(qū)和漏區(qū)。
[0027] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述凹槽的側(cè)壁呈2狀。
[002引本發(fā)明還提供了一種PMOS晶體管，包括：
[0029] 半導(dǎo)體襯底；
[0030] 柵極結(jié)構(gòu)，位于所述半導(dǎo)體襯底上；
[0031] 外延層，位于所述柵極結(jié)構(gòu)周圍的半導(dǎo)體襯底上；
[0032] 側(cè)墻，位于所述柵極結(jié)構(gòu)周圍的外延層上；
[0033]凹槽，位于所述側(cè)墻外側(cè)的外延層和半導(dǎo)體襯底中，所述凹槽中填充有壓應(yīng)力材 料。
[0034] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述外延層的厚度為熟A至辨QA。
[0035] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述凹槽中填充的壓應(yīng)力材料包括：
[0036] 覆蓋該凹槽底部和側(cè)壁的巧晶層；
[0037] 位于所述巧晶層上的體層，該體層填滿所述凹槽。
[0038] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述巧晶層的材料選自SiGe、SiGeC、SiGeB和SiC。
[0039] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述體層的材料選自SiGe和SiGeB。
[0040] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述SiGe中Si與Ge的比例為5%至40%。
[0041] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，該P(yáng)MOS晶體管還包括：帽層，該帽層覆蓋所述凹槽中 的壓應(yīng)力材料。
[0042] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述柵極結(jié)構(gòu)包括：
[004引柵介質(zhì)層；
[0044] 柵電極，位于所述柵介質(zhì)層上；
[0045] 氧化層，位于所述柵介質(zhì)層和柵電極周圍。
[0046] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，該P(yáng)MOS晶體管還包括；P型滲雜的源區(qū)和漏區(qū)，分別位 于所述柵極結(jié)構(gòu)兩側(cè)的壓應(yīng)力材料中。
[0047] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述凹槽的側(cè)壁呈2狀。
[004引與現(xiàn)有技術(shù)相比，本發(fā)明具有W下優(yōu)點(diǎn)：
[0049] 本發(fā)明實(shí)施例的PMOS晶體管的形成方法中，在形成側(cè)墻之前，首先通過外延生長 在柵極結(jié)構(gòu)周圍的半導(dǎo)體襯底上形成外延層，之后在外延層上形成側(cè)墻，再刻蝕形成凹槽 W及填充壓應(yīng)力材料。通過外延生長形成外延層相當(dāng)于抬高了半導(dǎo)體襯底的表面，有利于 減少去除側(cè)墻時(shí)刻蝕對高濃度SiGe體相層造成的缺陷對于器件性能的影響，該方法簡單 而且有效。
【附圖說明】
[0050] 圖1至圖5是現(xiàn)有技術(shù)中一種嵌入式錯(cuò)娃源漏PMOS晶體管的形成方法中各步驟 對應(yīng)的器件剖面結(jié)構(gòu)示意圖；
[0051] 圖6是本發(fā)明實(shí)施例的PMOS晶體管的形成方法的流程示意圖；
[0052] 圖7至圖12是本發(fā)明實(shí)施例的PMOS晶體管的形成方法中各步驟對應(yīng)的器件剖面 結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0053] 下面結(jié)合具體實(shí)施例和附圖對本發(fā)明作進(jìn)一步說明，但不應(yīng)W此限制本發(fā)明的保 護(hù)范圍。
[0054] 參考圖6,本實(shí)施例的PMOS晶體管的形成方法包括如下步驟：
[0055] 步驟S21，提供半導(dǎo)體襯底，該半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)；
[0056] 步驟S22,采用外延生長在所述柵極結(jié)構(gòu)周圍的半導(dǎo)體襯底上形成外延層；
[0057] 步驟S23,在所述柵極結(jié)構(gòu)周圍的外延層上形成側(cè)墻；
[0058] 步驟S24,刻蝕所述側(cè)墻外側(cè)的外延層和半導(dǎo)體襯底W形成凹槽；
[0059] 步驟S25,在所述凹槽中填充壓應(yīng)力材料。
[0060] 下面參考圖7至圖12進(jìn)行詳細(xì)說明。
[0061] 首先參考圖7,提供半導(dǎo)體襯底20,該半導(dǎo)體襯底上具有柵極結(jié)構(gòu)21。其中，該半 導(dǎo)體襯底20可W是半導(dǎo)體制造工藝中各種常用的襯底，作為一個(gè)非限制性的例子，本實(shí)施 例中的半導(dǎo)體襯底20為娃襯底。
[0062] 該柵極結(jié)構(gòu)21可W包括；柵介質(zhì)層211;位于柵介質(zhì)層211上的柵電極212;位于 柵介質(zhì)層211和柵電極212周圍的氧化層213。該柵介質(zhì)層211的材料可