在mos晶體管的iv族襯底上沉積的iii-v溝道的高阻層的制作方法
【專利說明】在MOS晶體管的IV族襯底上沉積的III-V溝道的高阻層
【背景技術(shù)】
[0001] 晶體管是通常作為能夠選擇性地關(guān)斷電流的開關(guān)來使用的半導(dǎo)體器件。在金 屬-氧化物-半導(dǎo)體（MO巧晶體管中，在該器件的導(dǎo)通狀態(tài)期間想要使得電流從源極直接 經(jīng)過溝道區(qū)域流動(dòng)到漏極。然而，分流路徑可能使得電流流動(dòng)經(jīng)過繞開溝道區(qū)域的其它路 徑。運(yùn)樣的分流路徑可能使得晶體管具有高泄漏，并且甚至有可能短路。
【附圖說明】
[0002] 圖Ia示出了根據(jù)本公開的一個(gè)或多個(gè)實(shí)施例的一種用于制造具有介于III-V溝 道層和IV族襯底之間的高阻層的集成電路的"沉積然后圖案化"方法。
[0003] 圖化示出了根據(jù)一個(gè)或多個(gè)實(shí)施例的一種用于制造具有介于III-V溝道層和IV 族襯底之間的高阻層的集成電路的"圖案化然后沉積"方法。
[0004] 圖2a-c示出了根據(jù)一個(gè)實(shí)施例的在實(shí)施圖Ia的方法時(shí)形成的、包括一個(gè)高阻層 的示例結(jié)構(gòu)，該高阻層是III-V寬帶隙層。 陽0化]圖3a-f示出了根據(jù)一個(gè)實(shí)施例的在實(shí)施圖Ia的方法時(shí)形成的、包括一個(gè)高阻層 的示例結(jié)構(gòu)，該高阻層已被轉(zhuǎn)化成絕緣體層。
[0006] 圖4a-f示出了根據(jù)一個(gè)實(shí)施例的在實(shí)施圖化的方法時(shí)形成的、包括一個(gè)高阻層 的示例結(jié)構(gòu)，該高阻層是III-V寬帶隙層。
[0007] 圖5a-i示出了根據(jù)一個(gè)實(shí)施例的在實(shí)施圖化的方法時(shí)形成的、包括一個(gè)高阻層 的示例結(jié)構(gòu)，該高阻層已被轉(zhuǎn)化成絕緣體層。
[0008] 圖6示出了利用根據(jù)本發(fā)明的一個(gè)實(shí)施例配置的一個(gè)或多個(gè)集成晶體管結(jié)構(gòu)來 實(shí)現(xiàn)的計(jì)算系統(tǒng)。
[0009] 應(yīng)當(dāng)意識到，附圖不一定是按比例繪制的，也不是想要將所要求保護(hù)的本公開局 限于所示出的特定配置。例如，雖然一些附圖大致指示了直線、直角W及平滑表面，但考慮 到所使用的加工設(shè)備和加工技術(shù)在現(xiàn)實(shí)世界中的局限，集成電路結(jié)構(gòu)的實(shí)際實(shí)現(xiàn)方式可W 具有不太完美的直線、直角，并且一些特征可W具有表面拓?fù)浣Y(jié)構(gòu)或者是W其它方式不平 滑的。簡言之，提供附圖只是為了示出示例結(jié)構(gòu)。
【具體實(shí)施方式】
[0010] 公開了針對諸如金屬-氧化物-半導(dǎo)體（MO巧晶體管的半導(dǎo)體器件使用介于 III-V溝道層和IV族襯底之間的高阻層的技術(shù)。高阻層可用于使得從源極到漏極的沿著除 了直接經(jīng)過溝道的W外的路徑的電流流動(dòng)最小化（或消除）。在一些情況下，高阻層可W是 III-V寬帶隙層。在一些運(yùn)樣的情況下，寬帶隙層可具有大于1. 4電子伏特（eV)的帶隙，并 且甚至可具有大于2.OeV的帶隙。在其它情況下，通過例如氧化或氮化，可W將寬帶隙層部 分地或完全地轉(zhuǎn)化成絕緣體（或者至少轉(zhuǎn)化成帶隙更大的半導(dǎo)體）。作為結(jié)果的結(jié)構(gòu)可W 與平面、罐式或納米線/納米管的晶體管架構(gòu)一起使用，W幫助防止襯底泄漏的問題。根據(jù) 本公開，很多變型將是顯而易見的。
[0011] 總體概沐
[0012] 如先前所解釋的，晶體管應(yīng)當(dāng)能夠關(guān)斷電流，并且要避免分流路徑。將III-V材 料沉積在IV族襯底（例如，娃襯底）上會(huì)創(chuàng)建運(yùn)樣的區(qū)域，其中來自III-V層的材料（或 III-V材料沉積過程的前體）擴(kuò)散到襯底內(nèi)，和/或來自襯底的材料擴(kuò)散到III-V材料 層內(nèi)。另外，在襯底八11-￥交界面附近的區(qū)域隨著堆煤層錯(cuò)（stackingfaults)、位錯(cuò) (dislocations)W及疇界（domainboundaries)而嚴(yán)重地素亂。運(yùn)些缺陷可能會(huì)增大總體 導(dǎo)電率，或者為電流泄漏提供分流路徑。對在金屬-氧化物-半導(dǎo)體（MO巧晶體管中的溝 道層進(jìn)行的滲雜必須小屯、控制，并保持低于闊值水平，W避免電流泄漏。在將III-V材料沉 積在IV族襯底上時(shí)，運(yùn)些W及其它材料相容性問題可能造成不期望的分流路徑，其中從源 極到漏極的電流流動(dòng)沿著除了直接經(jīng)過溝道W外的路徑。
[0013] 因此，并且根據(jù)一個(gè)或多個(gè)實(shí)施例，提供了針對諸如MOS晶體管的半導(dǎo)體器件使 用介于III-V溝道層和IV族襯底之間的高阻層的技術(shù)。所述技術(shù)可用于將III-V溝道層 與所有下方層（underlyinglayer)電氣隔離。注意，在本文中所用的"電氣隔離"并不一定 是完全的或完整的電氣隔罔。例如，在一些實(shí)施例中，局阻層可W對電流流動(dòng)造成局電阻， 運(yùn)在正常操作條件下會(huì)起到將溝道層在實(shí)質(zhì)上與所有下方層電氣隔離的作用。在一些實(shí)施 例中，高阻層可W是III-V寬帶隙層（例如，具有大于1.4電子伏特（eV)的帶隙），而在其 它實(shí)施例中，高阻層可W起初作為III-V寬帶隙材料、但然后至少部分地被轉(zhuǎn)化成絕緣體 材料。高阻層可W用于使得從源極到漏極的沿著除了直接經(jīng)過溝道W外的路徑的電流流動(dòng) 最小化（或消除）。
[0014] III-V層（寬帶隙層和溝道層）的沉積可W在對IV族襯底進(jìn)行圖案化之前或之后 執(zhí)行。例如，在一些實(shí)施例中，所述層可W沉積在整個(gè)襯底上（或襯底的大部分上）W建立 襯底/寬帶隙層/溝道層的原巧體化lank)，而在其它實(shí)施例中，如將依次討論的，可W更加 有選擇性地在形成于襯底中的溝槽（trench)內(nèi)將III-V層沉積成堆疊。在將III-V層沉 積在襯底上之后，使用例如罐下氧化0JF0)過程，可W將寬帶隙層轉(zhuǎn)化成絕緣體。UFO過程 可W包括對III-V層堆疊進(jìn)行掩模W覆蓋并且保護(hù)溝道層，并且然后將溝道堆疊暴露于轉(zhuǎn) 化氣體（conversiongas),W引起對寬帶隙層的例如氧化或氮化。如果寬帶隙層未被轉(zhuǎn)化 成絕緣體，則整個(gè)III-V層堆疊可能是有半導(dǎo)體特性的，并且可被用作溝道區(qū)域的一部分。 如果寬帶隙層已被轉(zhuǎn)化成絕緣體，則溝道堆疊將會(huì)具有一個(gè)將會(huì)保持半導(dǎo)體特性的有源頂 層（activetoplayer),而下面部分（lowersection)的一部分或全部可被轉(zhuǎn)化成絕緣體 (取決于轉(zhuǎn)化的完整性）。
[0015] 根據(jù)本公開將顯而易見的是，作為結(jié)果的溝道堆疊可被用于一個(gè)或多個(gè)n溝道半 導(dǎo)體器件（例如，對于n-MO巧。在一些實(shí)施例中，作為結(jié)果的結(jié)構(gòu)（包括JII-V多層溝道 堆疊，或具有在至少部分轉(zhuǎn)化的絕緣體層上的III-V溝道層的溝道堆疊）可W與平面的、罐 式的、或納米線/納米帶的晶體管架構(gòu)一起使用。如將在下文更詳細(xì)地描述的，也可將所述 結(jié)構(gòu)與P溝道擴(kuò)散區(qū)域集成（例如，對于P-M0S)，諸如通過對III-V層堆疊進(jìn)行掩模、并且 將適當(dāng)?shù)牟牧希ɡ?，娃、錯(cuò)或IV族材料的合金）沉積在已經(jīng)形成的III-V層堆疊之間的 空間中。
[0016] 根據(jù)本公開將會(huì)顯而易見的是，溝道層可W包括具有等于或小于1. 4eV的帶隙 的高電載流子遷移率材料（hi曲electricalcarriermobilitymaterial),例如錬化銅 (In訊）、神化銅嫁（InGaAs)、神化嫁（GaAs)、神化銅（InAs)，或者其它適當(dāng)?shù)腎II-V材料。 根據(jù)本公開將會(huì)顯而易見的是，高阻層可被選取為具有大于1.4eV(并且在一些情況下，大 于2.OeV)的帶隙，并且可包括例如下列材料：神化銅侶（InAlAs)、憐化銅侶（InAlP)、憐化 侶（AlP)、錬化侶（AlSb)、神化侶（AlAs)、憐化銅嫁（GaInP)、憐化銅（InP)、憐化嫁（GaP), 或其它適當(dāng)?shù)腎II-V材料。在一些實(shí)施例中，可W基于溝道層材料選擇寬帶隙層材料（或 者反之亦然），W確保在兩個(gè)III-V層之間的帶隙差為例如至少0. 4電子伏特。
[0017] 針對III-V層選擇的厚度可W基于多種不同的考量，例如：所選取的材料，提供給 溝道層的電隔離的期望的量，制造考量（例如，成本）和環(huán)境考量（例如，毒性），化及寬帶 隙層是否將被轉(zhuǎn)化成絕緣體，只是舉出少數(shù)幾個(gè)示例考量。在一些實(shí)施例中，根據(jù)本公開將 會(huì)顯而易見的是，III-V層的厚度可W小于7500A、5000A、2500A巧1500A厚，或 者小于其它的某個(gè)適當(dāng)?shù)牧?。在一些?shí)施例中，III-V層可W每個(gè)均具有單一成分，其中在 每個(gè)層的沉積物之間存在睹然改變。而在其它實(shí)施例中，III-V材料的沉積物可W包括從寬 帶隙層材料到溝道層材料的分級的（graded)、階梯的或過渡的沉積物。在一些實(shí)施例中，對 材料和成分梯度進(jìn)行的選擇能夠?qū)⑽诲e(cuò)和堆煤層錯(cuò)的密度降低到每平方厘米1E6位錯(cuò)（或 更少）。因此，根據(jù)本公開將會(huì)顯而易見的是，用于III-V溝道的多層方法可W提供更高質(zhì) 量的薄膜。
[0018] 在進(jìn)行分析（例如，成分映射）時(shí)，根據(jù)一個(gè)或多個(gè)實(shí)施例配置的結(jié)構(gòu)將會(huì)有效地 示出在III-V溝道層材料和IV族襯底材料之間夾著的高阻層材料。在一些實(shí)施例中，其 它層（例如，在襯底/III-V層交界面處的高度缺陷層）可W是顯而易見的。對與半導(dǎo)體 器件的柵極線或溝道區(qū)域垂直的截面進(jìn)行的掃描電子顯微鏡（SEM)分析、透射電子顯微鏡 (TEM)分析和/或能量色散X射線巧D訝分析，可W用于測量該器件的層的成分。帶隙是成 分的直接結(jié)果。因此，根據(jù)本發(fā)明的實(shí)施例配置的半導(dǎo)體器件的每個(gè)層的帶隙，可W基于例 如該層的成分來確定。在一些實(shí)施例中，高阻層的成分可W是具有被確定為比III-V溝道 材料更大的帶隙的III-V寬帶隙材料。在其它實(shí)施例中，高阻層的成分可W是被部分地或 完全地轉(zhuǎn)化成絕緣體材料的III-V寬帶隙材料。
[0019] 根據(jù)本發(fā)明的一個(gè)實(shí)施例配置的晶體管結(jié)構(gòu)提供了對常規(guī)結(jié)構(gòu)的改進(jìn)，至少關(guān)于 在源極區(qū)域和漏極區(qū)域之間的經(jīng)過除了直接經(jīng)過溝道W外的路徑的電流流動(dòng)的較高電阻。 任何數(shù)量的對高性能晶體管有需要的半導(dǎo)體器件或電路，均會(huì)得益于使用介于III-V溝道 層和IV族襯底之間的高阻層。在本文中W各種方式描述的技術(shù)，與現(xiàn)有技術(shù)相比，可