專利名稱：垂直擴散金屬氧化物半導體場效晶體管及其制造方法
技術(shù)領域：
本申請案涉及一種垂直擴散金屬氧化物半導體(DMOS)場效晶體管(FET)。
背景技術(shù)：
與集成電路中的橫向晶體管相比，功率金屬氧化物半導體場效晶體管(MOSFET)一般用以處置高功率電平。圖6展示使用垂直擴散MOSFET結(jié)構(gòu)(也稱為雙擴散MOSFET結(jié)構(gòu)(DM0S 或 VDM0S))的典型 MOSFET。如所展示，例如，在圖6中，在N+襯底415上形成有N-外延層，所述N-外延層的厚度及摻雜一般確定裝置的電壓額定值。自頂部至外延層410中，形成有N+摻雜的左源極區(qū)430及右源極區(qū)430，所述源極區(qū)430由形成P基極的P摻雜區(qū)420圍繞。P基極可具有圍繞P基極420的向外擴 散區(qū)域425。源極接點460 —般在裸片的表面上接觸區(qū)430及420兩者且一般由連接左源極區(qū)及右源極區(qū)兩者的金屬層形成。絕緣層450 (通常為二氧化硅或任何其它合適材料)使覆蓋P基極區(qū)420及向外擴散區(qū)域425的一部分的多晶硅柵極440絕緣。柵極440連接至通常由另一金屬層形成的柵極接點470。此垂直晶體管的底側(cè)具有形成漏極接點480的另一金屬層405?？傊瑘D6展示可為極小的且包括共同漏極、共同柵極以及兩個源極區(qū)及兩個通道的MOSFET的典型基本單元。其它類似單元可用于垂直功率MOS-FET中。多個這些單元可一般并聯(lián)地連接以形成功率M0SFET。在接通狀態(tài)中，通道形成于區(qū)420及區(qū)425的由柵極覆蓋的區(qū)域內(nèi)，自表面分別伸入至區(qū)420及區(qū)425中。因此，如由水平箭頭所指示，電流可流動。單元結(jié)構(gòu)必須提供柵極440的足夠?qū)挾萪以允許此電流變成流動至漏極側(cè)的垂直電流，如由垂直箭頭所指不。歸因于特定地在高頻率切換應用(例如，切換模式電力供應器)中不合需要的柵極的必要寬度，這些結(jié)構(gòu)具有相對較高的柵極源極電容。

發(fā)明內(nèi)容
根據(jù)一實施例，一種具有單元結(jié)構(gòu)的垂直擴散金屬氧化物半導體(DMOS)場效晶體管(FET)可包括:具有第一傳導類型的襯底，其形成漏極區(qū)；在所述襯底上的具有所述第一傳導類型的外延層；在所述外延層內(nèi)的具有第二傳導類型的第一基極區(qū)及第二基極區(qū)，所述基極區(qū)間隔開預定義距離；具有第一傳導類型的第一源極區(qū)及第二源極區(qū)，其分別布置于所述第一基極區(qū)及所述第二基極區(qū)中，其中所述第一基極區(qū)及所述第二基極區(qū)可操作以在所述源極區(qū)與所述外延層之間形成第一橫向通道及第二橫向通道；柵極結(jié)構(gòu)，其通過絕緣層而與所述外延層絕緣且布置于所述第一基極區(qū)與所述第二基極區(qū)之間的區(qū)上方，且其中所述柵極結(jié)構(gòu)包括第一柵極區(qū)及第二柵極區(qū)，每一柵極區(qū)僅覆蓋分別在所述第一基極區(qū)及所述第二基極區(qū)內(nèi)的所述第一通道及所述第二通道。根據(jù)另一實施例，所述絕緣層可包括柵極氧化物層，在所述柵極氧化物層之上沉積及圖案化厚氧化物層。根據(jù)另一實施例，所述厚氧化物層可經(jīng)圖案化以在所述第一源極區(qū)與所述第二源極區(qū)之間形成臺座(pedestal)。根據(jù)另一實施例，所述垂直DMOS-FET可進一步包括在所述第一基極區(qū)與所述第二基極區(qū)之間的具有所述第二傳導類型的輕微摻雜區(qū)域，所述輕微摻雜區(qū)域自表面延伸至所述外延層中。根據(jù)另一實施例，所述垂直DMOS-FET可進一步包括在所述第一基極區(qū)與所述第二基極區(qū)之間的沉降區(qū)，所述沉降區(qū)自所述表面延伸至所述外延層中。根據(jù)另一實施例，所述垂直DMOS-FET可進一步包括源極金屬層，所述源極金屬層連接所述第一源極區(qū)及所述第二源極區(qū)與所述第一基極區(qū)及所述第二基極區(qū)。根據(jù)另一實施例，所述垂直DMOS-FET可進一步包括具有所述第二傳導類型的第一擴散區(qū)域及第二擴散區(qū)域，所述第一擴散區(qū)域及所述第二擴散區(qū)域分別圍繞所述第一基極區(qū)及所述第二基極區(qū)。根據(jù)另一實施例，所述柵極結(jié)構(gòu)可包括橋接區(qū)段，所述橋接區(qū)段連接所述第一柵極與所述第二柵極且相比所述第一柵極及所述第二柵極與所述外延層間隔開更遠。根據(jù)另一實施例，所述橋接區(qū)域可布置于所述單元結(jié)構(gòu)的外部。根據(jù)另一實施例，所述第一柵極及所述第二柵極可通過導線接合來連接。根據(jù)另一實施例，所述垂直DMOS-FET可進一步包括在所述襯底的背面上的漏極金屬層。根據(jù)另一實施例，所述單元結(jié)構(gòu)或多個單元結(jié)構(gòu)可形成于集成電路裝置中。根據(jù)另一實施例，所述集成電路裝置可提供對切換模式電源供應器的控制功能。根據(jù)另一實施例，所述第一傳導類型可為P型，且所述第二傳導類型為N型。根據(jù)另一實施例，所述第一傳導類型可為N型，且所述第二傳導類型為P型。根據(jù)另一實施例，一種用于制造垂直擴散金屬氧化物半導體(DMOS)場效晶體管(FET)的單元結(jié)構(gòu)的方法可包括:在布置于具有第一傳導類型的襯底上的具有第一傳導類型的外延層中的具有第二傳導類型 的第一基極區(qū)及第二基極區(qū)內(nèi)形成單元結(jié)構(gòu)，所述單元結(jié)構(gòu)包括具有第一傳導類型的第一源極區(qū)及第二源極區(qū)，其中所述第一基極區(qū)及所述第二基極區(qū)間隔開預定義距離，且其中所述第一基極區(qū)及所述第二基極區(qū)可操作以在所述源極區(qū)與所述外延層之間形成第一橫向通道及第二橫向通道；在所述第一基極區(qū)與所述第二基極區(qū)之間在所述外延層之上形成具有臺座的柵極絕緣層；在所述臺座的側(cè)壁上形成覆蓋所述第一通道及所述第二通道的第一柵極及第二柵極。根據(jù)所述方法的另一實施例，所述形成柵極絕緣層的步驟可包括:沉積薄柵極氧化物層；在所述薄柵極氧化物層之上沉積厚氧化物層；以及蝕刻所述厚氧化物層以形成所述臺座。根據(jù)所述方法的另一實施例，所述方法可進一步包括在所述第一基極區(qū)與所述第二基極區(qū)之間形成從所述外延層的表面延伸至所述外延層中的輕微摻雜區(qū)。根據(jù)所述方法的另一實施例，所述形成所述第一柵極及所述第二柵極的步驟可提供柵極結(jié)構(gòu)的連接所述第一柵極與所述第二柵極的橋接區(qū)域。根據(jù)所述方法的另一實施例，所述橋接區(qū)域可位于所述單元結(jié)構(gòu)的外部。根據(jù)所述方法的另一實施例，所述方法可進一步包括通過金屬層連接所述第一柵極與所述第二柵極。根據(jù)所述方法的另一實施例，所述方法可進一步包括通過導線接合來連接所述第一柵極與所述第二柵極。根據(jù)所述方法的另一實施例，所述方法可進一步包括在所述第一基極區(qū)與所述第二基極區(qū)之間的中心區(qū)域中形成從所述外延層的表面延伸至所述襯底的沉降結(jié)構(gòu)。


圖1展示經(jīng)改進的垂直DMOS-FET的第一實施例；圖2展示經(jīng)改進的垂直DMOS-FET的第二實施例；圖3展示經(jīng)改進的垂直DMOS-FET的第三實施例；圖4A、4B展示根據(jù)各種實施例的柵極的更詳細視圖；圖5A至5E展示根據(jù)各種實施例的用于制造裝置的若干示范性工藝步驟；以及圖6展示常規(guī)垂直DMOS-FET。
具體實施例方式圖1展示根據(jù)各種實施例的垂直DMOS-FET的橫截面圖。提供高度摻雜的N+襯底115，在高度摻雜的N+襯底115之上已成長有N-外延層110。從頂部至外延層110中，形成有N+摻雜的左源極區(qū)130及右源極區(qū)130，所述源極區(qū)130各自由形成P基極的P摻雜區(qū)120圍繞?？稍赑基極120內(nèi)植入較重度摻雜的P+區(qū)135以用于連接至源極端子。如由點線所指示，每一 P基極120可另外由相關聯(lián)的向外擴散區(qū)域125圍繞?？墒褂糜糜谧笤礃O區(qū)130及右源極區(qū)130的其它 結(jié)構(gòu)。與圖6中所展示的晶體管類似，源極接點160 —般在裸片的表面上接觸區(qū)130及區(qū)120兩者，且一般由連接左源極區(qū)及右源極區(qū)兩者的金屬層形成。絕緣結(jié)構(gòu)140用以使左柵極152及右柵極154絕緣。根據(jù)一實施例，此結(jié)構(gòu)140包括在晶體管的多晶硅柵極152、154下方的柵極氧化物層142，如由點劃線所指示?？墒褂贸练e的氧化物，接著采用使沉積的氧化物142密化使得其更穩(wěn)固的熱氧化來形成此柵極氧化物層142。與常規(guī)垂直DMOS-FET相反，絕緣結(jié)構(gòu)140包括沉積及遮蔽于此柵極氧化物層140上的另一厚絕緣層145，所述厚絕緣層145覆蓋右P基極120與左P基極120之間的中間空間。根據(jù)一實施例，在切割至源極130/135的接點之前沉積此厚氧化物145。此另一絕緣層145可為還幫助分離金屬接點與柵極電極的金屬間電介質(zhì)(MD)。此處，厚絕緣層145經(jīng)遮蔽及蝕刻以在層142上形成左及右臺階(step)，且因此在中心形成臺座區(qū)域，如下文將更詳細解釋。接著在絕緣層142的右及左薄部分上沿著絕緣結(jié)構(gòu)140的臺座區(qū)段145的側(cè)壁通過多晶硅形成右柵極152及左柵極154。右柵極152及左柵極154各自覆蓋相應的左及右P基極區(qū)120的一部分。因此，在將適當電壓施加至柵極接點及源極接點的情況下，左通道及右通道可形成于P基極區(qū)120內(nèi)。在臺座145之上通過橋接區(qū)域156使柵極152與柵極154互連。臺座145足夠厚以避免橋接區(qū)域顯著影響柵極電容。因此，根據(jù)各種實施例，所提議的單元結(jié)構(gòu)不僅建立兩個源極區(qū)120、130、135及兩個通道，而且建立兩個多晶硅柵極152及154。根據(jù)其它實施例，如由圖1中的虛線所展示，可在左P基極區(qū)與右P基極區(qū)之間的中心區(qū)段中提供輕微摻雜區(qū)域190，所述區(qū)域190從頂表面延伸至外延層110中。此垂直晶體管的底側(cè)再次具有形成漏極接點180的另一金屬層105。窄柵極152、154的小占據(jù)面積提供極小的柵極電容。因此，所得個別柵極-源極電容及柵極-漏極電容在總體上有效地比如(例如)圖6中所展示的常規(guī)垂直DMOS-FET的相應柵極電容小得多。因此，各種實施例有效地提供兩個溝槽柵極152、154，其中橋接區(qū)域156與外延層110間隔開以僅就柵極電容來說不具有顯著影響。如下文將更詳細解釋，還可完全省略橋接區(qū)域156或?qū)⑵洳贾糜趩卧獏^(qū)域的外部。圖2展示另一實施例。功率晶體管單元的一般結(jié)構(gòu)可與圖1中所展示的實施例相同。另外，沉降結(jié)構(gòu)210(例如，多晶硅沉降區(qū))可形成于左P基極區(qū)120與右P基極區(qū)120之間的區(qū)的中心中，自外延層110的頂表面延伸至襯底115。沉降植入物210用以在裝置處于完全操作中時提供低電阻路徑以用于電流流動。沉降植入物210還幫助減少裝置的Rdson，這是因為沉降植入物210將有效地在局部減小N-外延膜110的電阻。圖3展示在已形成金屬層310之后的圖2的單元。金屬層310提供源極區(qū)130與相鄰接觸分區(qū)140的電連接，從而有效地連接P基極120與源極。金屬層310還連接左及右源極區(qū)130、140以及其它單元的源極區(qū)。圖4A展示由厚絕緣層145圍繞且擱置在柵極氧化物層142之上的窄溝槽柵極154。根據(jù)如圖4B中所展示的另一實施例，沉積單一柵極氧化物層140，且溝槽158形成于此層140內(nèi)。圖5A至5E展示用于制造如圖1中所展示的裝置的示范性工藝步驟。然而，根據(jù)所應用的技術(shù)，其它步驟可適合于產(chǎn)生類似裝置。如圖5A中所展示，在重度摻雜的N+襯底115上成長N-摻雜的外延層110。在外延層110之上沉積氧化物層142，例如二氧化硅或任何其它適當?shù)臇艠O氧化物層?？墒褂贸练e的氧化物，后續(xù)接著密化沉積的氧化物142使得其更穩(wěn)固的熱氧化來形成此柵極氧化物層142。如圖5B中所展示，接著在柵極氧化物142上沉積厚絕緣氧化物層145(例如，金屬間介電層)?？扇鐖D5B中所展示圖案化厚絕緣層145，且可通過熟知擴散技術(shù)在外延層110中形成P摻雜的基極區(qū)120。如圖5C中所展示，接著再次通過厚氧化物層145覆蓋P基極區(qū)，且在厚氧化物層145內(nèi)形成窄溝槽510。如圖
中所展示，可接著在所述層之上沉積多晶硅層，且可通過適當遮蔽及蝕刻技術(shù)圖案化多晶硅層以形成具有倒U形的柵極結(jié)構(gòu)。此柵極結(jié)構(gòu)150可接著用作遮罩以切出金屬層131的連接左源極區(qū)130、135與右源極區(qū)130、135的金屬連接通孔。因此，單元結(jié)構(gòu)可自對準。此外，圖5E展示在已沉積接觸源極的金屬層131及接觸漏極區(qū)115的背面金屬層105之后的單元。根據(jù)一實施例，還可在一個單一步驟中執(zhí)行圖案化柵極絕緣結(jié)構(gòu)140以形成柵極結(jié)構(gòu)150的步驟。因此，不需要額外工藝步驟。然而，根據(jù)其它實施例，例如，在提供圖4A中所展示的溝槽柵極結(jié)構(gòu)時或在部分地移除橋接區(qū)域156以在單元結(jié)構(gòu)區(qū)域的外部連接柵極152與柵極154的情況下，可使用一個以上步驟。所述單元結(jié)構(gòu)可為如圖1至3中所展示的條帶結(jié)構(gòu)。然而，根據(jù)其它實施例，可使用正方形單元、六邊形形狀或可應用各種實施例的原理的任何其它合適的單元形狀。所述單元結(jié)構(gòu)或多個單元可用以在集成電路內(nèi)或在離散晶體管裝置中形成功率DM0S-FET。此集成電路可提供用于切換模式電力供應器中的控制電路。因此，外部功率晶體管可為不必要的。

此外，示范性實施例展示具有適當傳導類型的不同區(qū)的P通道裝置。所屬領域的技術(shù)人員應了解，本申請案的實施例不限于P通道裝置，而也可應用于N通道裝置。
權(quán)利要求
1.一種具有單元結(jié)構(gòu)的垂直擴散金屬氧化物半導體DMOS場效晶體管FET，其包括: 具有第一傳導類型的襯底，其形成漏極區(qū)； 在所述襯底上的具有所述第一傳導類型的外延層； 在所述外延層內(nèi)的具有第二傳導類型的第一基極區(qū)及第二基極區(qū)，所述基極區(qū)間隔開預定義距離； 具有第一傳導類型的第一源極區(qū)及第二源極區(qū)，其分別布置于所述第一基極區(qū)及所述第二基極區(qū)中，其中所述第一基極區(qū)及所述第二基極區(qū)可操作以在所述源極區(qū)與所述外延層之間形成第一橫向通道及第二橫向通道； 柵極結(jié)構(gòu)，其通過絕緣層而與所述外延層絕緣且布置于所述第一基極區(qū)與所述第二基極區(qū)之間的區(qū)上方，且其中所述柵極結(jié)構(gòu)包括第一柵極區(qū)及第二柵極區(qū)，每一柵極區(qū)僅覆蓋分別在所述第一基極區(qū)及所述第二基極區(qū)內(nèi)的所述第一通道及所述第二通道。
2.根據(jù)權(quán)利要求1所述的垂直DM0S-FET，其中所述絕緣層包括柵極氧化物層，在所述柵極氧化物層之上沉積及圖案化厚氧化物層。
3.根據(jù)權(quán)利要求2所述的垂直DM0S-FET，其中所述厚氧化物層經(jīng)圖案化以在所述第一源極區(qū)與所述第二源極區(qū)之間形成臺座。
4.根據(jù)權(quán)利要求1所述的垂直DM0S-FET，其進一步包括在所述第一基極區(qū)與所述第二基極區(qū)之間的具有所述第二傳導類型的輕微摻雜區(qū)域，所述輕微摻雜區(qū)域從表面延伸至所述外延層中。
5.根據(jù)權(quán)利要求1所述的垂直DM0S-FET，其進一步包括在所述第一基極區(qū)與所述第二基極區(qū)之間的沉降區(qū)，所述沉降區(qū)從所述表面延伸至所述外延層中。
6.根據(jù)權(quán)利要求1所述的垂直DM0S-FET，其進一步包括源極金屬層，所述源極金屬層連接所述第一源極區(qū)及所述第二源極區(qū)與所述第一基極區(qū)及所述第二基極區(qū)。
7.根據(jù)權(quán)利要求1所述的垂直DM0S-FET，其進一步包括具有所述第二傳導類型的第一擴散區(qū)域及第二擴散區(qū)域，所述第一擴散區(qū)域及所述第二擴散區(qū)域分別圍繞所述第一基極區(qū)及所述第二基極區(qū)。
8.根據(jù)權(quán)利要求1所述的垂直DM0S-FET，其中所述柵極結(jié)構(gòu)包括橋接區(qū)段，所述橋接區(qū)段連接所述第一柵極與所述第二柵極且相比于所述第一柵極及所述第二柵極與所述外延層間隔開更遠。
9.根據(jù)權(quán)利要求8所述的垂直DM0S-FET，其中所述橋接區(qū)域布置于所述單元結(jié)構(gòu)的外部。
10.根據(jù)權(quán)利要求1所述的垂直DM0S-FET，其中所述第一柵極與所述第二柵極是通過導線接合來連接。
11.根據(jù)權(quán)利要求1所述的垂直DM0S-FET，其進一步包括在所述襯底的背面上的漏極金屬層。
12.根據(jù)權(quán)利要求1所述的垂直DM0S-FET，其中所述單元結(jié)構(gòu)或多個單元結(jié)構(gòu)形成于集成電路裝置中。
13.根據(jù)權(quán)利要求12所述的垂直DM0S-FET，其中所述集成電路裝置提供對切換模式電力供應器的控制功能。
14.根據(jù)權(quán)利要求1所述的垂直DM0S-FET，其中所述第一傳導類型為P型，且所述第二傳導類型為N型。
15.根據(jù)權(quán)利要求1所述的垂直DMOS-FET，其中所述第一傳導類型為N型，且所述第二傳導類型為P型。
16.一種用于制造垂直擴散金屬氧化物半導體DMOS場效晶體管FET的單元結(jié)構(gòu)的方法，其包括: 在布置于具有第一傳導類型的襯底上的具有第一傳導類型的外延層中的具有第二傳導類型的第一基極區(qū)及第二基極區(qū)內(nèi)形成包括具有第一傳導類型的第一源極區(qū)及第二源極區(qū)的單元結(jié)構(gòu)，其中所述第一基極區(qū)與所述第二基極區(qū)間隔開預定義距離，且其中所述第一基極區(qū)及所述第二基極區(qū)可操作以在所述源極區(qū)與所述外延層之間形成第一橫向通道及第二橫向通道； 在所述第一基極區(qū)與所述第二基極區(qū)之間所述外延層之上形成具有臺座的柵極絕緣層； 在所述臺座的側(cè)壁上形成覆蓋所述第一通道及所述第二通道的第一柵極及第二柵極。
17.根據(jù)權(quán)利要求16所述的方法，其中所述形成柵極絕緣層的步驟包括: 沉積薄柵極氧化物層， 在所述薄柵極氧化物層之上沉積厚氧化物層，以及 蝕刻所述厚氧化物層以形成所述臺座。
18.根據(jù)權(quán)利要求16所述的方法，其進一步包括在所述第一基極區(qū)與所述第二基極區(qū)之間形成從所述外延層的 表面延伸至所述外延層中的輕微摻雜區(qū)。
19.根據(jù)權(quán)利要求16所述的方法，其中所述形成所述第一柵極及所述第二柵極的步驟提供柵極結(jié)構(gòu)的連接所述第一柵極與所述第二柵極的橋接區(qū)域。
20.根據(jù)權(quán)利要求19所述的方法，其中所述橋接區(qū)域位于所述單元結(jié)構(gòu)的外部。
21.根據(jù)權(quán)利要求16所述的方法，其進一步包括通過金屬層來連接所述第一柵極與所述第二柵極。
22.根據(jù)權(quán)利要求16所述的方法，其進一步包括通過導線接合來連接所述第一柵極與所述第二柵極。
23.根據(jù)權(quán)利要求16所述的方法，其進一步包括在所述第一基極區(qū)與所述第二基極區(qū)之間的中心區(qū)域中形成從所述外延層的所述表面延伸至所述襯底的沉降結(jié)構(gòu)。
全文摘要
一種垂直擴散金屬氧化物半導體DMOS場效晶體管FET包括具有第一傳導類型的襯底(115)，其形成漏極區(qū)；在所述襯底上的具有所述第一傳導類型的外延層(110)；在所述外延層內(nèi)的具有所述第二傳導類型的第一基極區(qū)(120)及第二基極區(qū)(125)，所述基極區(qū)間隔開預定義距離；具有第一傳導類型的第一源極區(qū)及第二源極區(qū)(130)，其分別布置于所述第一基極區(qū)及所述第二基極區(qū)中，其中所述第一基極區(qū)及所述第二基極區(qū)可操作以在所述源極區(qū)與所述外延層之間形成第一橫向通道及第二橫向通道；柵極結(jié)構(gòu)(150)，其通過絕緣結(jié)構(gòu)(140)而與所述外延層絕緣且布置于所述第一基極區(qū)與所述第二基極區(qū)之間的區(qū)上方，且其中所述柵極結(jié)構(gòu)包括第一柵極區(qū)(152)及第二柵極區(qū)(154)，每一柵極區(qū)僅覆蓋分別在所述第一基極區(qū)及所述第二基極區(qū)內(nèi)的所述第一通道及所述第二通道。所述柵極結(jié)構(gòu)可包括安置于所述絕緣結(jié)構(gòu)的厚層(145)上且將所述第一柵極區(qū)域與所述第二柵極區(qū)互連的橋接區(qū)(156)。
文檔編號H01L29/08GK103229300SQ201180056470
公開日2013年7月31日 申請日期2011年11月21日 優(yōu)先權(quán)日2010年11月23日
發(fā)明者羅恩·S·布雷思韋特, 蘭迪·L·亞克 申請人:密克羅奇普技術(shù)公司