技術(shù)編號：7100428
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種提高接觸刻蝕阻擋層エ藝中PMOS性能的方法、采用了該提高接觸刻蝕阻擋層エ藝中PMOS性能的方法的接觸刻蝕阻擋層エ藝方法、以及采用了該接觸刻蝕阻擋層エ藝方法的半導(dǎo)體制造方法。背景技術(shù)隨著CMOS (Complementary Metal Oxide Semiconductor,互補(bǔ)金屬氧化物半導(dǎo)體)半導(dǎo)體器件エ藝的發(fā)展以及按比例尺寸縮小，應(yīng)カ工程在半導(dǎo)體エ藝和器件性能方面起到越來越大的作用。CMOS器件中引...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。