專利名稱：3d非易失性存儲器裝置和其生產(chǎn)方法
技術(shù)領(lǐng)域：
示范性實施例涉及半導(dǎo)體裝置和用于生產(chǎn)所述半導(dǎo)體裝置的方法，更具體而言，涉及具有三維(3D)結(jié)構(gòu)的非易失性存儲器裝置和用于生產(chǎn)其的方法。
背景技術(shù)：
非易失性存儲器裝置即使在停止電能供給的情況下也保留其中存儲的數(shù)據(jù)。隨著硅襯底上制造的作為單層的二維(2D)結(jié)構(gòu)化存儲器裝置的集成程度的增加，開發(fā)了在垂直于硅襯底的方向上層疊存儲器單元的3D非易失性存儲器裝置。參照圖I和2詳細描述傳統(tǒng)3D非易失性存儲器裝置的結(jié)構(gòu)及其特征。圖IA至IC是示例了用于生產(chǎn)傳統(tǒng)3D非易失性存儲器裝置的方法的橫截面視圖。特別地，圖IA至IC是串被布置成U形置的U形通道類型的非易失性存儲器裝置的橫截面視圖。如圖IA中所示，在襯底10上形成絕緣層11，在絕緣層11上形成導(dǎo)電層12。使用導(dǎo)電層12形成管道晶體管的管道柵極。通過刻蝕導(dǎo)電層12形成第一溝槽，在第一溝槽中形成第一犧牲層13。使用第一溝槽形成U形管道通道。在掩埋第一犧牲層13的所得結(jié)構(gòu)上交替形成第一層間絕緣層14和第一導(dǎo)電層15。使用第一導(dǎo)電層15形成字線。在第一層間絕緣層14和第一導(dǎo)電層15上形成第二導(dǎo)電層16和第二層間絕緣層17。使用第二導(dǎo)電層16形成選擇晶體管的選擇柵極。通過刻蝕第二層間絕緣層17、第二導(dǎo)電層16、第一層間絕緣層14、以及第一導(dǎo)電層15形成耦合到第一溝槽的一對第二溝槽。使用第二溝槽形成存儲器單元的通道和選擇晶體管的通道。如圖IB中所示，去除第二溝槽對下暴露的第一犧牲層13。接下來，在第二溝槽對和第一溝槽的內(nèi)表面上形成在下文中通過附圖標(biāo)記18統(tǒng)一標(biāo)注的電荷阻擋層、電荷俘獲層、以及隧道絕緣層。在電荷阻擋層、電荷俘獲層、以及隧道絕緣層18上形成敞開中央?yún)^(qū)域的通道層19。相應(yīng)地，形成包括第一溝槽中形成的管道通道和第二溝槽對中形成的一對第一通道的U形通道。如圖IC中所示，在U形通道的敞開中央?yún)^(qū)域中掩埋絕緣層20。使絕緣層20凹陷至特定深度，在凹陷區(qū)域中形成導(dǎo)電插塞21。導(dǎo)電插塞21由高濃度的N型雜質(zhì)摻雜的多晶硅層形成。選擇晶體管的柵極與導(dǎo)電插塞21重疊，因而形成具有高濃度的N型雜質(zhì)摻雜的結(jié)。
以在擦除操作中使用由于結(jié)中的柵致漏泄(GIDL)生成的空穴的耗盡模式執(zhí)行如上構(gòu)造的3D非易失性存儲器裝置的擦除操作。即，以沿著通道層19移動和然后向存儲器單元的電荷俘獲層中注入通過GIDL生成的空穴的這種方式執(zhí)行擦除操作。相應(yīng)地，為了使傳統(tǒng)3D非易失性存儲器裝置充分執(zhí)行擦除操作，要生成足夠數(shù)量的空穴。至此，要恰當(dāng)控制結(jié)與源極選擇晶體管的柵極之間重疊的程度。如果源極柵極與結(jié)過度重疊，則可能在源極選擇晶體管中出現(xiàn)泄漏。圖2是傳統(tǒng)3D非易失性存儲器裝置的橫截面視圖。參照圖2描述傳統(tǒng)3D非易失性存儲器裝置的特征。在傳統(tǒng)3D非易失性存儲器裝置中，如上所 述，在U形通道的上部上形成利用高濃度的雜質(zhì)摻雜的導(dǎo)電插塞21，以耗盡模式執(zhí)行擦除操作。通過沉積多晶硅層和然后注入雜質(zhì)離子或沉積利用高濃度的雜質(zhì)摻雜的多晶硅形成導(dǎo)電插塞21。此工藝具有以下特征。首先，難以刻蝕通道的敞開中央?yún)^(qū)域中掩埋的絕緣層20。此處，在不損壞凹陷工藝中已有外圍層的情況下選擇性地刻蝕例如僅絕緣層20的過程中，難以控制絕緣層20的刻蝕量。相應(yīng)地，多個串的絕緣層20可以如圖2中所示具有不規(guī)則深度。在此情形中，因為導(dǎo)電插塞21與源極柵極不規(guī)則重疊所以使存儲器裝置的特性惡化。第二，如果在沉積多晶硅層之后注入雜質(zhì)離子，則不容易控制雜質(zhì)的擴散。如果把雜質(zhì)離子注入到導(dǎo)電插塞中，則因為要在垂直方向、并非水平方向上控制雜質(zhì)的擴散所以工藝控制是困難的。相應(yīng)地，控制源極柵極和結(jié)的重疊是困難的。第三，如果要沉積利用高濃度的雜質(zhì)摻雜的多晶硅，則將不經(jīng)常使用的工藝商業(yè)化是困難的。第四，如果以耗盡模式執(zhí)行擦除操作，則存在相鄰字線或相鄰串之間擦除速度的變化，選擇晶體管的擺動特性惡化。

發(fā)明內(nèi)容
示范性實施例涉及以增強模式驅(qū)動的3D非易失性存儲器裝置和用于生產(chǎn)其的方法。根據(jù)本公開一個方面的3D非易失性存儲器裝置包括管道柵極，包括第一管道柵極、第一管道柵極上形成的第二管道柵極、以及夾在第一管道柵極與第二管道柵極之間的第一層間絕緣層；與管道柵極上的第二層間絕緣層交替層疊的字線；在管道柵極內(nèi)掩埋的管道通道；以及耦合到管道通道且被布置成穿過字線和第二層間絕緣層的存儲器單元通道。根據(jù)本公開另一方面的生產(chǎn)3D非易失性存儲器裝置的方法包括按順序形成第一導(dǎo)電層、第一層間絕緣層、以及第二導(dǎo)電層；刻蝕第二導(dǎo)電層和第一層間絕緣層和然后通過把第一導(dǎo)電層刻蝕為特定厚度來形成第一溝槽；與形成第一溝槽的所得結(jié)構(gòu)上的第二層間絕緣層交替形成第三導(dǎo)電層；刻蝕第三導(dǎo)電層和第二層間絕緣層以形成耦合到第一溝槽的第二溝槽；以及在第一溝槽和第二溝槽中形成第一通道層。


圖IA至IC是示例了用于生產(chǎn)傳統(tǒng)3D非易失性存儲器裝置的方法的橫截面視圖；圖2是傳統(tǒng)3D非易失性存儲器裝置的橫截面視圖；圖3A至3F是示例了根據(jù)本公開第一實施例的用于生產(chǎn)3D非易失性存儲器裝置的方法的橫截面視圖；圖4A至4C是示例了根據(jù)本公開第二實施例的用于生產(chǎn)3D非易失性存儲器裝置的方法的橫截面視圖；圖5示出了根據(jù)本公開實施例的存儲器系統(tǒng)的構(gòu)造；以及圖6示出了根據(jù)本公開實施例的計算系統(tǒng)的構(gòu)造。
具體實施方式
在下文中，將參照附圖詳細描述本公開的一些示范性實施例。提供附圖以允許本領(lǐng)域普通技術(shù)人員理解本公開實施例的范圍。圖3A至3F是示例了根據(jù)本公開第一實施例的用于生產(chǎn)3D非易失性存儲器裝置的方法的橫截面視圖。如圖3A中所示，在襯底30上形成第一層間絕緣層31之后，在第一層間絕緣層31上按順序形成第一導(dǎo)電層32、第二層間絕緣層33、以及第二導(dǎo)電層34。使用第一導(dǎo)電層32形成第一管道柵極，使用第二導(dǎo)電層34形成第二管道柵極?？梢孕纬傻谝还艿罇艠O和第二管道柵極以包括不同類型的雜質(zhì)。例如，第一導(dǎo)電層32可以由利用高濃度的P型雜質(zhì)摻雜的多晶硅層形成，第二導(dǎo)電層34可以由利用高濃度的N型雜質(zhì)摻雜的多晶硅層形成。如圖3B中所示，在刻蝕第二導(dǎo)電層34和第二層間絕緣層33之后，通過把第一導(dǎo)電層32刻蝕為特定期望厚度形成第一溝槽。形成第一溝槽以確保將會形成管道通道的區(qū)域。通過第一溝槽暴露第一導(dǎo)電層32。在下文中，把刻蝕的第一導(dǎo)電層稱作第一管道柵極32A，把刻蝕的第二導(dǎo)電層稱作第二管道柵極34A。在此圖中，通過附圖標(biāo)記‘33A’標(biāo)注刻蝕的第二層間絕緣層。在形成第一溝槽的所得結(jié)構(gòu)上形成第一犧牲層35。通過執(zhí)行拋光工藝在第一溝槽中掩埋第一犧牲層35。第一犧牲層35可以由氧化物層形成?？梢栽谘诼竦谝粻奚鼘?5的所得結(jié)構(gòu)上形成用于保護的導(dǎo)電層36。用于保護的導(dǎo)電層36用來增強管道柵極的電場和可以由多晶硅層形成。如果如上所述形成用于保護的導(dǎo)電層36，則可以增強管道柵極與最低字線之間的電場。如圖3C中所示，在形成用于保護的導(dǎo)電層36的所得結(jié)構(gòu)上交替形成第一材料層(例如，第三導(dǎo)電層38)和第二材料層(例如，第三層間絕緣層37)。第一材料層和第二材料層由刻蝕選擇性高的材料制成。在本實施例中，描述第一材料層是第三導(dǎo)電層38和第二材料層是第三層間絕緣層37的實例。第三導(dǎo)電層38用來形成字線和可以由多晶硅層形成。此外，第三層間絕緣層37用來把襯底上層疊的存儲器單元彼此隔開和可以由氧化物層形成。接下來，在形成第三導(dǎo)電層38和第三層間絕緣層37的所得結(jié)構(gòu)上形成第四導(dǎo)電層39和第四層間絕緣層40。第四導(dǎo)電層39用來形成選擇線和可以由多晶硅層形成。通過刻蝕第四層間絕緣層40、第四導(dǎo)電層39、第三導(dǎo)電層38、以及第三層間絕緣層37形成耦合到第一溝槽的第二溝槽。形成第二溝槽以確保存儲器單元的通道區(qū)域和選擇晶體管的通道區(qū)域?？梢悦總€第一溝槽中形成至少一對第二溝槽。 接下來，去除通過第二溝槽暴露的第一犧牲層35。接下來，在第二溝槽和第一溝槽的內(nèi)表面上形成在下文中通過附圖標(biāo)記41統(tǒng)一標(biāo)注的電荷阻擋層、電荷俘獲層、以及隧道絕緣層。在電荷阻擋層、電荷俘獲層、以及隧道絕緣層41上形成第一通道層42。第一通道層42可以由多晶硅層形成。如圖3D中所示，通過刻蝕第一通道層42和第二溝槽下暴露的電荷阻擋層、電荷俘獲層、以及隧道絕緣層41暴露第一溝槽底部的一部分。然后把暴露的第一管道柵極32A刻蝕到特定厚度。因而，在第一溝槽的底部形成突出到第一管道柵極32A中的突出物。在圖中，通過附圖標(biāo)記‘42A’標(biāo)注刻蝕的第一通道層，通過附圖標(biāo)記‘41A’統(tǒng)一標(biāo)注刻蝕的電荷阻擋層、刻蝕的電荷俘獲層、以及刻蝕的隧道絕緣層41，通過附圖標(biāo)記‘32B’標(biāo)注刻蝕的第一管道柵極。
此處，根據(jù)實例，使用各向異性刻蝕工藝執(zhí)行刻蝕工藝。此外，第一通道層42A可以在執(zhí)行刻蝕工藝時作為一種保護層。第一通道層42A用來保護電荷阻擋層、電荷俘獲層、以及隧道絕緣層41A免受損壞。如圖3E中所示，在底部形成突出物的第一溝槽以及第二溝槽中形成第二通道層43。在電荷阻擋層、電荷俘獲層、以及隧道絕緣層41A上形成第二通道層43。還在突出物中形成第二通道層43，第二通道層43與第一管道柵極32B直接耦合。在執(zhí)行各向異性刻蝕工藝時可能損壞第一通道層42A?？梢酝ㄟ^如上所述形成第二通道層43形成質(zhì)量良好的通道層。因而，形成包括第一通道層42和第二通道層43的U形通道。此處，第一溝槽內(nèi)形成的第二通道層43和第一通道層42A形成管道通道，第二溝槽內(nèi)形成的第二通道層43和第一通道層42A形成存儲器單元的通道和選擇晶體管的通道。按照另一實施例，可以在形成第二通道層43之前去除第一通道層42A。如果去除第一通道層42A，則可以防止對第一通道層42A的損壞或電荷阻擋層、電荷俘獲層、以及隧道絕緣層41A界面的污染。例如，可以使用清潔工藝去除或可以使用干法刻蝕工藝去除第一通道層42A以使對隧道絕緣層的損壞最小化。在形成第二通道層43和然后通過拋光工藝將第二通道層43掩埋在第一溝槽和第二溝槽對中的的所得結(jié)構(gòu)上形成第一絕緣層44。第一絕緣層44可以由聚硅氮烷(PSZ)層形成。通過使第一絕緣層44凹陷至特定深度確保將會形成導(dǎo)電插塞45的區(qū)域。根據(jù)實例，使用濕清潔工藝執(zhí)行凹陷工藝。此外，由于根據(jù)凹陷的深度確定選擇線和結(jié)的重疊，所以通過把第四導(dǎo)電層39和第四層間絕緣層40的厚度考慮在內(nèi)執(zhí)行凹陷工藝。接下來，在各凹陷區(qū)域中形成導(dǎo)電插塞45。根據(jù)實例，導(dǎo)電插塞45可以由利用高濃度的N型雜質(zhì)摻雜的多晶硅層形成。接下來，通過刻蝕第四層間絕緣層40、第四導(dǎo)電層39、第三導(dǎo)電層38、以及第三層間絕緣層37在彼此相鄰的第二通道溝槽之間形成縫隙(例如，要形成第二絕緣層46的空間)。相應(yīng)地，通過縫隙把相鄰存儲器單元或相鄰存儲器塊彼此隔開，形成至少一層上形成的選擇線39A和層疊成多層的字線38A。在此圖中，通過附圖標(biāo)記‘40A’標(biāo)注刻蝕的第四層間絕緣層，通過附圖標(biāo)記‘39A’標(biāo)注刻蝕的第四導(dǎo)電層，通過附圖標(biāo)記‘38A’標(biāo)注刻蝕的第三導(dǎo)電層，通過附圖標(biāo)記‘37A’標(biāo)注刻蝕的第三層間絕緣層。接下來，把通過縫隙的內(nèi)表面暴露的字線38A和選擇線39A硅化至特定厚度。例如，在多個縫隙中形成金屬層之后，可以通過退火工藝把選擇線39A和字線38A硅化至特定厚度。在此圖中，通過附圖標(biāo)記‘39A-1’標(biāo)注選擇線39A的硅化區(qū)域，通過附圖標(biāo)記‘38A-1’標(biāo)注字線38A的硅化區(qū)域。去除縫隙內(nèi)剩余的金屬層，然后在縫隙中掩埋第二絕緣層46。
如圖3F中所示，位線接觸插塞BLC和位線BL耦合到一個串中包括的兩個選擇線39A中的一個，源極線SL耦合到兩個選擇線39A中的另一個。雖然在圖3F中示出了僅一個串，但相鄰串共用源極線SL。接下來，逐級圖案化第四層間絕緣層40A、第四導(dǎo)電層39A、多個第三導(dǎo)電層38A、多個第三層間絕緣層37A、第二管道柵極34A、以及第二層間絕緣層33A(圖3E)以使得暴露第一管道柵極32A、第二管道柵極34A、字線38A、以及選擇線39A的表面。在圖案化工藝中，也可以刻蝕第一管道柵極32B。此外，如果在第二管道柵極34A上形成用于保護的導(dǎo)電層36，則可以逐級圖案化用于保護的導(dǎo)電層36和第二管道柵極34A以使得用于保護的導(dǎo)電層36的表面因為用于保護的導(dǎo)電層36和第二管道柵極34A電耦合而被暴露。在此圖中，通過附圖標(biāo)記‘40B’標(biāo)注刻蝕的第四層間絕緣層，通過附圖標(biāo)記‘39B’標(biāo)注刻蝕的選擇線，通過附圖標(biāo)記‘38B’標(biāo)注刻蝕的字線，通過附圖標(biāo)記‘37B’標(biāo)注刻蝕的第三層間絕緣層，通過附圖標(biāo)記‘36A’標(biāo)注刻蝕的用于保護的導(dǎo)電層，通過附圖標(biāo)記‘34B’標(biāo)注刻蝕的第二管道柵極，通過附圖標(biāo)記‘33B’標(biāo)注刻蝕的第二層間絕緣層。在逐級圖案化了的所得結(jié)構(gòu)的整個表面上形成第三絕緣層(未示出)。通過刻蝕第三絕緣層形成分別耦合到選擇線39B、字線37B、第二管道柵極34B、以及第一管道柵極32B的接觸孔。接下來，在形成接觸孔的所得結(jié)構(gòu)上形成第五導(dǎo)電層。通過執(zhí)行拋光工藝形成分別耦合到選擇線39B、字線38B、第二管道柵極34B、以及第一管道柵極32B的用于金屬線ML的多個接觸插塞MOC。接下來,形成稱合到各接觸插塞MOC的金屬線ML。接觸插塞MOC通過金屬線ML率禹合到各驅(qū)動電路。如上所述，按照本公開的示范性實施例，形成包括第一管道柵極32B和第二管道柵極33B的管道柵極。通過接觸插塞MOC向第一管道柵極32B和第二管道柵極33B直接提供偏壓。例如，在擦除操作中，向第一管道柵極32B和第二管道柵極34B提供擦除電壓。在讀取操作中，向第一管道柵極32B提供讀取電壓，把第二管道柵極34B接地。此外，在編程操作中，向第一管道柵極32B提供通過電壓，把第二管道柵極34B接地。相應(yīng)地，可以通過增強模式驅(qū)動3D非易失性存儲器裝置，因而可以改進擦除操作、讀取操作、以及編程操作的效率。此外，根據(jù)本公開示范性實施例的3D非易失性存儲器裝置具有針對耗盡模式中的擦除操作、相鄰字線或相鄰串之間擦除速度的變化、選擇晶體管的擺動特性的改進性能。同時，按照本實施例，可以略去如下工藝在刻蝕第一通道層42和第二溝槽對下暴露的電荷阻擋層、電荷俘獲層、以及隧道絕緣層41之后，把暴露的第一管道柵極32A(圖3C和3D)刻蝕為特定厚度。在此情形中，未形成突出到第一管道柵極32A中的突出物，電荷阻擋層、電荷俘獲層和隧道絕緣層41圍繞第一通道層42的整個表面。特別地，可以形成利用高濃度的P型雜質(zhì)摻雜的第一管道柵極和利用高濃度的N型雜質(zhì)摻雜的第二管道柵極，管道柵極的一部分可以直接耦合到第一管道柵極。按照此結(jié)構(gòu)，第一管道柵極可以如同浮柵型非易失性存儲器裝置的P阱一樣作為空穴的來源。此外，由于可以向第一管道柵極32A和第二管道柵極34A中的每個提供偏壓，所以可以有效地執(zhí)行擦除操作、讀取操作、以及編程操作。特別地，可以通過控制去往第一管道柵極32A和第二管道柵極34A的同樣偏壓或不同偏壓來減小由于最低字線所致的干擾。圖4A至4C是示例了根據(jù)本公開第二實施例的用于生產(chǎn)3D非易失性存儲器裝置的方法的橫截面視圖。此處，略去與第一實施例的重復(fù)的第二實施例內(nèi)容的描述。如圖4A中所示，在襯底50上形成第一層間絕緣層51、第一導(dǎo)電層52、第二層間絕緣層53、以及第二導(dǎo)電層54。通過刻蝕第二導(dǎo)電層54、第二層間絕緣層53、以及第一導(dǎo)電層52形成第一溝槽。在下文中，把刻蝕的第一導(dǎo)電層稱作第一管道柵極52，把刻蝕的第二導(dǎo)電層稱作第二管道柵極54。在第一溝槽中掩埋第一犧牲層(未示出)，然后形成用于保護的導(dǎo)電層55。在用于保護的導(dǎo)電層55上交替形成第一材料層和第二材料層。在本實施例中，描述第一材料層是犧牲層57和第二材料層是第三層間絕緣層56的實例。形成第二犧牲層57以確保將會在后續(xù)工藝中形成的選擇線的區(qū)域和字線的區(qū)域。根據(jù)實例，第二犧牲層57對第三層間絕緣層56的刻蝕選擇性高。例如，如果第三層間絕緣層56由氧化物層形成，則第二犧牲層57可以由氮化物層形成。此外，用于確保選擇線區(qū)域的第二犧牲層57中的每個可以比用于確保字線區(qū)域的其它第二犧牲層57中的每個厚。通過刻蝕第三層間絕緣層56和第二犧牲層57形成耦合到第一溝槽的第二溝槽。通過第二溝槽暴露第一溝槽的第一犧牲層并去除第一溝槽的第一犧牲層。接下來，在第二溝槽和第一溝槽的內(nèi)表面上形成在下文中通過60統(tǒng)一標(biāo)注的電荷阻擋層、電荷俘獲層、以及隧道絕緣層。在電荷阻擋層、電荷俘獲層、以及隧道絕緣層60上形成第一通道層61。通過刻蝕第一通道層61和第二溝槽下暴露的電荷阻擋層、電荷俘獲層、以及隧道絕緣層60暴露第一溝槽底部的一部分。把暴露的第一管道柵極52刻蝕到特定厚度。接下來，在底部形成突出物的第一溝槽中、以及在第二溝槽中形成第二通道層62。在一些實施例中，可以在形成第二通道層62之前去除第一通道層61。接下來，在第一溝槽和第二溝槽中掩埋第一絕緣層63。通過使絕緣層63凹陷至特定深度確保將會形成導(dǎo)電插塞64的區(qū)域。在凹陷區(qū)域中形成導(dǎo)電插塞64。如圖4B中所示，通過經(jīng)過中間豎直刻蝕第三層間絕緣層56和第二犧牲層57而在彼此相鄰的第二通道溝槽之間形成縫隙。通過去除由縫隙暴露的第二犧牲層57形成將會形成選擇線的區(qū)域和將會形成字線的區(qū)域。在此圖中，通過附圖標(biāo)記‘56A’標(biāo)注刻蝕的第三層間絕緣層。在一些實施例中，可以在去除第二犧牲層57之后去除暴露的電荷阻擋層，可以在、選擇線區(qū)域和字線區(qū)域中形成額外電荷阻擋層。電荷阻擋層可以由高k(高絕緣常數(shù))材料層(如，氧化鋁層)形成，或者可以由氧化硅層(SiO2)和氧化鋁層(Al2O3)形成。如圖4C中所示，通過在選擇線區(qū)域和字線區(qū)域中掩埋第三導(dǎo)電層形成選擇線65和字線66。選擇線65和字線66的第三導(dǎo)電層可以由鎢(W)制成的金屬層或多晶硅層形成。例如，如果第三導(dǎo)電層由多晶硅制成，則可以執(zhí)行硅化工藝以把選擇線和字線硅化至特定厚度。接下來，在縫隙內(nèi)形成第二絕緣層67。雖然圖中未示出，但如上所述執(zhí)行位線形成工藝、源極線形成工藝、逐級圖案化工藝、形成用于金屬線的接觸插塞的工藝等。在一些實施例中，第一金屬層可以由導(dǎo)電層(如，摻雜多晶娃層或摻雜非晶娃層) 形成，第二金屬層可以由犧牲層(如，未摻雜多晶硅層或未摻雜非晶硅層)形成。在此情形中，在形成縫隙之后，去除縫隙內(nèi)暴露的第二材料層。接下來，在去除了第二材料層的區(qū)域和縫隙中掩埋絕緣層。圖5示出了根據(jù)本公開實施例的存儲器系統(tǒng)的構(gòu)造。如圖5中所示，根據(jù)本公開實施例的存儲器系統(tǒng)100包括非易失性存儲器裝置120和存儲器控制器110。非易失性存儲器裝置120被配置成具有包括上述管道通道層和管道柵極的單元陣列。在一些實施例中，非易失性存儲器裝置120可以是包括多個快閃存儲器芯片的多芯片封裝。存儲器控制器110控制非易失性存儲器裝置120和可以包括SRAM 111、中央處理單元(CPU) 112、主機接口 (I/F)113、ECC 114、以及存儲器 I/F 115。使用 SRAM 111 作為 CPU112的操作存儲器。CPU 112執(zhí)行存儲器控制器110數(shù)據(jù)交換的總體控制操作。為主機I/F 113裝備與存儲器系統(tǒng)100耦合的主機的數(shù)據(jù)交換協(xié)議。此外，ECC 114檢測和修正從非易失性存儲器裝置120讀取出的數(shù)據(jù)中包括的錯誤。存儲器I/F 115執(zhí)行與非易失性存儲器裝置120的接口。存儲器控制器110可以進一步包括用于存儲用于與主機接口的代碼數(shù)據(jù)的RCM。如上所述構(gòu)造的存儲器系統(tǒng)100可以是把非易失性存儲器裝置120和控制器110組合的固態(tài)盤(SSD)或記憶卡。例如，如果存儲器系統(tǒng)100是SSD，則存儲器控制器110可以通過各種接口協(xié)議(如，USB、MMC、PCI-E、SATA、PATA、SCSI、ESDI、以及IDE)中的一個接口協(xié)議與外部(例如，主機)通信。圖6示出了根據(jù)本公開實施例的計算系統(tǒng)的構(gòu)造。如圖6中所示，根據(jù)本公開實施例的計算系統(tǒng)200可以包括電耦合到系統(tǒng)總線260的存儲器系統(tǒng)210、調(diào)制解調(diào)器250、用戶接口 240、RAM 230、以及CPU 220。如果計算系統(tǒng)200是移動裝置，則計算系統(tǒng)200可以進一步包括用于向計算系統(tǒng)200提供操作電壓的電池。計算系統(tǒng)200可以進一步包括應(yīng)用芯片組、攝像器圖像處理器(CIS)、移動DRAM等。存儲器系統(tǒng)210可以包括非易失性存儲器裝置212和存儲器控制器211，如，以上參照圖5描述的。根據(jù)本公開示范性實施例的3D非易失性存儲器裝置包括包括第一管道柵極和第二管道柵極的管道柵極。相應(yīng)地，可以通過增強模式驅(qū)動3D非易失性存儲器裝置。
權(quán)利要求
1.一種三維3D非易失性存儲器裝置，包括 管道柵極，包括第一管道柵極、第一管道柵極上形成的第二管道柵極、以及夾在第一管道柵極與第二管道柵極之間的第一層間絕緣層； 與管道柵極上的第二層間絕緣層交替層疊的字線； 在管道柵極內(nèi)掩埋的管道通道；以及 耦合到管道通道且被布置成穿過字線和第二層間絕緣層的存儲器單元通道。
2.如權(quán)利要求I所述的3D非易失性存儲器裝置，其中，管道通道的一部分延伸到第一管道柵極中以與第一管道柵極直接耦合。
3.如權(quán)利要求2所述的3D非易失性存儲器裝置，進一步包括隧道絕緣層、電荷俘獲層、以及電荷阻擋層，除了突出到第一管道柵極中的區(qū)域以外所述隧道絕緣層、電荷俘獲層、以及電荷阻擋層圍繞存儲器單元通道和管道通道。
4.如權(quán)利要求3所述的3D非易失性存儲器裝置，其中，管道通道和存儲器單元通道包括 隧道絕緣層、電荷俘獲層、以及電荷阻擋層上形成的第一通道；以及第一通道上形成的第二通道，其中，第二通道的一部分延伸到第一管道柵極中且與第一管道柵極直接耦合。
5.如權(quán)利要求I所述的3D非易失性存儲器裝置，其中 第一管道柵極包括P型雜質(zhì)， 第二管道柵極包括N型雜質(zhì)，以及 第一管道柵極在擦除操作中起到空穴的來源的作用。
6.如權(quán)利要求I所述的3D非易失性存儲器裝置，其中，管道通道和存儲器單元通道為具有敞開中央?yún)^(qū)域的管道形式且包括 在敞開中央?yún)^(qū)域中掩埋的絕緣層，以及 在敞開中央?yún)^(qū)域的絕緣層的上部中掩埋的導(dǎo)電插塞。
7.如權(quán)利要求2所述的3D非易失性存儲器裝置，在擦除操作中向第一管道柵極和第二管道柵極提供擦除電壓。
8.如權(quán)利要求2所述的3D非易失性存儲器裝置，在讀取操作中向第一管道柵極提供讀取電壓和將第二管道柵極接地。
9.如權(quán)利要求2所述的3D非易失性存儲器裝置，在編程操作中向第一管道柵極提供通過電壓和將第二管道柵極接地。
10.一種生產(chǎn)三維3D非易失性存儲器裝置的方法，所述方法包括 按順序形成第一導(dǎo)電層、第一層間絕緣層、以及第二導(dǎo)電層； 通過刻蝕第二導(dǎo)電層、第一層間絕緣層和第一導(dǎo)電層形成第一溝槽； 與形成了第一溝槽的所得結(jié)構(gòu)上的第二層間絕緣層交替形成第三導(dǎo)電層； 刻蝕第三導(dǎo)電層和第二層間絕緣層以形成耦合到第一溝槽的第二溝槽；以及 在第一溝槽和第二溝槽中形成第一通道層。
11.如權(quán)利要求10所述的方法，進一步包括 通過刻蝕通過第一材料層和第二材料層來形成縫隙； 去除通過縫隙暴露的第一材料層；以及在去除了第一材料層的區(qū)域內(nèi)形成第三導(dǎo)電層。
12.如權(quán)利要求10所述的方法，其中 第一導(dǎo)電層包括P型雜質(zhì)，以及 第二導(dǎo)電層包括N型雜質(zhì)。
13.如權(quán)利要求10所述的方法，進一步包括 通過在形成第一通道層之后執(zhí)行各向異性刻蝕工藝來刻蝕在第二溝槽下的第一通道層；以及 在通過第一通道層的刻蝕暴露底部之后刻蝕在第一溝槽底部的第一導(dǎo)電層。
14.如權(quán)利要求13所述的方法，進一步包括在刻蝕第一導(dǎo)電層之后，在第一溝槽和第二溝槽的內(nèi)表面上形成第二通道層。
15.如權(quán)利要求14所述的方法，進一步包括在形成第二通道層之前去除第一通道層。
16.如權(quán)利要求10所述的方法，進一步包括 在形成第一溝槽之后在第一溝槽中掩埋犧牲層；以及 在犧牲層上形成用于保護的導(dǎo)電層。
17.如權(quán)利要求16所述的方法，進一步包括在形成第二溝槽之后去除通過第二溝槽暴露的犧牲層。
18.如權(quán)利要求10所述的方法，其中，形成第一通道層包括 在第一溝槽和第二溝槽中形成第一通道層； 在形成第一通道層之后在第一溝槽和第二溝槽中掩埋絕緣層； 刻蝕絕緣層；以及 在刻蝕了絕緣層的區(qū)域內(nèi)掩埋導(dǎo)電插塞。
19.如權(quán)利要求18所述的方法，其中，導(dǎo)電插塞包括N型雜質(zhì)。
20.如權(quán)利要求10所述的方法，進一步包括 圖案化第一材料層、第二材料層、第二導(dǎo)電層、第一層間絕緣層、以及第一導(dǎo)電層以形成逐級結(jié)構(gòu)；以及 分別形成耦合到第一材料層、第二導(dǎo)電層、以及第一導(dǎo)電層的金屬線。
全文摘要
提供了一種三維3D非易失性存儲器裝置和其生產(chǎn)方法。所述3D非易失性存儲器裝置，包括管道柵極，包括第一管道柵極、第一管道柵極上形成的第二管道柵極、以及夾在第一管道柵極與第二管道柵極之間的第一層間絕緣層；與管道柵極上的第二層間絕緣層交替層疊的字線；在管道柵極內(nèi)掩埋的管道通道；以及耦合到管道通道且被布置成穿過字線和第二層間絕緣層的存儲器單元通道。
文檔編號H01L21/8247GK102760738SQ20121012544
公開日2012年10月31日 申請日期2012年4月26日 優(yōu)先權(quán)日2011年4月26日
發(fā)明者吳尚炫, 樸丙洙, 樸仙美, 李仁寭 申請人:愛思開海力士有限公司