專利名稱：非易失性存儲器件及其制造方法
非易失性存儲器件及其制造方法
相關(guān)申請的交叉引用
本申請要求2011年8月25日提交的申請?zhí)枮?0-2011-0085129的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。技術(shù)領(lǐng)域
本發(fā)明的示例性實施例涉及一種非易失性存儲器件及其制造方法，更具體而言，涉及一種包括形成在單元區(qū)和外圍區(qū)中的晶體管的非易失性存儲器件及其制造方法。
背景技術(shù)：
非易失性存儲器件是即使電源切斷仍能保留其中儲存的數(shù)據(jù)的存儲器件。非易失性存儲器的一個實例是具有被分組成串的多個存儲器單元的NAND型快閃存儲器件，其中存儲器單元的串被共同地控制，實現(xiàn)了存儲器件的高集成。
NAND型快閃存儲器件包括設置在單元區(qū)中的多個串，且每個串包括彼此串聯(lián)耦接的漏極選擇晶體管、多個存儲器單元、以及源極選擇晶體管。這里，末端彼此連接的串相互具有對稱結(jié)構(gòu)。此外，NAND型快閃存儲器件包括設置在外圍電路區(qū)中的各種單位器件，如外圍電路晶體管。
另外，當制造NAND型快閃存儲器件時，一般將設置在單元區(qū)中的漏極選擇線、源 極選擇線和字線、以及設置在外圍電路區(qū)中的柵同時圖案化。隨后，順序地執(zhí)行如下工藝形成足夠厚的氧化物層以填充字線之間的空間的工藝，在外圍電路柵的側(cè)壁上形成間隔件以實現(xiàn)外圍電路晶體管中的輕摻雜漏極(LDD)結(jié)構(gòu)的工藝，以及形成緩沖氧化物層和氮化物層的工藝。
這里，在外圍電路柵的側(cè)壁上形成間隔件的工藝，是通過形成覆蓋單元區(qū)和外圍電路區(qū)的間隔件形成隔離層、然后對所述間隔件形成隔離層執(zhí)行毯式刻蝕工藝(blanketetch process)而執(zhí)行的。因而，與外圍電路柵的側(cè)壁上的間隔件一起在源極選擇線的一個側(cè)壁上和漏極選擇線的一個側(cè)壁上不期望地形成了類似于間隔件的側(cè)壁結(jié)構(gòu)。側(cè)壁結(jié)構(gòu)的形成大大減小了相鄰的漏極選擇線之間的要形成漏極接觸的空間、以及相鄰的源極選擇線之間的要形成源極接觸的空間，并且空間的減小在后續(xù)形成緩沖氧化物層和氮化物層的工藝中變得更為顯著。
總而言之，現(xiàn)有的制造非易失性存儲器件的方法增加了形成漏極接觸的工藝和形成源極接觸的工藝的程序性困難，因此，也增加了故障可能性，諸如接觸不開放(contact-not-open)的故障。此外，由于漏極接觸和源極接觸的寬度減小，接觸電阻可能增加。發(fā)明內(nèi)容
本發(fā)明的一個示例性實施例針對一種非易失性存儲器件及其制造方法，所述非易失性存儲器件通過充分地保證要形成在單元區(qū)中的漏極接觸和/或源極接觸的空間而可以具有減小的接觸電阻、降低的程序性困難，并減少故障的發(fā)生。
根據(jù)本發(fā)明的一個示例性實施例，一種用于制造非易失性存儲器件的方法包括以下步驟在具有單元區(qū)和外圍電路區(qū)的襯底之上形成柵層；在單元區(qū)中形成與用于選擇線的區(qū)域和相鄰的選擇線之間的區(qū)域相對應的柵圖案，其中，在形成所述柵圖案期間，通過選擇性地刻蝕所述柵層來形成單元區(qū)中的字線和外圍電路區(qū)中的外圍電路柵；在外圍電路柵的側(cè)壁上形成間隔件；以及通過選擇性地刻蝕柵圖案中的與所述相鄰的選擇線之間的區(qū)域相對應的部分來形成選擇線。
在本發(fā)明的另一個示例性實施例中，一種非易失性存儲器件包括包括單元區(qū)和外圍電路區(qū)的襯底；字線和選擇線，所述字線和所述選擇線形成在襯底的單元區(qū)中；第一側(cè)壁結(jié)構(gòu)，所述第一側(cè)壁結(jié)構(gòu)設置在一對相鄰的選擇線的兩個側(cè)壁上；外圍電路柵，所述外圍電路柵形成在襯底的外圍電路區(qū)中；以及第二側(cè)壁結(jié)構(gòu)，所述第二側(cè)壁結(jié)構(gòu)設置在外圍電路柵的側(cè)壁上，其中，所述第一側(cè)壁結(jié)構(gòu)比所述第二側(cè)壁結(jié)構(gòu)更薄。


圖I是說明根據(jù)本發(fā)明的一個示例性實施例的非易失性存儲器件的平面圖。
圖2A至圖2H是說明根據(jù)本發(fā)明的一個示例性實施例的用于制造非易失性存儲器 件的方法的截面圖。
具體實施方式
下面將參照附圖更詳細地描述本發(fā)明的示例性實施例。但是，本發(fā)明可以以不同的方式實施，并不應解釋為限定于本文所列的實施例。另外，提供這些實施例是為了使本說明書是充分且完整的，并向本領(lǐng)域技術(shù)人員充分傳達本發(fā)明的范圍。在本說明書中，相同的附圖標記表示相同的部分。
附圖并非按比例繪制，并且在某些情況下，為了清楚地示出實施例的特征，可能對比例做夸大處理。當提及第一層在第二層“上”或在襯底“上”時，其不僅表示第一層直接形成在第二層或襯底上的情況，還表示在第一層與第二層或襯底之間存在第三層的情況。
圖I是說明根據(jù)本發(fā)明的一個示例性實施例的非易失性存儲器件的平面圖。該圖示出了單元區(qū)。
參見圖1，形成在半導體襯底之上的有源區(qū)ACT具有沿著一個方向延伸的形狀，且多個有源區(qū)ACT相互平行排列。在下文，為了說明的目的，有源區(qū)ACT延伸的方向被稱為第一方向，而與第一方向相交叉的方向被稱為第二方向。
沿著與有源區(qū)ACT相交叉的第二方向延伸的漏極選擇線DSL、字線WL、和源極選擇線SSL在半導體襯底之上相互平行排列。具體地，在一個漏極選擇線DSL與一個源極選擇線SSL之間設置有多個字線WL。結(jié)區(qū)形成在漏極選擇線DSL、字線WL和源極選擇線SSL之間的有源區(qū)ACT中。與一個有源區(qū)ACT重疊的漏極選擇線DSL以及位于漏極選擇線DSL兩側(cè)的結(jié)區(qū)構(gòu)成漏極選擇晶體管DST ;與一個有源區(qū)ACT重疊的源極選擇線SSL以及位于源極選擇線SSL兩側(cè)的結(jié)區(qū)構(gòu)成源極選擇晶體管SST。與一個有源區(qū)ACT重疊的每個字線WL以及位于字線WL兩側(cè)的結(jié)區(qū)構(gòu)成存儲器單元MC。
漏極選擇晶體管DST、多個存儲器單元MC、和源極選擇晶體管SST彼此串聯(lián)耦接成單位串。如圖中所述，存在多個串，且所述串沿著第一方向和第二方向排列。這里，稱任一串為第一串，并且在第一方向上與所述第一串相鄰的另一串被稱為第二串，第二串具有與第一串的結(jié)構(gòu)對稱的結(jié)構(gòu)。例如，當假定第一串具有源極選擇線SSL被設置在最下部而漏極選擇線DSL被設置在最上部的結(jié)構(gòu)時，設置在第一串之上的串的漏極選擇線DSL被設置在最下部，而設置在第一串之下的串的源極選擇線SSL被設置在最上部。結(jié)果，第一串的漏極選擇線DSL與第一串之上的串的漏極選擇線DSL彼此相鄰，第一串的源極選擇線SSL與第一串之下的串的源極選擇線SSL彼此相鄰。
漏極接觸DC形成在相鄰的漏極選擇線DSL之間的有源區(qū)ACT之上，漏極接觸DC將漏極選擇晶體管DST的漏極區(qū)與諸如位線的線(圖中未示出)耦接。此外，線型的源極接觸SC形成在相鄰的源極選擇線SSL之間的半導體襯底上，源極接觸SC將源極選擇晶體管SST的源極區(qū)與諸如源極線的線(圖中未示出)耦接。這里，漏極接觸DC和源極接觸SC的形狀不限于圖中所示的形狀，可以對它們進行不同地修改。由于漏極接觸DC和源極接觸SC分別形成在相鄰的漏極選擇線DSL之間和相鄰的源極選擇線SSL之間，故要充分地保證相鄰的漏極選擇線DSL之間的空間和相鄰的源極選擇線SSL之間的空間。下面參照圖2A 到2H來詳細描述用于制造能確保相鄰的漏極選擇線DSL之間的空間和相鄰的源極選擇線SSL之間的空間的非易失性存儲器件的方法。
圖2A到2H是說明根據(jù)本發(fā)明的一個示例性實施例的用于制造非易失性存儲器件的方法的截面圖。截面圖同時示出了非易失性存儲器件的單元區(qū)和外圍電路區(qū)。具體地，單元區(qū)是通過沿著線1-1’截開非易失性存儲器件而獲得的截面圖。
參見圖2A，提供具有單元區(qū)C和外圍電路區(qū)P的襯底100。這里，襯底100可以包括經(jīng)由淺溝槽隔離(STI)工藝形成的隔離層以及由隔離層限定的有源區(qū)。
隨后，在襯底100之上形成柵層110，所述柵層110用于形成單元區(qū)C中的漏極選擇線DSL、字線WL和源極選擇線SSL，并用于形成外圍電路區(qū)P中的外圍電路晶體管的柵，所述外圍電路晶體管的柵在下文被稱為外圍電路柵。
柵層110可以包括順序?qū)盈B的隧道絕緣層111、浮柵層112、電荷阻擋層113以及控制柵層114。如果有的話，可以在要形成漏極選擇線DSL和源極選擇線SSL的區(qū)域以及要形成外圍電路柵的區(qū)域中去除電荷阻擋層113的全部或部分，因此，浮柵層112和控制柵層114可以在相應的區(qū)域中彼此電導通。
隧道絕緣層111可以是氧化物層，而浮柵層112可以是多晶硅層。電荷阻擋層113可以是氧化物-氮化物-氧化物(ONO)層，而控制柵層114可以是金屬層、金屬硅化物層，或者是包括例如多晶硅層和金屬硅化物層的雙層。
隨后，在柵層110之上形成第一掩模圖案120A、120B、120C和120D，所述第一掩模圖案120A、120B、120C和120D覆蓋要形成字線WL的區(qū)域(見“ 120A”)、要形成相鄰的源極選擇線SSL的區(qū)域和所述相鄰的源極選擇線SSL之間的區(qū)域(見“120B”)、要形成相鄰的漏極選擇線DSL的區(qū)域和所述相鄰的漏極選擇線DSL之間的區(qū)域(見“120C”)、以及要形成外圍電路柵的區(qū)域(見“120D”)。第一掩模圖案120A、120B、120C和120D可以是光致抗蝕劑圖案，或者可以是硬掩模圖案、諸如利用光致抗蝕劑圖案圖案化的氮化物層。
參見圖2B，通過利用第一掩模圖案120A、120B、120C和120D作為刻蝕阻擋來刻蝕柵層110，在外圍電路區(qū)P中形成外圍電路柵PG，而在單元區(qū)C中形成字線WL。這里，每個字線WL包括利用掩模圖案120A刻蝕的隧道絕緣層111、浮柵層112、電荷阻擋層113和控制柵層114的層疊結(jié)構(gòu)。另外，外圍電路柵PG包括利用掩模圖案120D刻蝕的隧道絕緣層111、浮柵層112、電荷阻擋層113和控制柵層114的層疊結(jié)構(gòu)，其中在浮柵層112和控制柵層114之間的區(qū)域中電荷阻擋層113的一部分被去除。不管附圖中說明的特征如何，外圍電路柵PG可以省略電荷阻擋層113，在這種情況下，浮柵層112和控制柵層114可以在整個表面相互接觸。
在本文中，當形成字線WL和外圍電路柵PG時，利用單元區(qū)C的掩模圖案120B作為刻蝕阻擋并且刻蝕柵層Iio來形成第一柵圖案G1，所述第一柵圖案Gl與要形成相鄰的源極選擇線SSL的區(qū)域和所述相鄰的源極選擇線SSL之間的區(qū)域相對應；以及利用單元區(qū)C的掩模圖案120C作為刻蝕阻擋并且刻蝕柵層110來形成第二柵圖案G2，所述第二柵圖案G2與要形成相鄰的漏極選擇線DSL的區(qū)域和所述相鄰的漏極選擇線DSL之間的區(qū)域相對應。第一柵圖案Gl是利用掩模圖案120B刻蝕的隧道絕緣層111、浮柵層112、電荷阻擋層113和控制柵層114的層疊結(jié)構(gòu)。特別地，在要形成源極選擇線SSL的區(qū)域去除電荷阻擋層113的全部或部分。第二柵圖案G2是利用掩模圖案120C刻蝕的隧道絕緣層111、浮柵層
112、電荷阻擋層113和控制柵層114的層疊結(jié)構(gòu)。特別地，在要形成漏極選擇線DSL的區(qū)域去除電荷阻擋層113的全部或部分。
在本發(fā)明的本示例性實施例中，漏極選擇線DSL和源極選擇線SSL未一起形成，而字線WL和外圍電路柵極PG同時地形成。
參見圖2C，在圖2B的所得襯底結(jié)構(gòu)之上形成第一絕緣層130，所述第一絕緣層130的厚度填充字線WL之間的空間、字線WL與第一柵圖案Gl之間的空間、以及字線WL與第二柵圖案G2之間的空間。這里，字線WL之間的空間、字線WL與第一柵圖案GI之間的空間、以及字線WL與第二柵圖案G2之間的空間窄，而外圍電路區(qū)P的圖案、諸如外圍電路柵PG在尺寸上相對較大且以相對較低的密度設置。所以，外圍電路區(qū)P的第一絕緣層130沿著外圍電路柵極PG的輪廓而形成。這里，第一絕緣層130起到防止相鄰字線WL之間的干擾的作用。第一絕緣層130可以是氧化物層。
隨后，在第一絕緣層130之上形成第二絕緣層140。第二絕緣層140用于形成外圍電路柵PG的側(cè)壁上的間隔件，且第二絕緣層140可以是氧化物層。
參見圖2D，通過對第二絕緣層140執(zhí)行毯式刻蝕工藝直到暴露第一絕緣層130的上表面為止，在外圍電路柵PG的側(cè)壁上形成間隔件140C，間隔件140C與外圍電路柵PG之間具有第一絕緣層130。
在本文中，在外圍電路柵PG的側(cè)壁上形成間隔件140C以在外圍電路晶體管中形成輕摻雜漏極(LDD)結(jié)構(gòu)?？梢酝ㄟ^在形成間隔件140C之前用低濃度的N型雜質(zhì)對被外圍電路柵暴露的襯底100摻雜、并在形成間隔件140C之后用高濃度的N型雜質(zhì)對被間隔件140C暴露的襯底100摻雜來形成LDD結(jié)構(gòu)。利用LDD結(jié)構(gòu)，可以改善外圍電路晶體管的特性，例如電流驅(qū)動能力或熱載流子特性。
由于第一絕緣層130填充單元區(qū)C中的所有空間，例如，字線WL之間的空間、字線WL與第一柵圖案Gl之間的空間、字線WL與第二柵圖案G2之間的空間，因此在形成間隔件140C的階段，在單元區(qū)C中不會形成形狀類似于間隔件140C形狀的側(cè)壁結(jié)構(gòu)。
參見圖2E，在圖2D的所得襯底結(jié)構(gòu)之上形成具有開口 O的第二掩模圖案150，所述具有開口 O的第二掩模圖案150暴露要形成相鄰的源極選擇線SSL的區(qū)域之間的空間，以及要形成相鄰的漏極選擇線DSL的區(qū)域之間的空間。第二掩模圖案150可為光致抗蝕劑圖案，或者硬掩模圖案、諸如利用光致抗蝕劑圖案圖案化的氮化物層。
參見圖2F，利用第二掩模圖案150作為刻蝕阻擋刻蝕被開口 O暴露的第一柵圖案Gl和第二柵圖案G2。
作為上述工藝的結(jié)果，從第一柵圖案Gl中去除了與源極選擇線SSL之間的空間相對應的部分。因而，形成了兩個相鄰的源極選擇線SSL。而且，由于從第二柵圖案G2中去除了與漏極選擇線DSL之間的空間相對應的部分，因此形成了兩個相鄰的漏極選擇線DSL。
在如上所述的本發(fā)明的實施例中，首先在外圍電路區(qū)P中的外圍電路柵PG的側(cè)壁上形成間隔件140C，隨后形成漏極選擇線DSL和源極選擇線SSL。結(jié)果，在形成間隔件140C期間，不會在漏極選擇線DSL和源極選擇線SSL的側(cè)壁上形成形狀類似于間隔件140C的側(cè)壁結(jié)構(gòu)。所以，不會發(fā)生現(xiàn)有技術(shù)中的漏極選擇線DSL之間的空間和源極選擇線之間的空間的減小。因此，方便了后續(xù)形成接觸的工藝。
參見圖2G，在圖2F的所得襯底結(jié)構(gòu)之上形成用于緩沖的第三絕緣層160。第三絕緣層160是用于減少要在后續(xù)工藝中形成的第四絕緣層與第三絕緣層160的下層結(jié)構(gòu)之間·的應力的層。第三絕緣層可以是氧化物層。
隨后，在第三絕緣層160之上形成第四絕緣層170。第四絕緣層170可在保護下層結(jié)構(gòu)的同時在用于形成漏極接觸和/或源極接觸的后續(xù)工藝中作為刻蝕停止層。此外，第四絕緣層170可由相對于要在后續(xù)工藝中形成的層間電介質(zhì)層具有刻蝕選擇性的材料形成，以便隨后基于“自對準接觸”形成法來形成漏極接觸和/或源極接觸。例如，第四絕緣層170可由風化物層形成。
這里，由于相比于現(xiàn)有技術(shù)而言增加了漏極選擇線DSL之間的空間和源極選擇線SSL之間的空間，因此即使形成第四絕緣層170也可以充分地獲得要形成接觸的空間。
參見圖2H，在第四絕緣層170之上形成層間電介質(zhì)層180，所述層間電介質(zhì)層180由相對于第四絕緣層170具有刻蝕選擇性的材料(例如，由氧化物形成的材料)形成。
隨后，選擇性地刻蝕形成在源極選擇線SSL之間以及漏極選擇線SSL之間的層間電介質(zhì)層180，并且在第四絕緣層170停止對層間電介質(zhì)層180的刻蝕。隨后，對因為選擇性地刻蝕層間電介質(zhì)層180而暴露的第四絕緣層170和第三絕緣層160進行刻蝕。結(jié)果，形成了用于形成接觸的開口，所述開口暴露出襯底100。這里，所述用于形成接觸的開口可以在漏極選擇線DSL之間具有孔狀，并且所述用于形成接觸的開口可以在源極選擇線SSL之間具有線狀。
隨后，通過用導電材料填充所述用于形成接觸的開口來形成漏極接觸DC和源極接觸SC，所述漏極接觸DC通過在漏極選擇線DSL之間穿過而與襯底100耦接，所述源極接觸SC通過在源極選擇線SSL之間穿過而與襯底100耦接。
隨后，盡管未示出，但還可以額外地執(zhí)行另外的工藝，例如形成分別與漏極接觸DC和源極接觸SC耦接的線、例如位線和源極線的工藝。
可通過上述制造方法制造圖2H的器件。
回到圖2H，單元區(qū)C中的漏極選擇線DSL和源極選擇線SSL的側(cè)壁結(jié)構(gòu)與外圍電路區(qū)P中的外圍電路柵PG的側(cè)壁結(jié)構(gòu)彼此不同。簡而言之，第三絕緣層160和第四絕緣層170設置在漏極選擇線DSL的側(cè)壁之中的在漏極接觸DC上的側(cè)壁上以及源極選擇線SSL的側(cè)壁之中的在源極接觸SC上的側(cè)壁上，而第一絕緣層130、間隔件140C、第三絕緣層160和第四絕緣層170設置在外圍電路柵極PG的側(cè)壁上。這是因為，如前所述，漏極選擇線DSL和源極選擇線SSL是在外圍電路柵PG的間隔件140C形成之后完成的。在這種情況下，形成漏極接觸DC和源極接觸SC的工藝變得簡單，而工藝中故障的發(fā)生也由于能夠充分獲得漏極選擇線DSL之間的空間和源極選擇線SSL之間的空間而減少。此外，由于漏極接觸DC和源極接觸SC的面積變得更寬，電阻也相應減小。
根據(jù)本發(fā)明的一個實施例，非易失性存儲器件通過充分地保證要形成在單元區(qū)中漏極接觸和/或源極接觸的空間而可以具有減小的接觸電阻、降低的程序性難度、減少的故障出現(xiàn)幾率。
雖然已經(jīng)以具體實施例的方式描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員來說明顯的是，在不脫離所附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，可以進行各種變化和修改。
權(quán)利要求
1.一種用于制造非易失性存儲器件的方法，包括以下步驟 在具有單元區(qū)和外圍電路區(qū)的襯底之上形成柵層； 在所述單元區(qū)中形成與用于選擇線的區(qū)域以及相鄰的選擇線之間的區(qū)域相對應的柵圖案，其中，在形成所述柵圖案期間，通過選擇性地刻蝕所述柵層來形成所述單元區(qū)中的字線和所述外圍電路區(qū)中的外圍電路柵； 在所述外圍電路柵的側(cè)壁上形成間隔件；以及 通過選擇性地刻蝕所述柵圖案中的與所述相鄰的選擇線之間的區(qū)域相對應的部分來形成所述選擇線。
2.如權(quán)利要求I所述的方法，其中，所述柵層包括隧道絕緣層、浮柵層、電荷阻擋層和控制柵層的層疊結(jié)構(gòu)，并且 在要形成所述外圍電路柵的區(qū)域和要形成所述選擇線的區(qū)域中去除所述電荷阻擋層的至少一部分。
3.如權(quán)利要求I所述的方法，其中，所述選擇線包括位于所述字線的一側(cè)的漏極選擇線和位于所述字線的另一側(cè)的源極選擇線，并且 所述漏極選擇線被設置為與另一漏極選擇線相鄰，所述源極選擇線被設置為與另一源極選擇線相鄰。
4.如權(quán)利要求I所述的方法，還包括以下步驟 在形成所述字線、所述選擇線和所述柵圖案之后，在襯底結(jié)構(gòu)之上形成第一絕緣層，所述第一絕緣層具有填充所述字線之間的空間和所述字線與所述柵圖案之間的空間的厚度。
5.如權(quán)利要求4所述的方法，其中，形成所述間隔件的步驟還包括以下步驟 在所述第一絕緣層之上形成用于形成所述間隔件的第二絕緣層；以及 對所述第二絕緣層執(zhí)行毯式刻蝕工藝。
6.如權(quán)利要求I所述的方法，還包括以下步驟 在形成所述選擇線之后，在襯底結(jié)構(gòu)之上形成用于形成緩沖的第三絕緣層以及形成第四絕緣層。
7.如權(quán)利要求6所述的方法，其中，所述第三絕緣層是氧化物層，所述第四絕緣層是氮化物層。
8.如權(quán)利要求6所述的方法，還包括以下步驟 在形成所述第四絕緣層之后，在所述第四絕緣層之上形成相對于所述第四絕緣層具有刻蝕選擇性的層間電介質(zhì)層； 通過選擇性地刻蝕所述層間電介質(zhì)層來形成在所述相鄰的選擇線之間穿過的開口 ；通過去除在所述開口的下表面上的所述第四絕緣層和所述第三絕緣層而暴露出所述襯底；以及 形成填充所述開口的接觸。
9.一種非易失性存儲器件，包括 包括單元區(qū)和外圍電路區(qū)的襯底； 字線和選擇線，所述字線和所述選擇線形成在所述襯底的所述單元區(qū)中； 第一側(cè)壁結(jié)構(gòu)，所述第一側(cè)壁結(jié)構(gòu)設置在一對相鄰的選擇線的兩個側(cè)壁上； 外圍電路柵，所述外圍電路柵形成在所述襯底的所述外圍電路區(qū)中；以及第二側(cè)壁結(jié)構(gòu)，所述第二側(cè)壁結(jié)構(gòu)設置在所述外圍電路柵的側(cè)壁上， 其中，所述第一側(cè)壁結(jié)構(gòu)比所述第二側(cè)壁結(jié)構(gòu)更薄。
10.如權(quán)利要求9所述的非易失性存儲器件，其中，構(gòu)成所述第一側(cè)壁結(jié)構(gòu)的層的數(shù)量小于構(gòu)成所述第二側(cè)壁結(jié)構(gòu)的層的數(shù)量
11.如權(quán)利要求9所述的非易失性存儲器件，其中，所述第二側(cè)壁結(jié)構(gòu)包括間隔件、以及沿著所述間隔件形成的用于形成緩沖的第三絕緣層和沿著所述間隔件形成的第四絕緣層，并且 所述第一側(cè)壁結(jié)構(gòu)包括所述第三絕緣層和所述第四絕緣層。
12.如權(quán) 利要求11所述的非易失性存儲器件，其中， 所述間隔件中的每個包括氧化物層，所述第三絕緣層是氧化物層，所述第四絕緣層是氮化物層。
13.如權(quán)利要求9所述的非易失性存儲器件，其中，所述字線、所述選擇線和所述外圍電路柵中的每個包括隧道絕緣層、浮柵層、電荷阻擋層和控制柵層的層疊結(jié)構(gòu)，并且 所述選擇線和所述外圍電路柵的電荷阻擋層的至少一部分被去除。
14.如權(quán)利要求9所述的非易失性存儲器件，其中，所述選擇線包括位于所述字線的一側(cè)的漏極選擇線和位于所述字線的另一側(cè)的源極選擇線， 所述漏極選擇線設置成與另一漏極選擇線相鄰，并且 所述源極選擇線設置成與另一源極選擇線相鄰。
15.如權(quán)利要求9所述的非易失性存儲器件，還包括 第一絕緣層，所述第一絕緣層填充所述字線之間的空間、以及所述字線與所述選擇線的除所述選擇線的兩個側(cè)壁之外的其余側(cè)壁之間的空間。
16.如權(quán)利要求9所述的非易失性存儲器件，還包括 接觸，所述接觸與所述襯底耦接并在所述相鄰的選擇線之間穿過。
17.如權(quán)利要求9所述的非易失性存儲器件，還包括 所述第一側(cè)壁結(jié)構(gòu)的延伸層，所述第一側(cè)壁結(jié)構(gòu)的延伸層在所述一對相鄰的選擇線的所述兩個側(cè)壁之上延伸、在另一對相鄰的選擇線的兩個側(cè)壁上延伸、并在兩對所述相鄰的選擇線之間的字線的頂部之上延伸。
18.如權(quán)利要求17所述的非易失性存儲器件，還包括電介質(zhì)層，所述電介質(zhì)層形成在所述延伸層之上和所述字線的頂部之上且位于兩個接觸之間，所述兩個接觸中的每個接觸形成在兩對所述相鄰的選擇線中的相應一對之間。
全文摘要
本發(fā)明公開了一種用于制造非易失性存儲器件的方法，包括以下步驟在具有單元區(qū)和外圍電路區(qū)的襯底之上形成柵層；在單元區(qū)中形成與用于選擇線的區(qū)域和相鄰的選擇線之間的區(qū)域相對應的柵圖案，其中，在形成所述柵圖案期間，通過選擇性地刻蝕柵層來形成單元區(qū)中的字線和外圍電路區(qū)中的外圍電路柵；在外圍電路柵的側(cè)壁上形成間隔件；以及通過選擇性地刻蝕柵圖案中的與所述相鄰的選擇線之間的區(qū)域相對應的部分來形成選擇線。
文檔編號H01L21/8247GK102956564SQ20121002232
公開日2013年3月6日 申請日期2012年2月1日 優(yōu)先權(quán)日2011年8月25日
發(fā)明者權(quán)在淳 申請人:海力士半導體有限公司