專利名稱：用于半導體元件的寬溝渠終端結構的制作方法
技術領域：
本發(fā)明涉及一種用于半導體元件的寬溝渠終端結構，尤指可提供半導體元件(例如肖特基二極管裝置)有較高的反向耐電壓值的寬溝渠終端結構。
肖特基二極管為以電子作為載流子的單極性元件，其特性為速度快與正向導通壓降值(VF)低，但反向偏壓漏電流則較大(與金屬功函數(shù)及半導體摻雜濃度所造成的肖特基勢壘值有關)，且因為以電子作為載流子的單極性元件，沒有少數(shù)載流子復合的因素，反向回復時間較短。而P-N 二極管，為一種雙載流子元件，傳導電流量大。但元件的正向操作壓降值(VF) —般較肖特基二極管高，且因空穴載流子的作用使P-N 二極管反應速度較慢，反向回復時間較長。為綜合肖特基二極管與P-N二極管的優(yōu)點，一種柵式二極管的架構，利用平面式金氧半場效晶體管的柵極與源極等電位，設定為陽極。而晶背漏極設定為陰極的二極管被提出來。該元件具有與肖特基二極管相匹敵或更低的正向導通壓降值(VF)。反向偏壓漏電流的性能接近P-N 二極管，較肖特基二極管為低。在高溫的反向回復時間與肖特基二極管相近。元件的接口可耐受溫度則較肖特基二極管更高。在應用上為較肖特基二極管性能更優(yōu)良的元件。關于柵式二極管裝置，其代表性技術方案可參閱2003年的美國專利，第6624030號發(fā)明名稱RECTIFIER DEVICE HAVING A LATERALLY GRADEDP-N JUNCTION FOR A CHANNELREGION所揭露的元件結構為代表。請參閱圖IA 圖IL所示，其制作方法主要包括步驟首先，如圖IA所示，提供N+基板20與已長好的N-型外延層22，于其上成長場氧化層(FieldOxide) 50o而后如圖IB所示，于場氧化層50上形成光阻層52后進行微影工藝及蝕刻工藝，以移除部分場氧化層50，然后進行第一離子布植層硼離子的植入。之后，如圖IC所示，于光阻去除后，進行第一離子布植層硼離子的熱驅入，形成邊緣的P型層28與中心的P型層30。然后進行第二離子布植層氟化硼離子的植入。接著如圖ID及圖IE所示，進行第二微影工藝及蝕刻工藝，于元件周圍為光阻54所覆蓋，以移除元件中心區(qū)域的場氧化層50。如圖IF所示，成長柵氧化層56，柵極多晶硅層58，與氮化硅層60，并進行砷離子的植入。接著如圖IG所示，披覆一化學氣相沉積的氧化層62，并于其上進行第三微影工藝，留下柵極圖案的光阻層64。然后，如圖IH所示，對化學氣相沉積的氧化層62，進行濕式蝕刻。于圖II所示，對基板進行一干式蝕刻以移除部分的氮化硅層60，然后進行一第三離子布植層硼離子的植入。接著如圖IJ所示，于去除光阻層64的后，進行一第四離子布植層硼離子的植入，以形成P型包覆層(P-type Pocket) 36 如圖IK所示，對基板進行一濕式蝕刻，以移除氧化層62，然后再對基板進行一干式蝕刻以移除一部分的柵極多晶硅層58。然后，進行一砷離子布植工藝，以形成一N+的布植區(qū)24，如圖IL所示，將氮化硅層60以濕蝕刻的方式去除，然后對基板進行砷離子的植入。元件的工藝部分于此完成，后續(xù)則陸續(xù)上表面金屬層，微影工藝與蝕刻工藝等，以完成晶圓(圓片)的前端工藝。
由上述的工法制作的柵式二極管，與肖特基二極管相較，正向導通壓降值(VF)相當，反向漏電流低，界面耐受溫度較高，可靠度測試的結果較佳，而反向回復時間則較肖特基二極管高(于室溫下)。再者，上述的柵式二極管并未考慮反向耐壓的設計，在反向電壓較高時，會有接面崩潰問題，因而對其用途造成限制。

發(fā)明內容
為了使半導體元件有較高的反向耐壓，本發(fā)明的一目的為提供一種用于半導體元件的寬溝渠終端結構。依據(jù)本發(fā)明的一實施例，本發(fā)明提供一種用于半導體元件的寬溝渠終端結構，該半導體元件包含一半導體基板及一主動結構區(qū)，該主動結構區(qū)具有多個窄溝渠結構，該寬溝渠終端結構包含一寬溝渠結構，界定于該半導體基板上且其寬度大于主動結構區(qū)的該窄溝渠結構寬度；一氧化層，位于該寬溝渠結構的內表面上；至少一溝渠多晶硅層，位于該氧化層上且在該寬溝渠結構的內側壁上；一金屬層，位在未被該溝渠多晶硅層覆蓋的氧化層上及該溝渠多晶硅層上；及一氧化層側壁，位在該半導體基板上且在該寬溝渠結構外側。依據(jù)本發(fā)明的又另一實施例，本發(fā)明提供一種用于半導體元件的寬溝渠終端結構，該半導體元件包含一半導體基板及一主動結構區(qū)，該主動結構區(qū)具有多個窄溝渠結構，該寬溝渠終端結構包含一寬溝渠結構，界定于該半導體基板上且其寬度大于主動結構區(qū)的該窄溝渠結構寬度；一熱氧化層，位在該寬溝渠結構的內表面；一四乙氧基硅(TEOS)氧化層，覆蓋于該熱氧化層上；一金屬層，位在該四乙氧基硅(TEOS)氧化層上；及一氧化層側壁，位在該半導體基板上且在該寬溝渠結構外側。以下結合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。


圖IA 圖1L，其為美國專利第6624030號所揭露的柵式二極管裝置制作方法示意圖；圖2A 圖2R，其為本發(fā)明具有寬溝渠終端結構的半導體元件的第一實施例的制作流程示意圖；圖3A 圖3R，其為本發(fā)明具有寬溝渠終端結構的半導體元件的第二實施例的制作流程示意圖；圖4A-圖4J為本發(fā)明用于半導體元 件的寬溝渠終端結構的另一制作方法的制作流程示意圖。其中，附圖標記本發(fā)明附圖中所列，用于說明現(xiàn)有技術的各元件列示如下N+基板20N-型外延層22場氧化層50第一離子布植層28、30柵氧化層56 柵極多晶娃層58氮化硅層60化學氣相沉積的氧化層62第三尚子布植層66第四尚子布植層36
光阻層52、54、64陽極金屬層18砷離子布植區(qū)24本發(fā)明附圖中，用于說明本發(fā)明第一制作法的各元件列示如下高摻雜濃度N型硅基板(N+基板)201低摻雜濃度N型外延層(N-型外延層)202基板20 (包含N+基板201，與N-型外延層202)第一掩膜層(氧化層側壁)210側壁結構22
第一光阻層211曝光后的無光阻區(qū)域2110、2350、2730曝光后的有光阻區(qū)域2111、2351、2731柵氧化層231多晶硅層232氮化硅層233、24氧化層234第二掩膜層23(包含 231、232、233、234)氮化硅包覆結構241窄溝渠結構25寬溝渠結構25’溝渠結構內的熱氧化層251溝渠多晶硅層252第一離子布植層260金屬派鍍層27 (包含第一金屬層271、與第二金屬層272)本發(fā)明附圖中，用于說明本發(fā)明第二制作法的各元件列示如下高摻雜濃度N型硅基板(N+基板)301低摻雜濃度N型外延層(N-型外延層)302基板30 (包含N+基板301，與N-型外延層302)第一掩膜層(氧化層側壁)310第一光阻層311凹陷結構40窄溝渠結構41寬溝渠結構41’第一氧化層310第二掩膜層32溝渠多晶硅層420柵氧化層431氧化層432
第三掩膜層(多晶硅柵極層)45第一離子布植層360金屬層50 (包含第一金屬層51、與第二金屬層52)本發(fā)明附圖中，用于說明本發(fā)明第三制作法的各元件列示如下基板40高摻雜濃度N型硅基板401低摻雜濃度N型外延層402第一掩膜層410 (氧化層側壁)光阻層411寬溝渠結構70熱氧化層72四乙氧基硅(TEOS)氧化層74 光阻層75
金屬層80
具體實施例方式請參閱圖2A至圖2R，其為本發(fā)明為改善現(xiàn)有技術手段的缺失所發(fā)展出一具有寬溝渠終端結構的半導體元件的第一實施例的制作流程示意圖；于此實施例所示的半導體元件是以金氧半P-N接面二極管裝置作為范例說明，但是須知依據(jù)本發(fā)明第一實施例的寬溝渠終端結構也可以用于其他的需要終端結構的半導體元件，例如肖特基二極管、金氧半場效晶體管(MOSFET)或是絕緣柵雙極晶體管(IGBT)，因此本發(fā)明的專利范圍并不以此實施例為限。從圖中我們可以清楚的看出，首先，提供一基板20 (如圖2A所示)，該基板20是為一高摻雜濃度N型硅基板201 (N+硅基板)與一低摻雜濃度N型外延層202 (N-外延層)所構成；如圖2B所示，通過一氧化工藝于該基板20上形成一第一掩膜層210(氧化層)；于該第一掩膜層210上形成一光阻(抗蝕刻)層211 (如圖2C所示)；于該光阻層211上定義出一有光阻圖形區(qū)2111，與無光阻區(qū)2110 (如圖2D所示)；根據(jù)該光阻圖形對該第一掩膜層210進行蝕刻并去除剩余的該光阻層2111后而于該基板20中形成一氧化層側壁22 (如圖2E所示)。接著，于該氧化層側壁22 (也即留下的氧化層210部分)上及低摻雜濃度N型外延層202上,成長第二掩膜層23。該第二掩膜層23包含成長于基板區(qū)20的一氧化層231 ；于基板區(qū)20、氧化層側壁22上及第一掩膜層210上披覆一多晶娃層232 ;在多晶娃層232上的一氮化娃層233 ;與在氮化娃層233上的一氧化層234 (如圖2F所不);于該第二掩膜層23上，進行第二微影(光刻)工藝，以定義出一有光阻區(qū)2351，與無光阻區(qū)2350(如圖2G所示)；根據(jù)該光阻圖形對該第二掩膜層的234、233與232進行蝕刻并去除剩余的該光阻層2351 (如圖2H所示)。于圖2H的結構上成長一第三掩膜層氮化硅層24(如圖21所示)；對第三掩膜層氮化硅層24，進行一干式回蝕刻工藝，以形成一包覆結構241 (如圖2J所示)；進行蝕刻工藝，于該基板202形成一溝渠結構，并移除氧化層234 (如圖2K所示)。更具體而言，在如圖2K所示的結構中，溝渠結構包含在元件結構區(qū)域(虛線左側所示)的至少一窄溝渠結構25及在終端結構區(qū)域(虛線右側所示)的一寬溝渠結構25’，其中寬溝渠結構25’的寬度大于窄溝渠結構25的寬度(例如該寬溝渠結構25’的寬度可大于10微米)。于溝渠結構25內成長一熱氧化層251,接著于溝渠結構內、第一掩膜層210上、第二掩膜層23上披覆一第四掩膜層，可為一多晶硅層252 (如圖2L所示)。接著，對第四掩膜層252，進行一干式回蝕刻工藝，直至第四掩膜層的高度較基板的位置還低至某個高度為止(如圖2M所示)；更具體而言，在圖示右側的寬溝渠結構25’中，經(jīng)過此干式回蝕刻工藝，第四掩膜層252僅會留在其側壁上，而形成溝渠多晶硅層252，而寬溝渠結構25’的底表面上不會有第四掩膜層252，而僅有露出熱氧化層251。隨后，進行 蝕刻工藝以移除氮化硅層233、與氮化硅包覆結構241 (如圖2N所示)。接著，對基板進行一第一離子布植工藝，也即硼離子植入工藝，進而于該低摻雜濃度N型外延層202中形成相鄰于溝渠結構氧化層251的一第一深度布植區(qū)域260 (如圖20所示)；于該窄溝渠結構25的溝渠多晶硅層252表面、該柵極結構的表面多晶硅層232、該寬溝渠結構25’所裸露的氧化層251的表面、該寬溝渠結構25’側壁上的溝渠多晶硅層252、與氧化層210上進行一金屬濺鍍或蒸鍍工藝，以形成一金屬層27。而在此實施例中，該金屬層是以金屬濺鍍層27為例說明且其是由一第一金屬層271和一第二金屬層272這兩部分所構成(如圖2P所示)，其中第一金屬層271的材料為鈦金屬或氮化鈦，第二金屬層272的材料為鋁金屬或其他金屬。并且，金屬濺鍍層27形成后還進行一快速氮化工藝，進而使得該第一金屬層能完全的接著于該窄溝渠結構25’的多晶硅層252表面、該柵極結構的表面多晶硅層232、該寬溝渠結構25’所裸露的氧化層251的表面、該寬溝渠結構25’側壁上的溝渠多晶硅層252、與氧化層側壁210等結構上。最后，對該金屬層27進行一第三微影工藝，以于所涂布的光阻層上定義出有光阻圖形區(qū)域2731與無光阻區(qū)域2730 (如圖2Q所示)；對該金屬層27進行一蝕刻工藝，以去 除部分該金屬層27，并去除剩余的該光阻層2731，進而完成如圖2R所示的結構。再參見圖2R所示，該具有寬溝渠終端結構的金氧半P-N接面二極管裝置主要包含兩個區(qū)域，也即在左邊的元件結構區(qū)域，及在右邊的寬溝渠終端結構。該寬溝渠終端結構主要包含該基板20 (具有一高摻雜濃度N型硅基板201與一低摻雜濃度N型外延層202)、一寬溝渠結構25’、在寬溝渠結構25’內表面上的熱氧化層251、位在寬溝渠結構25’側壁兩側的溝渠多晶娃層252 (其在熱氧化層251之上)、及一金屬層27。該金屬層27包含一第一金屬層271 (材料可為鈦金屬或氮化鈦)及第二金屬層272 (材料為鋁金屬或其他金屬)，且第一金屬層271覆蓋在寬溝渠結構25’側壁兩側的溝渠多晶硅層252上、寬溝渠結構25’底部露出的熱氧化層251、與氧化層側壁210結構上；而第二金屬層272則覆蓋在第一金屬層271上。依據(jù)如圖2R所示的結構，在反向電壓施加到金屬層27上時，電壓可通過在金屬層27與寬溝渠結構25’側壁兩側的溝渠多晶硅層252電連接，及金屬層27與寬溝渠結構25’底部露出的熱氧化層251電連接而分散，進而提高金氧半P-N接面二極管裝置的反向耐壓。請參閱圖3A至圖3R，其為本發(fā)明為改善現(xiàn)有技術手段的缺失所發(fā)展出一具有寬溝渠終端結構的半導體元件的第二實施例的制作流程示意圖。于此實施例所示的半導體元件是以金氧半P-N接面二極管裝置作為范例說明，但是須知依據(jù)本發(fā)明第一實施例的寬溝渠終端結構也可以用于其他的需要終端結構的半導體元件，例如肖特基二極管、金氧半場效晶體管(MOSFET)或是絕緣柵雙極晶體管(IGBT)，因此本發(fā)明的權利要求范圍并不以此實施例為限。從圖中我們可以清楚的看出，首先，提供一基板30 (如圖3A所示)，該基板30是為一高摻雜濃度N型硅基板301 (N+硅基板)與一低摻雜濃度N型外延層302 (N-外延層)所構成；如圖3B所不,通過一氧化工藝于該基板30上形成一第一掩膜層310 (氧化層)；于該第一掩膜層310上形成一光阻層311(如圖3C所示)；進行第一微影工藝，以于該光阻層311上定義出一有光阻圖形區(qū)域3111與無光阻圖形區(qū)域3110，并依據(jù)所定義的光阻圖形，對第一掩膜層310進行一干蝕刻工藝，以形成一凹陷結構40(如圖3D所示)；去除剩余光阻層3111，根據(jù)該第一掩膜層310對基板30進行蝕刻以于該基板30中形成一溝渠結構41 (如圖3E所示)。更具體而言，在如圖3E所示的結構中，溝渠結構包含在元件結構區(qū)域(虛線左側所示)的至少一窄溝渠結構41及在終端結構區(qū)域(虛線右側所示)的一寬溝渠結構41’，其中寬溝渠結構41’的寬度大于窄溝渠結構41的寬度(例如該寬溝渠結構25’的寬度可大于10微米)。
接著，于溝渠結構41內成長一第一氧化層410(如圖3F所示)；于該第一掩膜層310、第一氧化層410上披覆一第二掩膜層42,其為一多晶娃層(如圖3G所不)；對該第二掩膜層42進行一干式回蝕刻工藝，直至剩余的第二掩膜層，該多晶硅層420的表面低于基板的N型外延層302約3000A為止(如圖3H所示)。再者，如圖3H所示，在此干式回蝕刻工藝之后，在此寬溝渠結構41’中，該多晶硅層420僅留在寬溝渠結構41’的兩側側壁上，而成為溝渠多晶硅層420，且其在第一氧化層410上。接著，對基板進行一第二微影工藝，以于基板形成有光阻區(qū)3121，與無光阻區(qū)3120，(如圖31所示)，其中有光阻區(qū)3121大體對應于終端結構區(qū)域，且覆蓋寬溝渠結構41’的結構。以光阻3121為掩膜對基板進行一蝕刻工藝，以移除部分的第一掩膜層310，(如圖3J所示)；接著，去除光阻3121并清洗基板，而后進行一熱氧化層成長工藝，以于基板30上成長出一柵氧化層431,而于溝渠多晶娃層420的表面成長出一表面氧化層432,(如圖3K所示)；而后，進行一多晶硅沉積工藝，以于基板的柵氧化層431上、多晶硅的表面氧化層432、裸露的溝渠氧化層410、第一掩膜層310上,沉積一第三掩膜層45,其為一多晶硅柵極層(如圖3L所示)。接著，進行一第三微影工藝，以于基板30上形成有光阻區(qū)4511，與無光阻區(qū)4510，如圖3M所示；而后，以光阻層4511為掩膜，對第三掩膜層45，進行一蝕刻工藝，并去除光阻層4511 (如圖3N所示)；對基板進行一第一離子布植工藝，也即硼離子植入工藝，與一快速熱退火工藝，進而于該低摻雜濃度N型外延層302中形成相鄰于溝渠結構氧化層410的一第一深度布植區(qū)域360 (如圖30所示)；對基板進行清洗與蝕刻工藝，以移除第一深度布植區(qū)域360上的部分的柵氧化層431，與部分的多晶硅表面氧化層432。接著，于所得結構的整個表面上，進行一金屬濺鍍或是蒸鍍工藝，以形成一金屬層50。而在此實施例中，該金屬層50是以金屬濺鍍層50為例說明且其是由一第一金屬層51和一第二金屬層52這兩部分所構成(如圖3P所示)，其中第一金屬層51的材料為鈦金屬或氮化鈦，第二金屬層52的材料為鋁金屬或其他金屬。如圖3P所示，在金氧半P-N接面二極管裝置的寬溝渠終端結構中，該金屬濺鍍層50至少覆蓋表面多晶硅層45、與氧化層側壁310上。并且，金屬濺鍍層51形成后還進行一快速氮化工藝，進而使得該第一金屬層能完全的接著于該寬溝渠終端結構中的表面多晶硅層45、與氧化層側壁310上；最后，對該金屬層50進行一第四微影工藝，以于所涂布的光阻層上定義出有光阻圖形區(qū)域5011與無光阻區(qū)域5010 (如圖3Q所示)；對該金屬層50進行一蝕刻工藝，以去除部分該金屬層50，并去除剩余的該光阻層5011，進而完成如圖3R所示。再參見圖3R所示，該具有寬溝渠終端結構的金氧半P-N接面二極管裝置主要包含兩個區(qū)域，也即在左邊的元件結構區(qū)域，及在右邊的寬溝渠終端結構。該寬溝渠終端結構主要包含該基板30 (具有一高摻雜濃度N型硅基板301與一低摻雜濃度N型外延層302)、一寬溝渠結構41’、在寬溝渠結構41’內表面上的氧化層410、位在寬溝渠結構41’兩內側壁上且在熱氧化層410的溝渠多晶硅層420、位在溝渠多晶硅層420外表面上的表面氧化層432、位在表面氧化層432及熱氧化層410上的多晶硅層45、及包覆該多晶硅層45的金屬層50。該金屬層50包含一第一金屬層51 (材料可為鈦金屬或氮化鈦)及第二金屬層52 (材料為鋁金屬或其他金屬)。再者，圖3R所示的該具有寬溝渠終端結構尚且具有在寬溝渠結構41’外側的氧化層側壁310。依據(jù)如圖3R所示的結構，在反向電壓施加到金屬層50上時，電壓可通過在金屬層50與多晶硅層45電連接而分散，進而提高金氧半P-N接面二極管裝置的反向耐壓。再者，除了上述說明的寬溝渠終端結構外，依據(jù)本發(fā)明的另一觀點，本發(fā)明是為一種溝渠隔絕式金氧半P-N接面二極管結構及其制作方法。其在元件的結構設計上，為金氧半N型通道結構與側邊P-N接面二極管共構的架構，并在P型結構中埋入一填滿多晶硅的溝渠氧化層結構，以取代大部分的P型結構區(qū)域。通過此種結構設計，當元件于正向偏壓操作時為金氧半N型通道與P-N面二極管并聯(lián)， 具有接近肖特基二極管的反應速度快與正向導通壓降值(VF)低的特性。而于反向偏壓操作時，通過填滿多晶硅的溝渠氧化層結構與側邊P-N接面二極管空乏區(qū)對漏電的夾止與N型通道關閉的行為，使元件具有非常低的漏電流，又以填滿多晶硅的溝渠氧化層結構取代基板中大部分的P型區(qū)，通過減少P型區(qū)的面積，以降低少數(shù)載流子效應的影響，使元件具有較低的反向回復時間trr。因此，該元件同時具有肖特基二極管與P-N 二極管的優(yōu)點。即為具有反應速度快，正向導通壓降值(VF)值低，然后又有反向偏壓漏電流小，有較低的反向回復時間(trr)等特性的二極管元件。圖4A-圖4L為本發(fā)明用于半導體元件的寬溝渠終端結構的另一制作方法的制作流程示意圖。如圖4A所示，首先，提供一基板40，該基板40是為一高摻雜濃度N型硅基板401 (N+硅基板)與一低摻雜濃度N型外延層402 (N-外延層)所構成；且通過一氧化工藝于該基板40上形成一第一掩膜層410 (氧化層)。如圖4B所不,于該第一掩膜層410上形成一光阻層411 ;進行第一微影工藝以形成光阻層411圖案；接著利用光阻層411圖案進行一干蝕刻工藝，以移除未被覆蓋的第一掩膜層410部分(圖4C)。在移除光阻層411圖案(圖4D)后，即可利用剩余的第一掩膜層410部分做掩膜以進行一干蝕刻工藝，在對應終端結構區(qū)域部分形成一寬溝渠結構70 (圖4E)，其中該寬溝渠結構70的寬度例如可大于10微米。當該寬溝渠結構70形成后，可接著對其包含有底部與側壁的表面進行一隨選的粗糙度修飾(Trench Rounding)步驟，以使其表面因前述的蝕刻過程所產(chǎn)生的粗糙邊角能加以去除，而讓后續(xù)的相關氧化層的形成有較佳的環(huán)境。該粗糙度修飾步驟可由下列方式進行(I)為先對該寬溝渠結構70進行沿其表面向下厚度約達數(shù)百個埃大小的干式蝕刻，使得此一較薄的蝕刻處理能修飾其表面；(2)接著前述處理后，于該寬溝渠結構70的表面包含了其底部與側壁上形成一厚度不大的氧化層，其目的是為一種犧牲氧化層(Sacrificial Oxide),也就是通過其形成之后便接著加以除去的過程,來達到修飾該寬溝渠結構70的表面的目的。隨后進行熱氧化層成長以于所得結構上形成一熱氧化層72 (圖4F)及于所得結構上成長四乙氧基硅(TEOS)氧化層74 (圖4G)，其中此四乙氧基硅(TEOS)氧化層74的厚度可為(但是不限定于)2000埃以上。再如圖4H所示，以一光阻層75覆蓋該寬溝渠結構70;隨后可以前述兩個實施例類似方式，制作元件結構區(qū)域的所需元件(此處略以說明)，其中元件結構區(qū)的元件可具有多個的溝渠，且該些溝渠的寬度小于寬溝渠結構70的寬度。再者，由于光阻層75覆蓋該寬溝渠結構70，對于元件結構區(qū)域的工藝也不會影響該寬溝渠結構70內的元件特性。隨后，如圖41所示，移除光阻層75之后，并完成元件結構區(qū)的工藝之后，再于所得結構上進行一金屬濺鍍或是蒸鍍工藝，以形成一金屬層(未圖示于圖41)。最后，再對該金屬層進行光阻蝕刻工藝，以移除在寬溝渠結構70周緣的部分金屬層，以形成如圖4J所示的結構，其中該寬溝渠終端結構包含基板40 (具有高摻雜濃度N型硅基板401及低摻雜濃度N型外延層402)、界定于基板40表面的寬溝渠結構70、位在基板40表面且在寬溝渠結構70外的氧化層側壁410、位在寬溝渠結構70內的熱氧化層72及熱氧化層72上的四乙氧基硅(TEOS)氧化層74、及大體覆蓋于寬溝渠結構70的四乙氧基硅(TEOS)氧化層74上的金屬層80，及氧化層側壁410。在反向電壓施加到金屬層80上時，電壓可通過在金屬層80與四乙氧基硅(TEOS)氧化層74而分散，進而提半導體裝置的反向耐壓。此外，上述的金屬層80也可如前述的兩個實施例，包含一第一金屬層(材料可為鈦金屬或氮化鈦)及第二金屬層52 (材料為鋁金屬或其他金屬，且在第一金屬層上)；在上述金屬濺鍍層蝕刻之后，也可隨選進行一熱融合(Sintering)工藝，以增加金屬濺鍍層與其下的四乙氧基硅(TEOS)氧化層74的密合。當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質的情況下，熟悉本領域的技術人員當可根據(jù)本發(fā)明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明所附的權利要求的保護范圍。
權利要求
1.一種用于半導體元件的寬溝渠終端結構，該半導體元件包含一半導體基板及一主動結構區(qū)，該主動結構區(qū)具有多個窄溝渠結構，其特征在于，該寬溝渠終端結構包含 一寬溝渠結構，界定于該半導體基板上且其寬度大于主動結構區(qū)的該窄溝渠結構寬度； 一氧化層，位于該寬溝渠結構的內表面上； 至少一溝渠多晶硅層，位于該氧化層上且在該寬溝渠結構的內側壁上； 一金屬層，位于未被該溝渠多晶硅層覆蓋的氧化層上 及該溝渠多晶硅層上；及 一氧化層側壁，位于該半導體基板上且在該寬溝渠結構外側。
2.根據(jù)權利要求I所述的用于半導體元件的寬溝渠終端結構，其特征在于，該半導體基板包含一高摻雜濃度的硅基板與一低摻雜濃度的外延層。
3.根據(jù)權利要求I所述的用于半導體元件的寬溝渠終端結構，其特征在于，該金屬層包含有一第一金屬層，及一第二金屬層，所述第二金屬層形成于該第一金屬層上。
4.根據(jù)權利要求3所述的用于半導體元件的寬溝渠終端結構，其特征在于，該第一金屬層為鈦金屬或氮化鈦，而該第二金屬層為鋁。
5.根據(jù)權利要求I所述的用于半導體元件的寬溝渠終端結構，其特征在于，該半導體元件為金氧半P-N接面二極管裝置、肖特基二極管、金氧半場效晶體管或是絕緣柵雙極晶體管。
6.一種用于半導體元件的寬溝渠終端結構，該半導體元件包含一半導體基板及一主動結構區(qū)，該主動結構區(qū)具有多個窄溝渠結構，其特征在于，該寬溝渠終端結構包含 一寬溝渠結構，界定于該半導體基板上且其寬度大于主動結構區(qū)的該窄溝渠結構寬度； 一熱氧化層，位于該寬溝渠結構的內表面； 一四乙氧基硅氧化層，覆蓋于該熱氧化層上； 一金屬層，位于該四乙氧基硅氧化層上 '及 一氧化層側壁，位于該半導體基板上且在該寬溝渠結構外側。
7.根據(jù)權利要求6所述的用于半導體元件的寬溝渠終端結構，其特征在于，該半導體基板包含一高摻雜濃度的硅基板與一低摻雜濃度的外延層。
8.根據(jù)權利要求6所述的用于半導體元件的寬溝渠終端結構，其特征在于，該金屬層包含有一第一金屬層，及一第二金屬層，形成于該第一金屬層上。
9.根據(jù)權利要求8所述的用于半導體元件的寬溝渠終端結構，其特征在于，該第一金屬層為鈦金屬或氮化鈦，而該第二金屬層為鋁。
10.根據(jù)權利要求I所述的用于半導體元件的寬溝渠終端結構，其特征在于，該半導體元件為金氧半P-N接面二極管裝置、肖特基二極管、金氧半場效晶體管或是絕緣柵雙極晶體管。
全文摘要
一種用于半導體元件的寬溝渠終端結構，該半導體元件包含一半導體基板及一主動結構區(qū)，該主動結構區(qū)具有多個窄溝渠結構，該寬溝渠終端結構包含一寬溝渠結構，界定于一半導體基板上且其寬度大于主動結構區(qū)的窄溝渠結構寬度；一氧化層，位于該寬溝渠結構的內表面上；至少一溝渠多晶硅層，位于該氧化層上且在該寬溝渠結構的內側壁上；一金屬層，位在未被該溝渠多晶硅層覆蓋的氧化層上及該溝渠多晶硅層上；及一氧化層側壁，位在該半導體基板上且在該寬溝渠結構外側。
文檔編號H01L29/06GK102629623SQ20121002214
公開日2012年8月8日 申請日期2012年2月1日 優(yōu)先權日2011年2月1日
發(fā)明者趙國梁, 郭鴻鑫, 陳美玲 申請人:英屬維京群島商節(jié)能元件股份有限公司