專利名稱：非揮發(fā)性記憶體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種記憶體裝置及其制造方法，特別是涉及一種非揮發(fā)性記憶體裝置及其制造方法。
背景技術(shù)：
在先前技術(shù)中，一非揮發(fā)性記憶體裝置包括一基板、一浮動(dòng)?xùn)艠O、一控制柵極和一絕緣體。該絕緣體設(shè)置在該基板和該控制柵極之間，且該浮動(dòng)?xùn)艠O埋入該絕緣體中。該絕
緣體包括一穿隧氧化層和一多晶硅間介電層。該穿隧氧化層設(shè)置在該基板和該浮動(dòng)?xùn)艠O之間，且該多晶硅間介電層設(shè)置在該浮動(dòng)?xùn)艠O和該控制柵極之間。采用小于20納米技術(shù)層次的制造過程，具有上述結(jié)構(gòu)的浮動(dòng)?xùn)艠O記憶體單元被生產(chǎn)出來。該浮動(dòng)?xùn)艠O記憶體單元在該浮動(dòng)?xùn)艠O的邊緣上遭受與場(chǎng)擁擠效應(yīng)相關(guān)的高多晶硅間介電漏電流。嚴(yán)重的多晶硅間介電漏電流造成小的規(guī)劃窗與差的耐久性，并減少快閃記憶體的資料保留力。由此可見，上述現(xiàn)有的非揮發(fā)性記憶體裝置及其制造方法在產(chǎn)品結(jié)構(gòu)、制造方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般產(chǎn)品及方法又沒有適切的結(jié)構(gòu)及方法能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的非揮發(fā)性記憶體裝置及其制造方法，實(shí)屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于，克服現(xiàn)有的非揮發(fā)性記憶體裝置及其制造方法存在的缺陷，而提供一種新的非揮發(fā)性記憶體裝置及其制造方法，所要解決的技術(shù)問題是使其能夠減少元件中多晶硅間介電漏電流的問題，非常適于實(shí)用。本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種非揮發(fā)性記憶體裝置的制造方法，該制造方法包括下列步驟形成一第一導(dǎo)電結(jié)構(gòu)，其中該第一導(dǎo)電結(jié)構(gòu)具有一第一頂部；以及，將該第一頂部轉(zhuǎn)換為一第二頂部，該第二頂部具有一穹形表面。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的非揮發(fā)性記憶體裝置的制造方法，還包括下列步驟形成一工件，其中該工件包括該第一導(dǎo)電結(jié)構(gòu)和耦合于該第一導(dǎo)電結(jié)構(gòu)的一第一介電結(jié)構(gòu)，該第一頂部具有一子部分，該子部分具有一暴露的邊緣修剪表面，且所述形成該工件的步驟包括下列步驟提供一基板；在該基板上方形成一第一介電層；在該第一介電層上方形成一第一導(dǎo)電層；在該第一導(dǎo)電層上形成一第二介電層；圖型化并移除該第二介電層、該第一導(dǎo)電層、該第一介電層和該基板的部分，形成一殘留第二介電層、一殘留第一導(dǎo)電層、一殘留第一介電層以及一溝槽結(jié)構(gòu)，其中該殘留第一導(dǎo)電層形成該第一導(dǎo)電結(jié)構(gòu)，且該第一導(dǎo)電結(jié)構(gòu)具有一上表面；用一介電結(jié)構(gòu)填滿該溝槽結(jié)構(gòu)；平坦化并移除部分該介電結(jié)構(gòu)以形成一第一介電結(jié)構(gòu)，其中該第一介電結(jié)構(gòu)具有一上表面且該第一介電結(jié)構(gòu)的上表面低于該第一導(dǎo)電結(jié)構(gòu)的上表面；移除該殘留第二介電層已暴露該第一導(dǎo)電結(jié)構(gòu)以形成該工件，其中該頂邊緣部分被移除來形成該暴露的邊緣修剪表面；藉由對(duì)該暴露的邊緣修剪表面應(yīng)用一低溫氧化過程，將該子部分轉(zhuǎn)變?yōu)橐坏谝谎趸瘜?，以將該第一頂部轉(zhuǎn)換為一第三頂部，其中該第一氧化層覆蓋該第三頂部；移除該第一氧化層，將該第三頂部轉(zhuǎn)換為該第二頂部；以及覆蓋該第二頂部來形成該非揮發(fā)性記憶體裝置。前述的非揮發(fā)性記憶體裝置的制造方法，其中所述移除該介電結(jié)構(gòu)的步驟是藉由一稀釋氫氟酸清潔過程和一干蝕刻過程的其中之一而執(zhí)行的；所述移除該殘留第二介電層的步驟是藉由使用一熱磷酸清潔過程而執(zhí)行的；該第一頂部具有一第一前視蓋輪廓，該第二頂部具有一第二前視蓋輪廓，該第一前視蓋輪廓和該第二前視蓋輪廓分別具有一第一最小擬合曲率半徑和一第二最小擬合曲率半徑，且該第一最小擬合曲率半徑小于該第二最小擬合曲率半徑；該低溫氧化過程包括從一低溫等離子體氧化過程、一自由基氧化過程和一臭氧清潔過程中所選的一個(gè)；以及該低溫氧化過程包括一等向氧化過程，該第一頂部在該暴露的邊緣修剪表面損壞，且所述將該子部分轉(zhuǎn)變的步驟包括一修理該損壞的步驟。 本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種非揮發(fā)性記憶體裝置的制造方法，該制造方法包括下列步驟形成一晶體管工件和設(shè)置在該晶體管工件中的一第一導(dǎo)電層；以及，形成該導(dǎo)電層的一頂表面，其中該頂表面具有是有限的一最小擬合曲率半徑。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的非揮發(fā)性記憶體裝置的制造方法，其中該晶體管工件包括一介電模塊，該第一導(dǎo)電層設(shè)置在該介電模塊下面；該介電模塊包括一第一介電部分和一介電結(jié)構(gòu)，其中該第一介電部分具有一第一厚度，并設(shè)置在該第一導(dǎo)電層上和在該介電結(jié)構(gòu)下面，且該介電結(jié)構(gòu)稱合于該第一導(dǎo)電層；該介電結(jié)構(gòu)包括一第二介電部分、一第三介電部分和一介電層；該第一導(dǎo)電層具有一第二厚度、一頂邊緣部分和一導(dǎo)電部分；該制造方法還包括下列步驟藉由一化學(xué)機(jī)械研磨過程和一回蝕過程的其中之一，將該介電結(jié)構(gòu)平坦化來移除該第二介電部分；用大于該第一厚度的一所移除厚度將該第三介電部分移除，以留下該介電結(jié)構(gòu)的該介電層，其中該介電層包括一第四介電部分；將該第一介電部分和該頂邊緣部分移除來留下該第一導(dǎo)電層的該導(dǎo)電部分，其中該導(dǎo)電部分包括一第一頂部，該第一頂部具有一子部分，該子部分具有一暴露的邊緣修剪表面，且該頂邊緣部分被移除來形成該暴露的邊緣修剪表面；藉由對(duì)該暴露的邊緣修剪表面應(yīng)用一低溫氧化過程，將該子部分轉(zhuǎn)變?yōu)橐坏谝谎趸瘜?，以將該第一頂部轉(zhuǎn)換為一第二頂部，其中該第一氧化層覆蓋該第二頂部；藉由移除該第一氧化層和該第四介電部分，將該第二頂部轉(zhuǎn)換為一第三頂部，其中該第三頂部具有該頂表面；以及覆蓋該第三頂部來形成該非揮發(fā)性記憶體裝置。前述的非揮發(fā)性記憶體裝置的制造方法，其中所述的形成該晶體管工件的步驟包括下列步驟提供一基板，其中該基板包括一基板部分；在該基板上方形成一第一介電層，其中該第一介電層包括一第一介電部分；在該第一介電層上方形成一第二導(dǎo)電層，其中該第二導(dǎo)電層包括一導(dǎo)電部分和該第一導(dǎo)電層；在該第二導(dǎo)電層上形成一第二介電層，其中該第二介電層包括一第二介電部分和一第三介電部分；藉由將該第二介電部分、該導(dǎo)電部分、該第一介電部分和該基板部分移除，形成一溝槽結(jié)構(gòu)，以留下該第二介電層的該第三介電部分和該第二導(dǎo)電層的該第一導(dǎo)電層；以及用一介電結(jié)構(gòu)填滿該溝槽結(jié)構(gòu)來形成該晶體
管工件。本發(fā)明的目的及解決其技術(shù)問題另外再采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種非揮發(fā)性記憶體裝置，該非揮發(fā)性記憶體裝置包括一晶體管結(jié)構(gòu)和一第一導(dǎo)電層。該導(dǎo)電層設(shè)置在該晶體管結(jié)構(gòu)中并具有一頂表面，其中該頂表面具有是有限的一最小擬合曲率半徑。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的非揮發(fā)性記憶體裝置，其中所述的晶體管結(jié)構(gòu)包括一基板，具有一頂部；一穿隧層，設(shè)置在該基板的該頂部上，其中該第一導(dǎo)電層設(shè)置在該穿隧層上并具有一底部；一溝槽隔離層，耦合于該基板的該頂部、該穿隧層和該第一導(dǎo)電層的該底部；一介電層，設(shè)置在該第一導(dǎo)電層和該溝槽隔離層上；以及一第二導(dǎo)電層，設(shè)置在該介電層上，其中該基 板的該頂部、該穿隧層和該導(dǎo)電層的該底部是成為對(duì)齊的；該第一導(dǎo)電層是一多晶硅浮動(dòng)?xùn)艠O層，該第二導(dǎo)電層是一控制柵極層，且更具有一第一表面和在該第一表面中的一擬合曲率半徑分布，其中該第一表面包括該頂表面和I禹合于該頂表面的一側(cè)表面；該擬合曲率半徑分布在該頂表面中具有該最小擬合曲率半徑；以及該頂表面平滑地延伸到該側(cè)表面。本發(fā)明的目的及解決其技術(shù)問題另外還采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種非揮發(fā)性記憶體裝置，該非揮發(fā)性記憶體裝置包括一第一導(dǎo)電層、一第二導(dǎo)電層和一介電層。該介電層設(shè)置在該第一導(dǎo)電層和該第二導(dǎo)電層之間，且具有一內(nèi)穹形表面。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的非揮發(fā)性記憶體裝置，還包括一基板，具有一頂部；一穿隧層，設(shè)置在該基板的該頂部上，其中該第二導(dǎo)電層設(shè)置在該穿隧層上并具有一底部；以及一溝槽隔離層，耦合于該基板的該頂部、該穿隧層和該導(dǎo)電層的該底部，其中該第一導(dǎo)電層設(shè)置在該介電層上，且該介電層設(shè)置在該第二導(dǎo)電層和該溝槽隔離層上；該介電層更具有一外穹形表面、一內(nèi)側(cè)表面和一外側(cè)表面；該內(nèi)穹形表面具有一第一底部和形成一內(nèi)圓形尖端的一第一頂部；該外穹形表面具有一第二底部和形成一外圓形尖端的一第二頂部；該第一底部平滑地延伸到該內(nèi)側(cè)表面和該第一頂部；以及該第二底部平滑地延伸到該外側(cè)表面和該第二頂部。本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。借由上述技術(shù)方案，本發(fā)明非揮發(fā)性記憶體裝置及其制造方法至少具有下列優(yōu)點(diǎn)及有益效果利用本發(fā)明的制造方法形成一第一導(dǎo)電結(jié)構(gòu)，其中該第一導(dǎo)電結(jié)構(gòu)具有一第一頂部；以及，將該第一頂部轉(zhuǎn)換為一第二頂部，該第二頂部具有一穹形表面。上述穹形表面能夠減少漏電流的產(chǎn)生，提高元件的資料保存力。綜上所述，本發(fā)明是有關(guān)于一種非揮發(fā)性記憶體裝置及其制造方法。該非揮發(fā)性記憶體裝置的制造方法包括下列步驟形成一導(dǎo)電層，其中該導(dǎo)電層具有一第一頂部；以及，將該第一頂部轉(zhuǎn)換為一第二頂部，該第二頂部具有一穹形表面。該非揮發(fā)性記憶體裝置包括一晶體管結(jié)構(gòu)；以及一第一導(dǎo)電層，設(shè)置在該晶體管結(jié)構(gòu)中并具有一頂表面，其中該頂表面具有是有限的一最小擬合曲率半徑。本發(fā)明在技術(shù)上有顯著的進(jìn)步，并具有明顯的積極效果，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。


圖I是本發(fā)明一實(shí)施例所提供一非揮發(fā)性記憶體裝置的制造方法的流程圖。圖2A、圖2B、圖2C、圖2D、圖2E和圖2F是本發(fā)明一實(shí)施例所提供該非揮發(fā)性記憶體裝置的制造方法的示意圖。圖2G是本發(fā)明一實(shí)施例所提供用于在圖2F中配置的一可替代配置的示意圖。圖3是本發(fā)明一實(shí)施例所提供一非揮發(fā)性記憶體裝置的示意圖。
圖4是本發(fā)明一實(shí)施例所提供另一非揮發(fā)性記憶體裝置的示意圖。41,81 :基板411、51 :基板部分42、44、48、66、88 :介電層43、49:導(dǎo)電層431、53:導(dǎo)電部分44S、52S、53S、54S、56S、66S、76S :頂表面45 :溝槽結(jié)構(gòu)45S、9S :表面46:介電結(jié)構(gòu)46A :襯墊氧化物層46B :填料氧化物46Q、421、52、441、54、56Q、66Q、76 :介電部分47 :氧化層50:晶體管工件501 :介電模塊51D、511D、52D、53D、83D、83P :側(cè)表面531、631、731、831、8322、8822、8842、9322 :頂部53E :頂邊緣部分56 :平坦化結(jié)構(gòu)60 :工件63、83:導(dǎo)電層632 :子部分633 :暴露的邊緣修剪表面80:晶體管結(jié)構(gòu)82:穿隧層83:導(dǎo)電層832 :穹形表面8321、835、8821、8841、9321 :底部
86 :溝槽隔離層882 :外穹形表面882D :外側(cè)表面884:內(nèi)穹形表面884D:內(nèi)側(cè)表面89:控制柵極層91、91A、91B、93、94 :非揮發(fā)性記憶體裝置932 :頂表面 DSUDS2:特定距離H83 :高度L83 :長度MR :遮罩區(qū)域NR :非遮罩區(qū)域Rl :擬合曲率半徑分布RM:最小擬合曲率半徑TH1、TH2 :所移除厚度TH53、TH54、TH88 :厚度W83:寬度
具體實(shí)施例方式為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的非揮發(fā)性記憶體裝置及其制造方法其具體實(shí)施方式
、結(jié)構(gòu)、方法、步驟、特征及其功效，詳細(xì)說明如后。有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)及功效，在以下配合參考圖式的較佳實(shí)施例的詳細(xì)說明中將可清楚呈現(xiàn)。通過具體實(shí)施方式
的說明，應(yīng)當(dāng)可對(duì)本發(fā)明為達(dá)成預(yù)定目的所采取的技術(shù)手段及功效獲得一更加深入且具體的了解，然而所附圖式僅是提供參考與說明之用，并非用來對(duì)本發(fā)明加以限制。請(qǐng)參閱圖I所示，其為本發(fā)明一實(shí)施例所提供一非揮發(fā)性記憶體裝置的制造方法300的流程圖，其中用于詳細(xì)解說制造方法300的圖形顯示在圖2A、圖2B、圖2C、圖2D、圖2E和圖2F中。用于圖I中流程的下列敘述涉及制造多個(gè)非揮發(fā)性記憶體單元中的一個(gè)。在步驟302中，提供一基板41，基板41包括一基板部分411和一基板部分51。例如，基板41是一半導(dǎo)體基板，比如一娃基板。在步驟304中，在基板41上形成一介電層42,介電層42包括一介電部分421和一介電部分52。例如，介電層42是一氧化物層，比如一氧化硅(SiO2)層。在步驟306中，在介電層42上形成一導(dǎo)電層43，導(dǎo)電層43包括一導(dǎo)電部分431和一導(dǎo)電部分53。例如，導(dǎo)電層43是一多晶娃層。在步驟308中，在導(dǎo)電層43上形成一介電層44,介電層44包括一介電部分441和一介電部分54。例如,介電層44是一硬遮罩層。介電層44可以是一氮化娃(Si3N4)層。在步驟310中，圖案化介電層44,應(yīng)用自對(duì)齊淺溝槽隔離(self-aligned shallowtrench isolation, SA-STI)過程來形成一溝槽結(jié)構(gòu)45。所述溝槽結(jié)構(gòu)45通過介電層44、導(dǎo)電層43和介電層42而向下延伸入基板41。例如，介電層44配置在其上具有一遮罩區(qū)域和一非遮罩區(qū)域。該自對(duì)齊淺溝槽隔離過程在該非遮罩部分中形成溝槽結(jié)構(gòu)45。溝槽結(jié)構(gòu)45用于將多個(gè)記憶體單元區(qū)域分開。通過步驟310，藉由將介電部分441、導(dǎo)電部分431、介電部分421和基板411部分移除,形成溝槽結(jié)構(gòu)45,以留下介電部分54、導(dǎo)電部分53、介電部分52和基板部分51。介電部分54和導(dǎo)電部分53 (是一導(dǎo)電層)可分別作為一遮罩層和一浮動(dòng)?xùn)艠O層。介電部分52和基板部分51可分別形成該非揮發(fā)性記憶體裝置的一穿隧層和一基板。在步驟312中，形成一介電結(jié)構(gòu)46來填滿溝槽結(jié)構(gòu)45。例如，介電結(jié)構(gòu)46是一填料介電物并包括一可選擇的襯墊氧化物層46A和一填料氧化物46B。例如，該填料氧化物可以是藉由采用一高密度等離子體(high density plasma, HDP)沉積或者一玻璃懸涂(spinon glass, S0G)技術(shù)而形成的。在步驟314 中，化學(xué)機(jī)械研磨(chemical-mechanical polishing, CMP)過程或者 回蝕過程被應(yīng)用來平坦化介電結(jié)構(gòu)46，其中介電結(jié)構(gòu)46被處理直到暴露介電部分54為止。利用步驟314，介電結(jié)構(gòu)46具有被留下的一平坦化結(jié)構(gòu)56。結(jié)果，介電部分54的頂表面可以與平坦化結(jié)構(gòu)56的頂表面對(duì)齊。例如，平坦化結(jié)構(gòu)56被填補(bǔ)在溝槽結(jié)構(gòu)45中，并耦合于介電部分54、導(dǎo)電部分53(是一導(dǎo)電層)和介電部分52。在步驟316中，用大于介電部分54的厚度的一所移除厚度，回蝕或者藉由CMP處理平坦化結(jié)構(gòu)56來將平坦化結(jié)構(gòu)56的一部分移除，以使平坦化結(jié)構(gòu)56具有被留下的一介電層66。例如，步驟316是藉由一稀釋氫氟酸(dilute HF)清潔過程和一干蝕刻過程的其中之一而執(zhí)行的。例如，介電層66具有一頂表面，介電層66的該頂表面以一特定距離低于導(dǎo)電部分53的一頂表面。在步驟318中，將介電部分54移除，且能夠同時(shí)將導(dǎo)電部分53的一頂邊緣部分53E移除來使導(dǎo)電部分53具有被留下的一導(dǎo)電層63 (是一導(dǎo)電部分)。導(dǎo)電層63具有一頂部631，其中導(dǎo)電層63的頂部631可以具有一子部分632，且子部分632具有一暴露的邊緣修剪表面633。例如，導(dǎo)電部分53的頂邊緣部分53E被移除來形成暴露的邊緣修剪表面633，且步驟318是藉由使用一熱磷酸(hot H3PO4)清潔過程而執(zhí)行的。在步驟320中，藉由應(yīng)用一低溫氧化過程到暴露的邊緣修剪表面633，將子部分632轉(zhuǎn)變?yōu)橐谎趸瘜?7來將頂部631轉(zhuǎn)換為一頂部731，其中氧化層47覆蓋頂部731。例如，該低溫氧化過程包括從一低溫等離子體氧化過程、一自由基氧化過程和一臭氧清潔過程中所選的一個(gè)。在步驟322中，將氧化層47移除，且用與導(dǎo)電部分53的厚度相關(guān)的一所移除厚度，將介電層66的一部分移除，以將頂部731轉(zhuǎn)換為一頂部831并使介電層66和導(dǎo)電層63分別具有被留下的一導(dǎo)電層83和一介電部分76，其中導(dǎo)電層83具有頂部831，且頂部831是暴露的并具有一穹形表面(domed surface)832ο例如，步驟322是藉由使用一稀釋氫氟酸(dilute HF)清潔過程而執(zhí)行的。例如，介電部分76具有一頂表面,介電部分76的該頂表面以一特定距離高于介電部分52的一頂表面。在步驟324中，在介電部分76和導(dǎo)電層83的頂部831上形成一介電層48。例如，介電層48是沉積在介電部分76和導(dǎo)電層83的頂部831上的一氧化物氮化物氧化物(0N0)層。在步驟326中，在介電層48上形成一導(dǎo)電層49來形成該非揮發(fā)性記憶體裝置。例如，導(dǎo)電層49是ー多晶硅層，且介電層48是ー多晶硅間介電層。例如，介電層48是該非揮發(fā)性記憶體裝置的ー控制柵極層。請(qǐng)參閱圖2A、圖2B、圖2C、圖2D、圖2E和圖2F瑣事，其為本發(fā)明一實(shí)施例所提供非揮發(fā)性記憶體裝置91的制造方法300的示意圖。在圖2A-圖2F中，非揮發(fā)性記憶體裝置91包括兩個(gè)非揮發(fā)性記憶體裝置91A和91B，比如兩個(gè)浮動(dòng)?xùn)艠O非揮發(fā)性記憶體単元。為了下列的敘述便于理解，雖然討論將涉及每ー個(gè)非揮發(fā)性記憶體裝置，但將參考非揮發(fā)性記憶體裝置91A和91B的其中之一。例如，非揮發(fā)性記憶體裝置91A是ー NAND浮動(dòng)?xùn)艠O記憶體裝置和一 NOR浮動(dòng)?xùn)艠O記憶體裝置的其中之一。在圖2A中，已提供一基板41，基板41包括兩基板部分411和51。例如，基板41是一半導(dǎo)體基板，比如ー娃基板。在基板41上已形成一介電層42,介電層42包括兩介電 部分421和52。例如,介電層42是ー氧化物層，比如一氧化娃(SiO2)層。在介電層42上已形成一導(dǎo)電層43,導(dǎo)電層43包括兩導(dǎo)電部分431和53。例如，導(dǎo)電層43是ー多晶娃層。在導(dǎo)電層43上已形成一介電層44，介電層44包括兩介電部分441和54。例如，介電層44是ー硬遮罩層。介電層44可以是ー氮化娃(Si3N4)層。在圖2B中，藉由將介電部分441、導(dǎo)電部分431、介電部分421和基板部分411移除，溝槽結(jié)構(gòu)45已被形成，以留下介電部分54、導(dǎo)電部分53、介電部分52和基板部分51。溝槽結(jié)構(gòu)45從介電層44的頂表面44S通過介電層44、導(dǎo)電層43和介電層42而向下延伸入基板41。例如，應(yīng)用自對(duì)齊淺溝槽隔離(self-aligned shallow trench isolation,SA-STI)過程以形成溝槽結(jié)構(gòu)45。例如，介電部分54和導(dǎo)電部分53(是ー導(dǎo)電層)可分別作為ー遮罩層和一浮動(dòng)?xùn)艠O層。介電部分52和基板部分51可分別形成非揮發(fā)性記憶體裝置91A的一穿隧層和一基板。介電層44配置在其上具有ー遮罩區(qū)域MR和一非遮罩區(qū)域NR。該自對(duì)齊淺溝槽隔離過程在非遮罩部分NR形成溝槽結(jié)構(gòu)45。溝槽結(jié)構(gòu)45用于將多個(gè)非揮發(fā)性記憶體單元區(qū)域分開。例如，基板部分51的頂部511、介電部分52和導(dǎo)電部分53是成為對(duì)齊的。在圖2B中，已形成一介電結(jié)構(gòu)46來填滿溝槽結(jié)構(gòu)45，且形成一晶體管エ件50，介電結(jié)構(gòu)46作為ー填料介電物。在一具體實(shí)施例中，介電結(jié)構(gòu)46是ー氧化物結(jié)構(gòu)，且包括一襯墊氧化物層46A和一填料氧化物46B ;襯墊氧化物層46A是藉由一現(xiàn)場(chǎng)蒸汽生長(in-situ steam growth, ISSG)或者一熱處理過程(thermal process)而沉積在溝槽結(jié)構(gòu)45的表面45S上，然后填料氧化物46B是在襯墊氧化物層46A上形成的來填滿溝槽結(jié)構(gòu)45。例如，填料氧化物46B可以是藉由采用一高密度等離子體(high density plasma, HDP)沉積或者一玻璃懸涂(spin on glass, S0G)技術(shù)而形成的。例如，介電結(jié)構(gòu)46包括一介電部分46Q、一介電部分56Q和一介電層66。例如，晶體管エ件50可包括基板部分51、介電部分52和一介電模塊501,其中介電部分52設(shè)置在基板部分51上，導(dǎo)電部分53設(shè)置在晶體管エ件50中，且介電模塊501耦合于基板部分51、介電部分52和導(dǎo)電部分53。介電模塊501包括介電部分54和介電結(jié)構(gòu)46,其中介電部分54是設(shè)置在導(dǎo)電部分53(是ー導(dǎo)電層)上和在介電結(jié)構(gòu)46下面,且介電結(jié)構(gòu)46稱合于介電部分54、導(dǎo)電部分53和介電部分52。導(dǎo)電部分53包括一頂邊緣部分53E和一導(dǎo)電層63 (是ー導(dǎo)電部分),且是設(shè)置在介電部分52上和介電模塊501下面。例如，介電部分54、導(dǎo)電部分53和介電部分52由介電結(jié)構(gòu)46所圍繞。在圖2C中，化學(xué)機(jī)械研磨(CMP)過程或者回蝕過程已被應(yīng)用來平坦化介電結(jié)構(gòu)46,且由介電部分54的頂表面54S所停止。因此，介電結(jié)構(gòu)46的介電部分46Q(顯不在圖2B中)可以予以移除來暴露介電部分54，并使介電結(jié)構(gòu)46具有被留下的一平坦化結(jié)構(gòu)56，其中導(dǎo)電部分53具有ー頂表面53S和一厚度TH53。平坦化結(jié)構(gòu)56包括介電部分56Q和介電層66，介電部分56Q具有一所移除厚度THl，且介電部分54的頂表面可以與平坦化結(jié)構(gòu)56的頂表面對(duì)齊。在圖2D中，用大于介電部分54的厚度TH54的所移除厚度THl，已回蝕或者藉由CMP處理平坦化結(jié)構(gòu)56來將平坦化結(jié)構(gòu)56的介電部分56Q移除，并使平坦化結(jié)構(gòu)56具有被留下的介電層66。例如，平坦化結(jié)構(gòu)56的部分56Q已是藉由一稀釋氫氟酸(dilute HF)清潔過程和一干蝕刻過程的其中之一而移除的。例如，介電層66具有ー頂表面66S,頂表面66S以一特定距離DSl低于導(dǎo)電部分53的頂表面53S。介電層66包括兩介電部分66Q和76，其中介電部分66Q具有一所移除厚度TH2。
在圖2D中，已將介電部分54移除，且能夠同時(shí)將導(dǎo)電部分53的頂邊緣部分53E (顯示在圖2B中)移除來使導(dǎo)電部分53的導(dǎo)電層63 (是ー導(dǎo)電部分)留下并形成ーエ件60。導(dǎo)電層63包括一頂部631,其中導(dǎo)電層63的頂部631可以具有一子部分632,且子部分632具有一暴露的邊緣修剪表面633。例如，頂邊緣部分53E被移除來形成暴露的邊緣修剪表面633，且熱磷酸(hot H3P04)清潔過程是使用來移除介電部分54和頂邊緣部分53E。例如,エ件60可以包括基板部分51、介電部分52、導(dǎo)電層63和介電層66。介電層66包括兩介電部分66Q和76,設(shè)置在基板部分51上,且稱合于介電部分52和導(dǎo)電層63。例如，介電部分52和導(dǎo)電層63由介電層66所圍繞。在圖2E中，藉由應(yīng)用一低溫氧化過程到暴露的邊緣修剪表面633，將子部分632轉(zhuǎn)變?yōu)椹`氧化層47來將頂部631轉(zhuǎn)換為ー頂部731，其中氧化層47覆蓋頂部731。例如，該低溫氧化過程包括從ー低溫等離子體氧化過程、ー自由基氧化過程和一臭氧清潔過程中所選的ー個(gè)。例如，在該低溫等離子體氧化過程期間，導(dǎo)電層63的溫度是在600°C和700°C之間的范圍內(nèi)；在該自由基氧化過程期間，導(dǎo)電層63的溫度是在600°C和700°C之間的范圍內(nèi)；在該臭氧清潔過程期間，導(dǎo)電層63的溫度是在400°C和500°C之間的范圍內(nèi)。例如，該低溫氧化過程包括一等向氧化過程，導(dǎo)電層63的頂部631在暴露的邊緣修剪表面633上損壞，且在暴露的邊緣修剪表面633上的該損壞在該低溫等離子體氧化過程期間被修理。在圖2F中，已將氧化層47移除，且用與導(dǎo)電部分53的厚度TH53 (顯示在圖2C中)相關(guān)的一所移除厚度TH2，將介電層66的介電部分66Q (顯示在圖2E中)移除，以將頂部731轉(zhuǎn)換為ー頂部831并使導(dǎo)電層63和介電層66分別具有被留下的一導(dǎo)電層83和一介電部分76，其中導(dǎo)電83具有頂部831，且頂部831是暴露的并具有ー穹形表面832。例如，一稀釋氫氟酸(dilute HF)清潔過程是使用來移除氧化層47和介電層66的介電部分66Q。例如，介電部分76具有ー頂表面76S,頂表面76S以ー特定距離DS2高于介電部分52的一頂表面52S，且介電部分76形成非揮發(fā)性記憶體裝置91A的一溝槽隔離層。例如，導(dǎo)電層63的頂部631具有一第一前視蓋輪廓(front-view cap profile),導(dǎo)電層83的頂部831具有一第二前視蓋輪廓，該第一前視蓋輪廓和該第二前視蓋輪廓分別具有一第一最小擬合曲率半徑(minimum fitted curvature radius)和一第二最小擬合曲率半徑，且該第一最小擬合曲率半徑小于該第二最小擬合曲率半徑。例如，穹形表面832具有一底部8321和耦合于底部8321的ー頂部8322，且頂部8322形成一圓形尖端(或者一圓頂)。導(dǎo)電層83更具有一側(cè)表面83D，且底部8321平滑地延伸到側(cè)表面83D和頂部8322。例如，導(dǎo)電層83具有長度L83、寬度W83 (在垂直于紙面的方向)和高度H83，其中高度H83是大于長度L83，以及/或者高度H83是大于寬度W83，或者高度H83是大于導(dǎo)電層83的側(cè)向覽度。在圖2F中，在介電部分76和導(dǎo)電層83的頂部831上已形成一介電層48。例如，介電層48是沉積在介電部分76和頂部831上的ー氧化物氮化物氧化物(ONO)層。在圖2F中，在介電層48上已形成一導(dǎo)電層49來形成非揮發(fā)性記憶體裝置91A。例如，導(dǎo)電層49是ー多晶娃層,且介電層48是ー多晶娃間介電層。例如，導(dǎo)電層83和導(dǎo)電層49分別形成非揮發(fā)性記憶體裝置91A的一浮動(dòng)?xùn)艠O層和ー控制柵極層。 請(qǐng)參閱圖2G所示，其為本發(fā)明一實(shí)施例所提供用于在圖2F中配置的一可替代配置的示意圖。在圖2F)和圖2G中具有相同符號(hào)的元件具有相似的功能。如圖2G所示，導(dǎo)電層83的頂部831具有ー頂表面932，其中頂表面932具有是有限的一最小擬合曲率半徑(minimum fitted curvature radius)RM0例如，導(dǎo)電層83更具有一表面9S和在表面9S中的ー擬合曲率半徑分布Rl，其中表面9S包括頂表面932和稱合于頂表面932的ー側(cè)表面83D。擬合曲率半徑分布Rl在頂表面932中具有最小擬合曲率半徑RM。例如，頂表面932和側(cè)表面83D具有一倒置的U形橫斷面。例如,頂表面932是ー穹形表面并平滑地延伸到側(cè)表面83D。頂表面932是由ー方法所制造，該方法相同于制造頂表面832的方法。例如，頂表面932具有一底部9321和耦合于底部9321的ー頂部9322，且頂部9322可以形成一圓形尖端(或者ー圓頂)。底部9321平滑地延伸到側(cè)表面83D和頂部9322。例如，當(dāng)持續(xù)縮小NAND記憶體單元的大小時(shí)，由于在浮動(dòng)?xùn)艠O層的頂邊緣上的較小曲率半徑、較薄的多晶娃間介電層和較小的稱合率，在規(guī)劃(programming)操作期間通過多晶硅間介電層，較高的電場(chǎng)在該浮動(dòng)?xùn)艠O層的該頂邊緣上被感應(yīng)出來。為了克服此問題，具有圓形尖端的浮動(dòng)?xùn)艠O層(比如導(dǎo)電層83)被提供以用于NAND快閃記憶體単元，其中該圓形尖端具有大的曲率半徑。例如，提供較低熱預(yù)算過程的低溫氧化過程調(diào)變?cè)搱A形尖端，且對(duì)于自對(duì)齊淺溝槽隔離的單元摻雜輪廓沒有影響。在一實(shí)施例中，根據(jù)圖2A-圖2G而提供ー種非揮發(fā)性記憶體裝置91A的制造方法，該制造方法包括下列步驟形成ー導(dǎo)電層63，其中導(dǎo)電層63具有ー頂部631 ;以及，將頂部631轉(zhuǎn)換為ー頂部831，頂部831具有ー穹形表面832。例如，該制造方法更包括形成一エ件60的步驟,其中エ件60可以包括基板部分51、介電部分52、導(dǎo)電層63和介電層66。介電部分52設(shè)置在基板部分51上,導(dǎo)電層63設(shè)置在介電部分52上,且介電層66設(shè)置在基板部分51上并稱合于介電部分52和導(dǎo)電層63。在一實(shí)施例中，根據(jù)圖2A)-圖2G而提供ー種非揮發(fā)性記憶體裝置91A的制造方法，該制造方法包括下列步驟形成一晶體管エ件50和設(shè)置在晶體管エ件50中的一導(dǎo)電層(比如導(dǎo)電部分53);以及，形成該導(dǎo)電層的ー頂表面932，其中頂表面932具有是有限的一最小擬合曲率半徑RM。例如，頂表面932更具有在其中的ー擬合曲率半徑分布Rl和ー頂部9322，且是由轉(zhuǎn)換晶體管エ件50和導(dǎo)電層(比如導(dǎo)電部分53)所形成，其中擬合曲率半徑分布Rl在頂部9322中具有最小擬合曲率半徑RM。例如，頂表面932是由移除晶體管エ件50的一部分和該導(dǎo)電層的一部分所形成，其中晶體管エ件50的該部分包括介電部分46Q、54、56Q和66Q,該導(dǎo)電層的該部分包括頂邊緣部分53E和子部分632。例如，頂表面932可以是穹形表面832。請(qǐng)參閱圖3所示，其為本發(fā)明一實(shí)施例所提供一非揮發(fā)性記憶體裝置93的示意圖。如圖所示，非揮發(fā)性記憶體裝置93包括一晶體管結(jié)構(gòu)80和一導(dǎo)電層83。導(dǎo)電層83設(shè)置在晶體管結(jié)構(gòu)80中并具有ー穹形表面832。例如，晶體管結(jié)構(gòu)80包括一基板81、ー穿隧層82、ー溝槽隔離層86、ー控制柵極層89和一介電層88。例如，導(dǎo)電層83作為ー浮動(dòng)?xùn)艠O層?；?1包括ー頂部811。穿隧層82設(shè)置在基板81的頂部811上，其中導(dǎo)電層83設(shè)置在穿隧層82上并具有一底部835。溝槽隔離層86耦合于基板81的頂部811、穿隧層82和導(dǎo)電層83的底部835。介電層88設(shè)置在導(dǎo)電層83和溝槽隔離層86上?？刂茤艠O層89設(shè)置在介電層88上。例如，頂部811、穿隧層82和底部835由溝槽隔離層86所圍繞，且溝槽隔離層86設(shè)置在基板81上。例如，基板81的頂部811、穿隧層82和導(dǎo)電層83的底部835是成為對(duì)齊的。導(dǎo)電層83可以是ー多晶娃浮動(dòng)?xùn)艠O層。例如，穹形表面832具有一底部8321和稱合于底部8321的ー頂部8322，且頂部8322形成一圓形尖端或者一圓頂。導(dǎo)電層83更具有一側(cè)表面83D，且底部8321平滑地延伸到側(cè)表面83D和頂部8322。例如，導(dǎo)電層83具有長度L83、寬度W83 (在垂直于紙面的方向)和高度H83，其中高度H83是大于長度L83，以及/或者高度H83是大于寬度W83，或者高度H83是大于導(dǎo)電層83的側(cè)向?qū)挾?。例如，穹形表?32耦合于側(cè)表面83D，且穹形表面832和側(cè)表面83D具有一倒置的U形橫斷面。在一實(shí)施例中，非揮發(fā)性記憶體裝置93包括ー控制柵極層89、ー導(dǎo)電層83和一介電層88。介電層88設(shè)置在控制柵極層89和導(dǎo)電層83之間，且具有一內(nèi)穹形表面884，其中內(nèi)穹形表面884與穹形表面832相一致。例如,介電層88更具有一外穹形表面882、一內(nèi)側(cè)表面884D和一外側(cè)表面882D,其中內(nèi)側(cè)表面884D與側(cè)表面83D相一致。例如，介電層88具有一厚度TH88，且外穹形表面882是藉由厚度TH88從內(nèi)穹形表面884所偏離出的。例如，內(nèi)穹形表面884具有一底部8841和耦合于底部8841的ー頂部8842，且外穹形表面882具有一底部8821和耦合于底部8821的ー頂部8822。頂部8842形成一內(nèi)圓形尖端，且頂部8822形成一外圓形尖端。底部8841平滑地延伸到內(nèi)側(cè)表面884D和頂部8842，且底部8821平滑地延伸到外側(cè)表面882D和頂部8822。例如，外穹形表面882耦合于外側(cè)表面882D，且外穹形表面882和外側(cè)表面882D具有一倒置的U形橫斷面。
請(qǐng)參閱圖4所示，其為本發(fā)明一實(shí)施例所提供另ー非揮發(fā)性記憶體裝置94的示意圖。在圖3和圖4中具有相同符號(hào)的元件具有相似的功能。如圖4所示，非揮發(fā)性記憶體裝置94包括一晶體管結(jié)構(gòu)80和一導(dǎo)電層83。導(dǎo)電層83設(shè)置在晶體管結(jié)構(gòu)80中并具有一頂表面932，其中頂表面932具有是有限的一最小擬合曲率半徑RM。例如，晶體管結(jié)構(gòu)80包括一基板81、一穿隧層82、ー溝槽隔離層86、ー控制柵極層89和一介電層88。
例如，導(dǎo)電層83更具有一表面9S和在表面9S中的ー擬合曲率半徑分布R1，其中表面9S包括頂表面932和耦合于頂表面932的ー側(cè)表面83D。擬合曲率半徑分布Rl在頂表面932中具有最小擬合曲率半徑RM。例如，頂表面932和側(cè)表面83D具有一倒置的U形橫斷面。例如，頂表面932是ー穹形表面并平滑地延伸到側(cè)表面83D。例如，頂表面932具有一底部9321和耦合于底部9321的ー頂部9322，且頂部9322可以形成一圓形尖端(或者ー圓頂)。底部9321平滑地延伸到側(cè)表面83D和頂部9322。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述掲示的方法及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案 的范圍內(nèi)。
權(quán)利要求
1.一種非揮發(fā)性記憶體裝置的制造方法，其特征在于其包括以下步驟 形成一第一導(dǎo)電結(jié)構(gòu)，其中該第一導(dǎo)電結(jié)構(gòu)具有一第一頂部；以及 將該第一頂部轉(zhuǎn)換為一第二頂部，該第二頂部具有一穹形表面。
2.根據(jù)權(quán)利要求I所述的非揮發(fā)性記憶體裝置的制造方法，其特征在于其還包括下列步驟 形成一工件，其中該工件包括該第一導(dǎo)電結(jié)構(gòu)和耦合于該第一導(dǎo)電結(jié)構(gòu)的一第一介電結(jié)構(gòu)，該第一頂部具有一子部分，該子部分具有一暴露的邊緣修剪表面，且所述形成該工件的步驟包括下列步驟 提供一基板； 在該基板上方形成一第一介電層； 在該第一介電層上方形成一第一導(dǎo)電層； 在該第一導(dǎo)電層上形成一第二介電層； 圖型化并移除該第二介電層、該第一導(dǎo)電層、該第一介電層和該基板的部分，形成一殘留第二介電層、一殘留第一導(dǎo)電層、一殘留第一介電層以及一溝槽結(jié)構(gòu)，其中該殘留第一導(dǎo)電層形成該第一導(dǎo)電結(jié)構(gòu)，且該第一導(dǎo)電結(jié)構(gòu)具有一上表面； 用一介電結(jié)構(gòu)填滿該溝槽結(jié)構(gòu)； 平坦化并移除部分該介電結(jié)構(gòu)以形成一第一介電結(jié)構(gòu)，其中該第一介電結(jié)構(gòu)具有一上表面且該第一介電結(jié)構(gòu)的上表面低于該第一導(dǎo)電結(jié)構(gòu)的上表面； 移除該殘留第二介電層已暴露該第一導(dǎo)電結(jié)構(gòu)以形成該工件，其中該頂邊緣部分被移除來形成該暴露的邊緣修剪表面； 藉由對(duì)該暴露的邊緣修剪表面應(yīng)用一低溫氧化過程，將該子部分轉(zhuǎn)變?yōu)橐坏谝谎趸瘜?，以將該第一頂部轉(zhuǎn)換為一第三頂部，其中該第一氧化層覆蓋該第三頂部； 移除該第一氧化層，將該第三頂部轉(zhuǎn)換為該第二頂部；以及 覆蓋該第二頂部來形成該非揮發(fā)性記憶體裝置。
3.根據(jù)權(quán)利要求2所述的非揮發(fā)性記憶體裝置的制造方法，其特征在于其中 所述移除該介電結(jié)構(gòu)的步驟是藉由一稀釋氫氟酸清潔過程和一干蝕刻過程的其中之一而執(zhí)行的； 所述移除該殘留第二介電層的步驟是藉由使用一熱磷酸清潔過程而執(zhí)行的； 該第一頂部具有一第一前視蓋輪廓，該第二頂部具有一第二前視蓋輪廓，該第一前視蓋輪廓和該第二前視蓋輪廓分別具有一第一最小擬合曲率半徑和一第二最小擬合曲率半徑，且該第一最小擬合曲率半徑小于該第二最小擬合曲率半徑； 該低溫氧化過程包括從一低溫等離子體氧化過程、一自由基氧化過程和一臭氧清潔過程中所選的一個(gè)；以及 該低溫氧化過程包括一等向氧化過程，該第一頂部在該暴露的邊緣修剪表面損壞，且所述將該子部分轉(zhuǎn)變的步驟包括一修理該損壞的步驟。
4.一種非揮發(fā)性記憶體裝置的制造方法，其特征在于其包括以下步驟 形成一晶體管工件和設(shè)置在該晶體管工件中的一第一導(dǎo)電層；以及 形成該第一導(dǎo)電層的一頂表面，其中該頂表面具有是有限的一最小擬合曲率半徑。
5.根據(jù)權(quán)利要求4所述的非揮發(fā)性記憶體裝置的制造方法，其特征在于其中該晶體管工件包括一介電模塊，該第一導(dǎo)電層設(shè)置在該介電模塊下面； 該介電模塊包括一第一介電部分和一介電結(jié)構(gòu)，其中該第一介電部分具有一第一厚度，并設(shè)置在該第一導(dǎo)電層上和在該介電結(jié)構(gòu)下面，且該介電結(jié)構(gòu)稱合于該第一導(dǎo)電層；該介電結(jié)構(gòu)包括一第二介電部分、一第三介電部分和一介電層； 該第一導(dǎo)電層具有一第二厚度、一頂邊緣部分和一導(dǎo)電部分； 該制造方法還包括下列步驟 藉由一化學(xué)機(jī)械研磨過程和一回蝕過程的其中之一，將該介電結(jié)構(gòu)平坦化來移除該第二介電部分； 用大于該第一厚度的一所移除厚度將該第三介電部分移除，以留下該介電結(jié)構(gòu)的該介電層，其中該介電層包括一第四介電部分； 將該第一介電部分和該頂邊緣部分移除來留下該第一導(dǎo)電層的該導(dǎo)電部分，其中該導(dǎo)電部分包括一第一頂部，該第一頂部具有一子部分，該子部分具有一暴露的邊緣修剪表面，且該頂邊緣部分被移除來形成該暴露的邊緣修剪表面； 藉由對(duì)該暴露的邊緣修剪表面應(yīng)用一低溫氧化過程，將該子部分轉(zhuǎn)變?yōu)橐坏谝谎趸瘜?，以將該第一頂部轉(zhuǎn)換為一第二頂部，其中該第一氧化層覆蓋該第二頂部； 藉由移除該第一氧化層和該第四介電部分，將該第二頂部轉(zhuǎn)換為一第三頂部，其中該第三頂部具有該頂表面；以及 覆蓋該第三頂部來形成該非揮發(fā)性記憶體裝置。
6.根據(jù)權(quán)利要求4所述的非揮發(fā)性記憶體裝置的制造方法，其特征在于其中所述形成該晶體管工件的步驟包括下列步驟 提供一基板，其中該基板包括一基板部分； 在該基板上方形成一第一介電層，其中該第一介電層包括一第一介電部分； 在該第一介電層上方形成一第二導(dǎo)電層，其中該第二導(dǎo)電層包括一導(dǎo)電部分和該第一導(dǎo)電層； 在該第二導(dǎo)電層上形成一第二介電層，其中該第二介電層包括一第二介電部分和一第三介電部分； 藉由將該第二介電部分、該導(dǎo)電部分、該第一介電部分和該基板部分移除，形成一溝槽結(jié)構(gòu)，以留下該第二介電層的該第三介電部分和該第二導(dǎo)電層的該第一導(dǎo)電層；以及用一介電結(jié)構(gòu)填滿該溝槽結(jié)構(gòu)來形成該晶體管工件。
7.一種非揮發(fā)性記憶體裝置，其特征在于其包括 一晶體管結(jié)構(gòu)；以及 一第一導(dǎo)電層，設(shè)置在該晶體管結(jié)構(gòu)中并具有一頂表面，其中該頂表面具有是有限的一最小擬合曲率半徑。
8.根據(jù)權(quán)利要求7所述的非揮發(fā)性記憶體裝置，其特征在于其中所述的晶體管結(jié)構(gòu)包括 一基板，具有一頂部； 一穿隧層，設(shè)置在該基板的該頂部上，其中該第一導(dǎo)電層設(shè)置在該穿隧層上并具有一底部； 一溝槽隔離層，耦合于該基板的該頂部、該穿隧層和該第一導(dǎo)電層的該底部；一介電層，設(shè)置在該第一導(dǎo)電層和該溝槽隔離層上；以及 一第二導(dǎo)電層，設(shè)置在該介電層上，其中 該基板的該頂部、該穿隧層和該導(dǎo)電層的該底部是成為對(duì)齊的； 該第一導(dǎo)電層是一多晶硅浮動(dòng)?xùn)艠O層，該第二導(dǎo)電層是一控制柵極層，且更具有一第一表面和在該第一表面中的一擬合曲率半徑分布，其中該第一表面包括該頂表面和稱合于該頂表面的一側(cè)表面； 該擬合曲率半徑分布在該頂表面中具有該最小擬合曲率半徑；以及 該頂表面平滑地延伸到該側(cè)表面。
9.一種非揮發(fā)性記憶體裝置，其特征在于其包括 一第一導(dǎo)電層； 一第二導(dǎo)電層；以及 一介電層，設(shè)置在該第一導(dǎo)電層和該第二導(dǎo)電層之間，且具有一內(nèi)穹形表面。
10.根據(jù)權(quán)利要求9所述的非揮發(fā)性記憶體裝置，其特征在于其還包括 一基板，具有一頂部； 一穿隧層，設(shè)置在該基板的該頂部上，其中該第二導(dǎo)電層設(shè)置在該穿隧層上并具有一底部；以及 一溝槽隔離層，耦合于該基板的該頂部、該穿隧層和該導(dǎo)電層的該底部，其中 該第一導(dǎo)電層設(shè)置在該介電層上，且該介電層設(shè)置在該第二導(dǎo)電層和該溝槽隔離層上; 該介電層更具有一外穹形表面、一內(nèi)側(cè)表面和一外側(cè)表面； 該內(nèi)穹形表面具有一第一底部和形成一內(nèi)圓形尖端的一第一頂部； 該外穹形表面具有一第二底部和形成一外圓形尖端的一第二頂部； 該第一底部平滑地延伸到該內(nèi)側(cè)表面和該第一頂部；以及 該第二底部平滑地延伸到該外側(cè)表面和該第二頂部。
全文摘要
本發(fā)明是有關(guān)于一種非揮發(fā)性記憶體裝置及其制造方法。該非揮發(fā)性記憶體裝置的制造方法包括下列步驟形成一導(dǎo)電層，其中該導(dǎo)電層具有一第一頂部；以及，將該第一頂部轉(zhuǎn)換為一第二頂部，該第二頂部具有一穹形表面。該非揮發(fā)性記憶體裝置包括一晶體管結(jié)構(gòu)；以及一第一導(dǎo)電層，設(shè)置在該晶體管結(jié)構(gòu)中并具有一頂表面，其中該頂表面具有是有限的一最小擬合曲率半徑。
文檔編號(hào)H01L29/788GK102867785SQ20111019465
公開日2013年1月9日 申請(qǐng)日期2011年7月8日 優(yōu)先權(quán)日2011年7月8日
發(fā)明者盧棨彬 申請(qǐng)人:旺宏電子股份有限公司