專利名稱：一種非揮發(fā)性存儲器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非揮發(fā)性存儲器及其制造方法，具體涉及一種使用帶浮柵的碰撞 電離型MOSFET來作為基本結(jié)構(gòu)的非揮發(fā)性存儲器及其制造方法，屬于50納米以下的非揮 發(fā)性存儲器技術(shù)領(lǐng)域。
背景技術(shù)：
存儲器大致可分為兩類揮發(fā)性存儲器和非揮發(fā)性存儲器。揮發(fā)性存儲器在系統(tǒng) 關(guān)閉時立即失去存儲在內(nèi)的信息，它需要持續(xù)的電源供應(yīng)以維持數(shù)據(jù)。大部分的隨機存儲 器(RAM)都屬于揮發(fā)性存儲器。非揮發(fā)性存儲器在系統(tǒng)關(guān)閉或者無電源供應(yīng)時仍能繼續(xù)保 持數(shù)據(jù)信息。非揮發(fā)性存儲器又可分為兩類，電荷阱型存儲器和浮柵型存儲器。在浮柵型 存儲器中，電荷被存儲在浮柵中，它們在無電源供應(yīng)的情況下仍然可以保持。儲存在浮柵中 的電荷數(shù)量可以影響器件的閾值電壓，由此區(qū)分期間狀態(tài)的邏輯值1或0。
所有的浮柵型存儲器都具有類似的原始單元架構(gòu)，如圖1所示，它們都具有層疊 的柵極結(jié)構(gòu)，該層疊的柵極結(jié)構(gòu)設(shè)置于襯底101之上，依序由隧穿氧化層104、浮柵105、介 質(zhì)層106和控制柵極107所堆棧形成。并且，在柵極結(jié)構(gòu)兩側(cè)的襯底101中，設(shè)置有源區(qū) 102和漏區(qū)103。
自從1967年貝爾實驗室的D. Kahng和S. M. Sze提出浮柵結(jié)構(gòu)的非揮發(fā)性存儲器 后，基于柵堆疊的MOSFET結(jié)構(gòu)的浮柵型非揮發(fā)性存儲器就以其在容量、成本和功耗上的優(yōu) 勢成為半導(dǎo)體存儲器市場上的主流器件。但是，傳統(tǒng)MOSFET的最小亞閾值擺幅(SS)被限 制在60mv/dec，這限制了浮柵型存儲器的工作速度，而且，隨著半導(dǎo)體芯片集成度的不斷增 加，MOSFET的溝道長度也在不斷的縮短，當(dāng)MOSFET的溝道長度變得非常短時，其源、漏極間 的漏電流隨溝道長度的縮小也迅速上升。發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種新型的浮柵型非揮發(fā)性存儲器及其制備方法，以克服 短溝道效應(yīng)，并且提高亞閾值特性。
本發(fā)明提出的非揮發(fā)性存儲器，使用帶浮柵的碰撞電離型MOSFET作為基本結(jié)構(gòu)， 具體包括一個半導(dǎo)體襯底；在所述半導(dǎo)體襯底內(nèi)形成的電流溝道區(qū)域；在所述半導(dǎo)體襯底內(nèi)所述電流溝道區(qū)域的一側(cè)形成的具有第一種摻雜類型的漏區(qū)； 在所述半導(dǎo)體襯底內(nèi)所述電流溝道區(qū)域的非漏區(qū)側(cè)形成的具有第二種摻雜類型的源區(qū)；在所述電流溝道區(qū)域與所述源區(qū)之間形成的用于產(chǎn)生電離碰撞的碰撞電離區(qū)域； 覆蓋所述電流溝道區(qū)域形成的第一層?xùn)沤橘|(zhì)層；在所述第一層?xùn)沤橘|(zhì)層之上形成的作為電荷存儲節(jié)點的具有導(dǎo)電性的浮柵區(qū)；4覆蓋所述浮柵區(qū)形成的第二層?xùn)沤橘|(zhì)層； 在所述第二層?xùn)沤橘|(zhì)層之上形成的控制柵極。
進一步地，所述的半導(dǎo)體襯底為單晶硅或者為絕緣體上的硅(S0I)。所述的第一 層、第二層?xùn)沤橘|(zhì)層由二氧化硅、氮化硅、氮氧化硅或者高介電常數(shù)的絕緣材料而形成。所 述的浮柵區(qū)由摻雜的多晶硅、鎢、氮化鈦或者合金材料所形成。
更進一步地，所述的第一種摻雜類型為η型，所述的第二種摻雜類型為P型；或者， 所述的第一種摻雜類型為P型，所述的第二種摻雜類型為η型。
同時，本發(fā)明還提出了上述非揮發(fā)性存儲器的制造方法，包括 提供一個半導(dǎo)體襯底；形成第一層光刻膠；掩膜、曝光、刻蝕形成漏區(qū)需摻雜的圖形；離子注入形成第一種摻雜類型的漏區(qū)；剝除第一層光刻膠；形成第一層絕緣薄膜；形成第一層導(dǎo)電薄膜；形成第二層光刻膠；掩膜、曝光、刻蝕形成器件的浮柵；剝除第二層光刻膠；形成第二層絕緣薄膜；形成第二層導(dǎo)電薄膜；形成第三層光刻膠；掩膜、曝光、刻蝕形成器件的控制柵極；剝除第三層光刻膠；形成第四層光刻膠；掩膜、曝光、刻蝕形成源區(qū)需摻雜的圖形； 離子注入形成第二種摻雜類型的源區(qū)； 剝除第四層光刻膠； 形成第三層絕緣薄膜； 形成第五層光刻膠； 掩膜、曝光、刻蝕形成接觸孔； 剝除第五層光刻膠； 形成金屬接觸。
進一步地，所述的第一層、第二層絕緣薄膜為二氧化硅、氮化硅、氮氧化硅或者高 介電常數(shù)的絕緣材料。所述的第三層絕緣薄膜為二氧化硅或者為氮化硅。所述的第一層導(dǎo) 電薄膜為摻雜的多晶硅、鎢、氮化鈦或者合金材料。所述的第二層導(dǎo)電薄膜為金屬、合金或 者為摻雜的多晶硅。
本發(fā)明所提出的非揮發(fā)性存儲器使用帶浮柵的碰撞電離型MOSFET來作為基本結(jié) 構(gòu)，能夠克服短溝道效應(yīng)，并且在抑制亞閾值擺幅的同時提高驅(qū)動電流。本發(fā)明所提出的非 揮發(fā)性存儲器非常適用于集成電路芯片的制造，特別是低功耗芯片的制造。
圖1為一種現(xiàn)有技術(shù)的一種浮柵型非揮發(fā)性存儲器的截面圖。
圖2為本發(fā)明所提出的非揮發(fā)性存儲器的一個實施例的截面圖。
圖3至圖9為本發(fā)明所提出的非揮發(fā)性存儲器的一個實施例的制備工藝流程圖。
具體實施方式
下面結(jié)合附圖與具體實施方式
對本發(fā)明作進一步詳細的說明，在圖中，為了方便 說明，放大或縮小了層和區(qū)域的厚度，所示大小并不代表實際尺寸。盡管這些圖并不能完全 準(zhǔn)確的反映出器件的實際尺寸，但是它們還是完整的反映了區(qū)域和組成結(jié)構(gòu)之間的相互位 置，特別是組成結(jié)構(gòu)之間的上下和相鄰關(guān)系。
參考圖是本發(fā)明的理想化實施例的示意圖，本發(fā)明所示的實施例不應(yīng)該被認為僅 限于圖中所示區(qū)域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差。例如刻蝕得 到的曲線通常具有彎曲或圓潤的特點，但在本發(fā)明實施例中，均以矩形表示，圖中的表示是 示意性的，但這不應(yīng)該被認為是限制本發(fā)明的范圍。同時在下面的描述中，所使用的術(shù)語襯 底可以理解為包括正在工藝加工中的半導(dǎo)體襯底，可能包括在其上所制備的其它薄膜層。
圖2為本發(fā)明所提出的使用帶浮柵的碰撞電離型MOSFET來作為基本結(jié)構(gòu)的非揮 發(fā)性存儲器的一個實施例，它是沿該器件電流溝道長度方向的截面圖。如圖2所示，層疊的 柵極形成于襯底200之上，依序包括隧穿介質(zhì)層204、浮柵205、介質(zhì)層206和控制柵極207。 在柵極結(jié)構(gòu)兩側(cè)的襯底200中，設(shè)置有漏區(qū)201和源區(qū)202。絕緣層208是該器件的鈍化 層，它們將所述器件與其它器件隔開，并保護所述器件不受外界環(huán)境的影響。金屬層209、 210和211分別為該器件的漏極電極、柵極電極和源極電極。
在寫入數(shù)據(jù)前，浮柵205是不帶電的。對漏極和柵極施加合適的偏置電壓時，靠近 柵極下方的襯底表面會積累少數(shù)載流子(電子或空穴)而形成反型層203，從而形成電流溝 道。同時，在電流溝道與源區(qū)202之間的襯底部分(碰撞電離區(qū)域202，其長度比如為40納 米)中產(chǎn)生高電場，從而產(chǎn)生雪崩電流，電子被注入到浮柵205中，影響器件的閾值電壓，由 此區(qū)分期間狀態(tài)的邏輯值1或0。
本發(fā)明所公開的使用帶浮柵的碰撞電離型MOSFET來作為基本結(jié)構(gòu)的非揮發(fā)性存 儲器可以通過很多方法制造，以下所述的是制造如圖2所示的非揮發(fā)性存儲器的一個實施 例工藝流程。
首先，在輕摻雜ρ型的半導(dǎo)體襯底300上淀積一層光刻膠330，然后掩膜、曝光、刻 蝕形成漏區(qū)需摻雜的圖形，接著通過離子注入形成器件的η型漏區(qū)303，如圖3所示。
剝除光刻膠330后，在襯底300的表面氧化生長一層二氧化硅薄膜301，二氧化硅 薄膜301的厚度比如為10納米，然后淀積一層重摻雜η型雜質(zhì)離子的多晶硅薄膜302，如圖 4所示。接下來，淀積一層光刻膠，然后掩膜、曝光、刻蝕多晶硅薄膜302形成器件的浮柵，剝 除光刻膠后如圖5所示。
接下來，淀積一層絕緣薄膜304，比如為二氧化硅，厚度為10納米。繼續(xù)淀積一層 導(dǎo)電薄膜305，比如重摻雜η型的多晶硅，如圖6所示。接著淀積一層光刻膠，并掩膜、曝光、 刻蝕多晶硅薄膜305形成器件的控制柵極，然后剝除光刻膠，如圖7所示。
接下來，淀積一層新的光刻膠，然后掩膜、曝光、刻蝕形成源區(qū)需摻雜的圖形，并通 過離子注入工藝形成器件的P型源區(qū)306，剝除光刻膠后如圖8所示。
最后，淀積形成絕緣薄膜307，可以為氧化硅或者為氮化硅，并淀積一層光刻膠，然 后掩膜、曝光、刻蝕形成通孔結(jié)構(gòu)。剝除剩余的光刻膠后，淀積一層金屬308，金屬308比如 為鋁或鎢，然后刻蝕形成金屬接觸，如圖9所示。
如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的 實施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體 實例。
權(quán)利要求
1.一種非揮發(fā)性存儲器，其特征在于包括 一個半導(dǎo)體襯底；在所述半導(dǎo)體襯底內(nèi)形成的電流溝道區(qū)域；在所述半導(dǎo)體襯底內(nèi)所述電流溝道區(qū)域的一側(cè)形成的具有第一種摻雜類型的漏區(qū)； 在所述半導(dǎo)體襯底內(nèi)所述電流溝道區(qū)域的非漏區(qū)側(cè)形成的具有第二種摻雜類型的源區(qū)；在所述電流溝道區(qū)域與所述源區(qū)之間形成的用于產(chǎn)生電離碰撞的碰撞電離區(qū)域； 覆蓋所述電流溝道區(qū)域形成的第一層?xùn)沤橘|(zhì)層；在所述第一層?xùn)沤橘|(zhì)層之上形成的作為電荷存儲節(jié)點的具有導(dǎo)電性的浮柵區(qū)； 覆蓋所述浮柵區(qū)形成的第二層?xùn)沤橘|(zhì)層； 在所述第二層?xùn)沤橘|(zhì)層之上形成的控制柵極。
2.根據(jù)權(quán)利要求1所述的非揮發(fā)性存儲器，其特征在于，所述的半導(dǎo)體襯底為單晶硅 或者為絕緣體上的硅。
3.根據(jù)權(quán)利要求1所述的非揮發(fā)性存儲器，其特征在于，所述的第一層、第二層?xùn)沤橘|(zhì) 層材料為二氧化硅、氮化硅、氮氧化硅或者高介電常數(shù)的絕緣材料。
4.根據(jù)權(quán)利要求1所述的非揮發(fā)性存儲器，其特征在于，所述的浮柵區(qū)由摻雜的多晶 硅、鎢、氮化鈦或者合金材料所形成。
5.根據(jù)權(quán)利要求1所述的非揮發(fā)性存儲器，其特征在于，所述的第一種摻雜類型為η 型，所述的第二種摻雜類型為P型；或者所述的第一種摻雜類型為P型，所述的第二種摻雜 類型為η型。
6.一種如權(quán)利要求1所述的非揮發(fā)性存儲器的制造方法，其特征在于具體步驟包括 提供一個半導(dǎo)體襯底；形成第一層光刻膠；掩膜、曝光、刻蝕形成漏區(qū)需摻雜的圖形；離子注入形成第一種摻雜類型的漏區(qū)；剝除第一層光刻膠；形成第一層絕緣薄膜；形成第一層導(dǎo)電薄膜；刻蝕第一層導(dǎo)電薄膜形成器件的浮柵；形成第二層絕緣薄膜；形成第二層導(dǎo)電薄膜；刻蝕第二層導(dǎo)電薄膜形成器件的控制柵極；形成第二層光刻膠；掩膜、曝光、刻蝕形成源區(qū)需摻雜的圖形； 離子注入形成第二種摻雜類型的源區(qū)； 剝除第二層光刻膠； 形成第三層絕緣薄膜； 刻蝕第三層絕緣薄膜形成接觸孔； 形成金屬接觸。
7.根據(jù)權(quán)利要求6所述的非揮發(fā)性存儲器的制造方法，其特征在于，所述的第一層、第 二層絕緣薄膜材料為二氧化硅、氮化硅、氮氧化硅或者高介電常數(shù)的絕緣材料。
8.根據(jù)權(quán)利要求6所述的非揮發(fā)性存儲器的制造方法，其特征在于，所述的第一層導(dǎo) 電薄膜為摻雜的多晶硅、鎢、氮化鈦或者合金材料。
9.根據(jù)權(quán)利要求6所述的非揮發(fā)性存儲器的制造方法，其特征在于，所述的第二層導(dǎo) 電薄膜為金屬、合金，或者為摻雜的多晶硅；所述的第三層絕緣薄膜為二氧化硅或者為氮化 娃。
10.根據(jù)權(quán)利要求6所述的非揮發(fā)性存儲器的制造方法，其特征在于，所述的第一種摻 雜類型為η型，所述的第二種摻雜類型為ρ型；或者所述的第一種摻雜類型為ρ型，所述的 第二種摻雜類型為η型。
全文摘要
本發(fā)明屬于50納米以下的非揮發(fā)性存儲器技術(shù)領(lǐng)域，具體為一種非揮發(fā)性存儲器及其制造方法。本發(fā)明的非揮發(fā)性存儲器使用帶浮柵的碰撞電離型MOSFET作為基本結(jié)構(gòu)。本發(fā)明所提出的非揮發(fā)性存儲器能夠克服短溝道效應(yīng)，并且在抑制亞閾值擺幅的同時提高驅(qū)動電流。本發(fā)明還提出了所述非揮發(fā)性存儲器的制造方法。本發(fā)明所提出的非揮發(fā)性存儲器非常適用于集成電路芯片的制造，特別是低功耗芯片的制造。
文檔編號H01L29/788GK102034874SQ201010540309
公開日2011年4月27日 申請日期2010年11月11日 優(yōu)先權(quán)日2010年11月11日
發(fā)明者張衛(wèi), 林曦, 王鵬飛 申請人:復(fù)旦大學(xué)