非揮發(fā)性內(nèi)存單元及其制造方法
【專利摘要】本發(fā)明涉及一種非揮發(fā)性內(nèi)存單元，包含一基板，該基板的上表面形成一源極區(qū)及一漏極區(qū)。一第一介電層形成于源極區(qū)及漏極區(qū)之間,且近漏極區(qū)一側(cè),一選擇閘形成于該第一介電層上方。一穿隧介電層，形成于源極區(qū)及漏極區(qū)之間,且近源極區(qū)一側(cè)，并與第一介電層連接。一源極絕緣層，形成于源極區(qū)上方。穿隧介電層延伸至源極區(qū)并與該源極絕緣層相連接。一懸浮柵極區(qū)，形成于該穿隧介電層與較厚的源極絕緣層之表面上。一控制柵極區(qū)，形成于該懸浮柵極區(qū)之表面上，且該控制柵極區(qū)與該懸浮柵極區(qū)以一第二介電層相絕緣。本發(fā)明能夠減輕柵極引發(fā)源極漏電流效應(yīng)，并對(duì)導(dǎo)通電流大小有良好的控制，更能進(jìn)一步縮小內(nèi)存單元的單位面積與制造的完整性。
【專利說(shuō)明】非揮發(fā)性內(nèi)存單元及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種集成電路組件的結(jié)構(gòu)及其制造方法，尤其涉及一種非揮發(fā)性內(nèi)存單元的結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]非揮發(fā)性內(nèi)存(non-volatile memory)具有體積小、重量輕、省電、且數(shù)據(jù)不隨供應(yīng)電源斷電而消失的優(yōu)點(diǎn)，因此非常適合手持式電子裝置的應(yīng)用。目前隨著手持式電子裝置的普及，非揮發(fā)性內(nèi)存確已被大量地采用，舉凡作為多媒體的儲(chǔ)存媒介，或是維持電子系統(tǒng)的正常操作皆有其應(yīng)用。非揮發(fā)性內(nèi)存目前正處于一個(gè)需求量逐年增大，成本與售價(jià)卻逐年降低的正循環(huán)，已為半導(dǎo)體產(chǎn)業(yè)中相當(dāng)重要的產(chǎn)品之一。
[0003]請(qǐng)參考美國(guó)專利號(hào)US4，698，787。該非揮發(fā)性內(nèi)存單元為一傳統(tǒng)的堆棧閘式(stack-gate)非揮發(fā)性內(nèi)存結(jié)構(gòu)，具有一懸浮柵極區(qū)(floating gate)。在該內(nèi)存進(jìn)行寫入“ I ”的操作時(shí)，利用熱電子注入(hot-electron injection)的機(jī)制,將足夠數(shù)量的電子陷捕于該懸浮柵極區(qū)內(nèi)，而使該內(nèi)存單位的狀態(tài)為“ I” ;而在該內(nèi)存進(jìn)行寫入“O”或是抹除的操作時(shí)，利用福勒-諾德漢穿隧(Fowler-Nordheim tunneling)的機(jī)制,將電子排出該懸浮柵極區(qū)之外，而使該內(nèi)存單位的狀態(tài)為“O”。由于該內(nèi)存單元的狀態(tài)，決定于是否有足夠多的電子陷捕于該懸浮柵極區(qū)內(nèi)，因此即使移除供應(yīng)電源，該內(nèi)存單元的狀態(tài)仍得以維持，故稱為非揮發(fā)性內(nèi)存。然而此一堆棧閘式之非揮發(fā)性內(nèi)存單元有以下缺點(diǎn):第一、有過度抹除效應(yīng)。當(dāng)內(nèi)存單元進(jìn)行抹除操作時(shí)，可能導(dǎo)致過多的電子排出懸浮柵極區(qū)之外，而造成該內(nèi)存單元的等效晶體管組件的臨界電壓為負(fù)電壓，亦即使得該內(nèi)存單元常態(tài)為導(dǎo)通狀態(tài)而造成不必要之漏電流。第二、進(jìn)行抹除的操作時(shí)，需要較大的操作電流；在內(nèi)存進(jìn)行抹除操作時(shí)，源極電壓遠(yuǎn)高于懸浮柵極區(qū)的電壓，因此會(huì)造成柵極引發(fā)漏極漏電流(gate-1nduceddrain leakage, GIDL)效應(yīng),而產(chǎn)生從源極到基板的漏電流，因此操作上需要一個(gè)供電流能力較強(qiáng)之外接供應(yīng)電源，而使得整體電路的積體化不容易；另外，為了減輕該漏電流之程度，該源極乃以淡摻雜漏極(lightly-doped drain)的結(jié)構(gòu)實(shí)現(xiàn)；然而當(dāng)制程能力愈先進(jìn)，而幾何尺寸愈小時(shí)，輕摻雜漏極的結(jié)構(gòu)卻也容易造成信道的碰穿效應(yīng)(punch-througheffect)。因此在小于0.2微米的制程下制造堆棧閘式非揮發(fā)性內(nèi)存時(shí)，便舍棄輕摻雜漏極的結(jié)構(gòu)，而以深N型槽(deep Niell)的方式來(lái)隔離該源極以及基板而避免漏電流。然而為了節(jié)省面積，在一個(gè)由堆棧閘式非揮發(fā)性內(nèi)存所形成的內(nèi)存矩陣中，會(huì)有復(fù)數(shù)個(gè)內(nèi)存單元共享深N型槽；而該共享深N型槽之復(fù)數(shù)個(gè)內(nèi)存單元便由于結(jié)構(gòu)的限制，而必須同時(shí)進(jìn)行抹除的操作，因而犧牲了電路操作上的彈性。最后，在進(jìn)行寫入“I”的操作時(shí)，由于信道的電場(chǎng)強(qiáng)度較大，因此電子發(fā)生穿隧的機(jī)率較低，因而在操作上需要一較大的電流以增加操作速度。
[0004]請(qǐng)參考美國(guó)專利號(hào)US5，338，952，US5, 414，286，此習(xí)知技術(shù)為一分離閘式(split-gate)非揮發(fā)性內(nèi)存之結(jié)構(gòu)。與前述之習(xí)知技術(shù)相比，其具有額外的一選擇柵極區(qū)。由于該非揮發(fā)性內(nèi)存單元之等效晶體管組件，其信道區(qū)的導(dǎo)通需要懸浮柵極區(qū)以及選擇柵極區(qū)同時(shí)存在大于臨界電壓(threshold)之正電壓，因此可藉由對(duì)選擇柵極區(qū)電壓的控制，而避免常態(tài)漏電流的缺陷。但由于懸浮柵極區(qū)以及選擇柵極區(qū)并未重迭，因此代價(jià)是具有較大的芯片面積。除此之外，其寫入與抹除操作的原理與堆棧閘式非揮發(fā)性內(nèi)存一致。
[0005]請(qǐng)參考美國(guó)專利號(hào)US7，009，144, US7, 199，424，US7，407，857，此習(xí)知技術(shù)亦為一分離閘式非揮發(fā)性內(nèi)存之結(jié)構(gòu)，其中懸浮柵極區(qū)之底部存在一階梯狀結(jié)構(gòu)。該發(fā)明與前述之習(xí)知技術(shù)相比有兩個(gè)優(yōu)點(diǎn):第一、與前述之分離閘式非揮發(fā)性內(nèi)存之習(xí)知技術(shù)相比，此楔形結(jié)構(gòu)可降低懸浮柵極區(qū)與源極區(qū)之間的電容耦合程度，因此控制柵極區(qū)上所施加的電壓可以有較高比例耦合至懸浮柵極區(qū)，而使得內(nèi)存單元在進(jìn)行寫入或抹除操作時(shí)，能以較低之供應(yīng)電壓為之；第二、與前兩個(gè)習(xí)知技術(shù)相比較，此改良之分離閘式非揮發(fā)性內(nèi)存結(jié)構(gòu)雖然不能完全避免在進(jìn)行抹除操作時(shí)，所造成的柵極引發(fā)漏極漏電流效應(yīng)，但其楔形結(jié)構(gòu)能降低源極與懸浮柵極區(qū)之間的電場(chǎng)強(qiáng)度，從而減輕該源極到基板漏電流的程度，因此可避免使用輕摻雜漏極或是以深N型槽的制程，而使面積能進(jìn)一步縮小，降低成本。然而此非揮發(fā)性內(nèi)存單元之等效晶體管組件，其導(dǎo)通時(shí)導(dǎo)通電流大小將決定于該楔形結(jié)構(gòu)所形成之較厚之柵極介電層，造成該導(dǎo)通電流大小的變異較大，進(jìn)而影響內(nèi)存的良率。且該階梯狀結(jié)構(gòu)浮動(dòng)?xùn)艠O較厚之穿隧介電層，易導(dǎo)致漏極與源極間之短通路現(xiàn)象，進(jìn)而大幅限制該結(jié)構(gòu)之進(jìn)一步微縮之可能。
[0006]另外，上述之分離閘式非揮發(fā)性內(nèi)存之結(jié)構(gòu)，美國(guó)專利號(hào)US5, 338，952，US5, 414，286 與 US7, 009，144，US7, 199，424，US7, 407，857，于實(shí)施過程中，因形成浮動(dòng)閘所涉及之多重多晶硅蝕刻制程，易造成過度蝕刻之源極表面穿孔或淺蝕刻之多晶硅殘存，而難以穩(wěn)定維持該非揮發(fā)性內(nèi)存之完整性，進(jìn)而降低該分離閘式非揮發(fā)性內(nèi)存之可實(shí)現(xiàn)性。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的缺陷，提供一種非揮發(fā)性內(nèi)側(cè)，能夠減輕柵極引發(fā)漏極漏電流效應(yīng)所造成的漏電流，并對(duì)導(dǎo)通時(shí)的導(dǎo)通電流大小有良好的控制，更能進(jìn)一步配合先進(jìn)制程縮小內(nèi)存單元的單位面積和制造的完整性。
[0008]實(shí)現(xiàn)上述目的的技術(shù)方案是:
[0009]本發(fā)明一種非揮發(fā)性內(nèi)存單元，包含基板、第一介電層、穿隧介電層、源極絕緣層、選擇柵極區(qū)、懸浮柵極區(qū)、第二介電層、以及控制柵極區(qū)。該基板為一半導(dǎo)體基板，通常為P型娃基板。該基板具有一上表面。該基板中以摻雜方式形成一源極擴(kuò)散區(qū)及一漏極擴(kuò)散區(qū)。源極擴(kuò)散區(qū)及漏極擴(kuò)散區(qū)通常為η型摻雜區(qū)。該第一介電層形成于該基板的上表面，且位于該漏極擴(kuò)散區(qū)一側(cè)。穿隧介電層形成于該基板的上表面，且位于該源極擴(kuò)散區(qū)一側(cè)。該源極絕緣層形成于源極主摻閘區(qū)上方，該選擇柵極區(qū)形成于該第一介電層之上。該懸浮柵極區(qū)形成于該穿隧介電層與源極絕緣層的表面上，且該懸浮柵極區(qū)的一部份位于源極擴(kuò)散淡摻雜上方的穿隧介電層上方。該第二介電層形成于該懸浮柵極區(qū)的表面上。該控制柵極區(qū)形成于該懸浮柵極區(qū)的表面上，且該控制柵極區(qū)與該懸浮柵極區(qū)以該第二介電層相絕緣。
[0010]本發(fā)明又提出一種非揮發(fā)性內(nèi)存單元的制造方法，此方法之步驟首先為提供一基板。該基板為一半導(dǎo)體基板，通常為P型硅基板，且該基板具有上表面。接下來(lái)依次為形成第一介電層于該基板的上表面。形成多晶娃選擇柵極區(qū)于該第一介電層之上。形成一選擇閘側(cè)壁絕緣層。接著于選擇柵極未覆蓋之該基板上表面之上形成自對(duì)準(zhǔn)源極摻雜阻擋層，通常為氮化硅，以定義源極摻雜區(qū)域。以摻雜方式形成源極擴(kuò)散區(qū)，該源極擴(kuò)散區(qū)通常為η型摻雜區(qū)，且該源極摻雜形成一部分之漏極擴(kuò)散區(qū)。接著去除氮化硅后，同時(shí)藉由硅基板氧化形成穿隧介電層與源極絕緣層于源極摻雜區(qū)表面之上，該源極摻雜之?dāng)U散與摻雜加速生成之較厚源極絕緣層形成一自動(dòng)對(duì)準(zhǔn)分布，該源極摻雜之淡摻雜區(qū)形成于穿隧介電層與源極絕緣層相接處，并涵蓋穿隧介電層之一部分。該源極擴(kuò)散區(qū)摻雜之主摻雜區(qū)形成源極絕緣層之下方，并為該較厚之源極絕緣層全部涵蓋。接著形成自動(dòng)對(duì)準(zhǔn)之多晶硅浮動(dòng)?xùn)艠O，并移除選擇閘之漏極擴(kuò)散區(qū)側(cè)上方多余之多晶硅浮動(dòng)閘。接著于該懸浮柵極區(qū)及該選擇柵極區(qū)之上，形成一第二介電層。于該第二介電層之上，形成一控制柵極區(qū)。最后以摻雜方式形成一漏極擴(kuò)散區(qū)，漏極擴(kuò)散區(qū)通常為η型摻雜區(qū)。
[0011]本發(fā)明又提出另一種非揮發(fā)性內(nèi)存單元之制造方法，此方法之步驟首先為提供一基板。該基板為一半導(dǎo)體基板，通常為P型硅基板，且該基板具有上表面。接下來(lái)依次為形成第一介電層于該基板的上表面。形成多晶娃選擇柵極區(qū)于該第一介電層之上。形成一選擇閘側(cè)壁絕緣層。接著于選擇柵極未覆蓋之該基板上表面之上形成自對(duì)準(zhǔn)源極摻雜阻擋層，通常為氮化硅，以定義源極摻雜區(qū)域。以摻雜方式形成源極擴(kuò)散區(qū)，該源極擴(kuò)散區(qū)通常為η型摻雜區(qū)，且該源極摻雜形成一部分之漏極擴(kuò)散區(qū)。以氮化硅為自動(dòng)對(duì)準(zhǔn)阻隔，先藉由硅基板氧化形成源極絕緣層于源極摻雜區(qū)表面之上，接著去除氮化硅與表面殘余之介電層，再藉由第二次硅基板氧化形成穿隧介電層。該源極擴(kuò)散區(qū)摻雜之?dāng)U散與摻雜加速生成之較厚源極絕緣層形成一自動(dòng)對(duì)準(zhǔn)分布，該源極摻雜之淡摻雜區(qū)形成于穿隧介電層與源極絕緣層相接處，并涵蓋穿隧介電層之一部分。該源極擴(kuò)散摻雜之主摻雜區(qū)形成源極絕緣層之下方，并為該較厚之源極絕緣層全部涵蓋。接著形成自動(dòng)對(duì)準(zhǔn)之多晶硅浮動(dòng)?xùn)艠O，并移除選擇閘之漏極擴(kuò)散區(qū)側(cè)上方多余之多晶硅浮動(dòng)閘。該懸浮柵極因穿隧介電層之生成于源極絕緣層之后，形成一指向源極摻雜之凸出，有助于穿隧之進(jìn)行。接著于該懸浮柵極區(qū)及該選擇柵極區(qū)之上，形成一第二介電層。于該第二介電層之上，形成一控制柵極區(qū)。最后以摻雜方式形成一漏極區(qū)，漏極區(qū)通常為η型摻雜區(qū)。
[0012]本發(fā)明之功效在于，由于非揮發(fā)性內(nèi)存單元之懸浮柵極區(qū)與源極摻雜間之介電層厚度與摻雜過程所造成基板表面缺陷藉由硅基板氧化之修補(bǔ)，因源極擴(kuò)散摻雜濃度而自動(dòng)調(diào)整，使得當(dāng)該非揮發(fā)性內(nèi)存進(jìn)行抹除操作時(shí)，除了源極區(qū)與P型硅基板之間的水平與垂直電場(chǎng)強(qiáng)度能夠被有效地降低，誘發(fā)源極漏電流效應(yīng)之基板缺陷亦經(jīng)由氧化回火而獲得充分降低，因而減小了柵極弓I發(fā)源極漏電流效應(yīng)所造成之源極擴(kuò)散區(qū)到P型硅基板之漏電流，也進(jìn)而減低了供應(yīng)電源之供電流能力需求，使整體電路的積體化較易實(shí)現(xiàn)。
[0013]另外，此種結(jié)構(gòu)之分離閘式非揮發(fā)性內(nèi)存之結(jié)構(gòu)，因較厚的源極絕緣層，可充分提供形成浮動(dòng)?xùn)艠O之多重多晶硅蝕刻，對(duì)漏極表面以及源極擴(kuò)散表面之保護(hù)，在增加蝕刻除去浮動(dòng)閘間之多晶硅殘存情況下，得以保持該非揮發(fā)性內(nèi)存之完整性。此外，上述的改善也使得該非揮發(fā)性內(nèi)存單元之面積得以配合先進(jìn)制程而進(jìn)一步地被縮小，也進(jìn)一步地改善了成本和良率。
【專利附圖】

【附圖說(shuō)明】[0014]圖1為本發(fā)明非揮發(fā)性內(nèi)存單元的剖面示意圖；
[0015]圖2a為本發(fā)明非揮發(fā)性內(nèi)存單元的一種制造方法中形成選擇柵極區(qū)以及第一絕緣層的示意圖；
[0016]圖2b為基于圖2a的結(jié)構(gòu)形成側(cè)壁隔離層結(jié)構(gòu)的示意圖；
[0017]圖2c為基于圖2b的結(jié)構(gòu)形成源極η型摻雜區(qū)的示意圖；
[0018]圖2d為基于圖2c的結(jié)構(gòu)形成穿隧氧化層以及源極絕緣層的示意圖；
[0019]圖2e為基于圖2d的結(jié)構(gòu)形成反應(yīng)性離子蝕刻后的多晶硅層的示意圖；
[0020]圖2f為基于圖2e的結(jié)構(gòu)形成懸浮柵極區(qū)、漏極區(qū)以及源極區(qū)的示意圖；
[0021]圖2g為基于圖2f的結(jié)構(gòu)形成第二介電層的示意圖；
[0022]圖2h為基于圖2g的結(jié)構(gòu)形成控制柵極區(qū)的示意圖；
[0023]圖3a為本發(fā)明非揮發(fā)性內(nèi)存單元的另一種制造方法中形成選擇柵極區(qū)以及第一絕緣層的示意圖；
[0024]圖3b為基于圖3a的結(jié)構(gòu)形成側(cè)壁隔離層結(jié)構(gòu)的示意圖；
[0025]圖3c為基于圖3b的結(jié)構(gòu)形成源極η型摻雜區(qū)的示意圖；
[0026]圖3d為基于圖3c的結(jié)構(gòu)形成源極犧牲氧化絕緣層之示意圖；
[0027]圖3e為基于圖3d的結(jié)構(gòu)去除基板殘余氧化層以及部分源極絕緣層之示意圖；
[0028]圖3f為基于圖3e的結(jié)構(gòu)形成穿隧氧化層以及源極絕緣層的示意圖；
[0029]圖3g為基于圖3f的結(jié)構(gòu)形成反應(yīng)性離子蝕刻后的多晶硅層之示意圖；
[0030]圖3h為基于圖3g的結(jié)構(gòu)形成控制柵極區(qū)的示意圖；
[0031]標(biāo)記說(shuō)明:1為P型硅基板，Ia為上表面，3為選擇柵極區(qū)，4為第一絕緣層，5a為穿隧介電層，5b為源極絕緣層，6為犧牲氧化層之源極絕緣層，7為多晶硅層，8為懸浮柵極區(qū)，9為漏極區(qū)，10為源級(jí)區(qū)，11為第二介電層，12為控制柵極區(qū)，13為第一介電層，15為氮化硅側(cè)墻隔離層，17為二氧化硅或氮化硅復(fù)合側(cè)墻絕緣層，18為二氧化硅或氮化硅側(cè)墻隔
尚層O
【具體實(shí)施方式】
[0032]下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明。
[0033]以下說(shuō)明內(nèi)容的技術(shù)用語(yǔ)參照本【技術(shù)領(lǐng)域】習(xí)慣用語(yǔ)，如本說(shuō)明書對(duì)部分用語(yǔ)有加以說(shuō)明或定義，該部分用語(yǔ)的解釋以本說(shuō)明書說(shuō)明或定義為準(zhǔn)。另外，本說(shuō)明書所提及用語(yǔ)「上」、「下」、「于」等，在實(shí)施為可能的前提下，涵義可包含直接或間接地在某物或某參考對(duì)象之「上」、「下」，以及直接或間接地「于」某物或某參考對(duì)象，所謂「間接」是指其間尚有中間物或物理空間存在；當(dāng)提及「鄰近」、「之間」等用語(yǔ)時(shí)，在實(shí)施為可能的前提下，涵義可包含兩物或兩參考對(duì)象間存在其它中間物或空間，以及不存在其它中間物或空間。再者，以下內(nèi)容關(guān)于半導(dǎo)體制程，對(duì)于半導(dǎo)體制程領(lǐng)域所習(xí)見的氧化層生成、微影、蝕刻、清洗、擴(kuò)散、離子布植、化學(xué)暨物理氣相沉積等技術(shù)，若不涉及本發(fā)明的技術(shù)特征，將不予贅述。此外，圖標(biāo)所示組件的形狀、尺寸、比例等僅為示意，說(shuō)明書中敘述的參數(shù)與制程能力有關(guān)，是供本【技術(shù)領(lǐng)域】具有通常知識(shí)者了解本發(fā)明之用，而非對(duì)本發(fā)明之實(shí)施范圍加以限制。另外，說(shuō)明書中敘述的制造方法針對(duì)單一非揮發(fā)性內(nèi)存組件的制造而描述者，事實(shí)上本【技術(shù)領(lǐng)域】具有通常知識(shí)者皆可利用習(xí)知技術(shù)，而據(jù)以實(shí)施具產(chǎn)業(yè)利用性之由復(fù)數(shù)個(gè)非揮發(fā)性內(nèi)存單元所構(gòu)成之非揮發(fā)性內(nèi)存矩陣。
[0034]圖1為本發(fā)明非揮發(fā)性內(nèi)存單元的剖面示意圖。
[0035]請(qǐng)參考圖1所示。圖1包含了左右相對(duì)稱的兩組非揮發(fā)性內(nèi)存單元，以下針對(duì)圖中位于左半部的非揮發(fā)性內(nèi)存單元作說(shuō)明。該非揮發(fā)性內(nèi)存單元包含一基板，該基板通常為一 P型娃基板I。該P(yáng)型娃基板I具有一上表面la。該P(yáng)型娃基板I中設(shè)置一 η型摻雜層形成一漏極擴(kuò)散區(qū)9，以及另一 η型摻雜層形成一源極擴(kuò)散區(qū)10，該源極擴(kuò)散區(qū)10中η型摻雜區(qū)IOa即為濃度較淡之摻雜區(qū)；該漏極擴(kuò)散區(qū)9與該源極擴(kuò)散區(qū)10并不相鄰。
[0036]如圖1所示，該非揮發(fā)性內(nèi)存單元亦包含一第一介電層13、一穿隧介電層5a、一源極絕緣層5b，一選擇柵極區(qū)3、一第一絕緣層4、一懸浮柵極區(qū)8以及一控制柵極區(qū)12。
[0037]該第一介電層13是一柵極介電層，通常為氧化層，形成于該P(yáng)型娃基板I的上表面Ia上。第一介電層13厚度介于0.5納米至10納米之間，該第一介電層13厚度亦可等同于任何邏輯閘介電層厚度。
[0038]穿隧介電層5a，通常為一二氧化硅穿隧絕緣層，形成于第一介電層13與源極區(qū)10之間，且穿隧介電層5a的厚度介于5納米至15納米之間，通常為10納米。源極絕緣層5b形成于源極主摻閘區(qū)上方，且源極絕緣層5b的厚度介于10納米至50納米之間，通常為20納米。穿隧介電層5a與源極絕緣層5b相連接。
[0039]該選擇柵極區(qū)3形成于該第一介電層13之上。該第一絕緣層4形成于選擇柵極區(qū)3之上。該懸浮柵極區(qū)8形成于該穿隧介電層5a之上，且該懸浮柵極區(qū)8的一部份位于源極擴(kuò)散區(qū)10淡摻雜區(qū)IOa上方的穿隧介電層5b的上方。懸浮柵極區(qū)8與選擇柵極區(qū)3以及該第一絕緣層4以一側(cè)墻絕緣層17，通常為二氧化硅或二氧化硅與氮化硅之復(fù)合層，相隔而形成于該的側(cè)面上；前述側(cè)墻絕緣層17厚度介于10納米至30納米之間，較佳為20納米。該第二介電層11通常為二氧化硅與氮化硅之復(fù)合層，形成于該懸浮柵極區(qū)8及該第一絕緣層4之上；第二介電層11的厚度介于10納米至20納米之間。
[0040]該控制柵極區(qū)12的厚度通常為100納米，至少局部的控制柵極區(qū)12形成于該懸浮柵極區(qū)8之上，且該控制柵極區(qū)12與該懸浮柵極區(qū)8以該第二介電層11相絕緣。
[0041]如第I圖所示，該懸浮柵極區(qū)8在電性上為絕緣狀態(tài)，與外界并無(wú)電性上相連接的關(guān)系；然而藉由控制該控制柵極區(qū)12的電壓，可利用電容耦合方式間接控制該懸浮柵極區(qū)8的電壓。
[0042]由于非揮發(fā)性內(nèi)存單元的懸浮柵極區(qū)8位于源極擴(kuò)散區(qū)濃摻雜10以及源極擴(kuò)散區(qū)淡摻雜IOa的上方，使得當(dāng)該非揮發(fā)性內(nèi)存進(jìn)行抹除操作時(shí)，源極擴(kuò)散區(qū)10與浮動(dòng)閘8因較厚的源極絕緣層5b阻隔，且源極淡摻雜區(qū)IOa與懸浮柵極區(qū)8以穿隧介電層5a相隔并進(jìn)行電子穿隧，因而浮動(dòng)?xùn)艠O區(qū)8與P型硅基板I之間的源極漏電流效應(yīng)能夠被有效地降低，進(jìn)而減小了供應(yīng)電源的供電流能力需求，使整體電路的積體化較易實(shí)現(xiàn)。另外，此種結(jié)構(gòu)的分離閘式非揮發(fā)性內(nèi)存的結(jié)構(gòu)，因較厚的源極絕緣層，可充分提供形成浮動(dòng)?xùn)艠O的多重多晶硅蝕刻，對(duì)漏極擴(kuò)散表面以及源極表面的保護(hù)，在增加蝕刻除去浮動(dòng)閘間之多晶硅殘存情況下，得以保持該非揮發(fā)性內(nèi)存的完整性。此外，上述的改善也使得該非揮發(fā)性內(nèi)存單元的面積得以配合先進(jìn)制程而進(jìn)一步地被縮小，也進(jìn)一步地改善了成本和良率。
[0043]該非揮發(fā)性內(nèi)存單元的一種制造方法將敘述如下。
[0044]請(qǐng)參考圖2a至圖2h，其為本發(fā)明所揭露的非揮發(fā)性內(nèi)存單元的一種制造方法實(shí)施例示意圖，其可應(yīng)用于非揮發(fā)性內(nèi)存單元的制造上。此實(shí)施例包含下列步驟。
[0045]如圖2a所不,準(zhǔn)備一基板,例如一 P型娃基板I。該P(yáng)型娃基板具有一上表面la。
[0046]如圖2a所示，利用熱氧化法或其它氧化法，在該P(yáng)型硅基板之上表面Ia形成一第一介電層13。第一介電層13通常為二氧化娃柵極氧化層或其它高-K值介電層,其厚度介于I納米至10納米之間。
[0047]如圖2a所示，形成一選擇柵極區(qū)3以及一第一絕緣層4于第一介電層13上。詳細(xì)步驟說(shuō)明如下，在該第一介電層13的整個(gè)表面上，依次形成一厚度為100納米的多晶硅層，以及一厚度為100納米的絕緣層。該絕緣層材質(zhì)可以為氮化硅(SiN)或是硅酸乙脂(Tetraethyl orthosilicate, TE0S)。然后以一蝕刻阻擋圖樣層形成于該絕緣層之上,在蝕刻阻擋圖樣形成之后，進(jìn)行選擇性蝕刻，以蝕刻一部份該多晶硅層以及該絕緣層，以形成選擇柵極區(qū)3以及第一絕緣層4。
[0048]如圖2a所示，移除該蝕刻阻擋圖樣層，并利用高溫氧化沉積法(high-temperature oxide (HTO) deposition process),形成一二氧化娃絕緣層于已具有該選擇柵極區(qū)3以及該第一絕緣層4的該P(yáng)型硅基板I的整個(gè)表面之上。該二氧化硅絕緣層亦可能與另一氮化硅隔離層(10納米至20納米)形成復(fù)合層覆蓋于該選擇柵極區(qū)3以及該第一絕緣層4的側(cè)壁表面之上。二氧化硅絕緣層覆蓋范圍包含外露部份之該二氧化硅柵極氧化層、該選擇柵極區(qū)3及該第一絕緣層4之側(cè)面、以及該第一絕緣層4之上方。二氧化硅絕緣層厚度介于10納米至30納米之間。該二氧化硅絕緣層在該選擇柵極區(qū)3及該第一絕緣層4的側(cè)面部份形成一二氧化硅或上述復(fù)合側(cè)墻絕緣層17 ;至此，該非揮發(fā)性內(nèi)存單元之剖面圖如圖2a所示。
[0049]如圖2b所示，選擇性蝕刻一均勻覆蓋的隔離層15，通常為氮化硅或氧化硅，形成一覆蓋復(fù)合側(cè)墻絕緣層17側(cè)壁的隔離層18。該側(cè)壁的隔離層18的厚度于20納米至200納米之間，較佳為100納米。該非揮發(fā)性內(nèi)存的剖面圖如圖2b所示。
[0050]如圖2c所示,利用布值法(implantation),將N型原子，較佳為砷(Arsenic)原子，摻雜(doping)進(jìn)上述選擇柵極區(qū)3及第一絕緣層4的一側(cè)，濃度為每平方公分10的13次方至每平方公分10的16次方，形成一 η型摻雜區(qū)，該摻雜區(qū)亦可以為漸次摻雜結(jié)構(gòu)。接著施以快速熱處理(Rapid Thermal Anneal),并作為一源極區(qū)10。
[0051]如圖2d所示，依序去除側(cè)壁的隔離層18，去除基板Ia表面上的殘余氧化層與絕緣層，接著利用熱氧化法(thermal oxidation)或同步蒸氣氧化法(ISSG),在基板Ia之上形成一穿隧介電層5a,穿隧介電層5a厚度介于5納米至15納米之間。
[0052]如圖2d所示，于形成穿隧介電層5過程中，因源極摻雜對(duì)氧化硅有加速生成效應(yīng)(doping enhanced oxidation),使得該源極摻雜區(qū)上方生成一較厚之絕緣氧化層5b,其厚度介于15納米與100納米之間。且該源極摻雜藉由穿隧介電層5熱氧化形成過程，得以修復(fù)離子布值所造成的晶格缺陷，并自動(dòng)擴(kuò)散形成較淡支持極摻雜區(qū)10a。由于當(dāng)非揮發(fā)性內(nèi)存單元進(jìn)行寫入“I”之操作時(shí)，熱電子流的穿隧動(dòng)作乃發(fā)生于該穿隧介電層5a之中，因此此一薄厚不同的穿隧介電層5a與自對(duì)準(zhǔn)之淡濃源極摻雜結(jié)構(gòu)將有效降低抹除操作的源極能帶間漏電流，進(jìn)而提高穿隧動(dòng)作的效率及其均勻度，而有助于提升非揮發(fā)性內(nèi)存單元之良率。至此，該非揮發(fā)性內(nèi)存之剖面圖如圖2d所示。
[0053]如圖2e所示，在圖2d所示的結(jié)構(gòu)表面之上，形成一多晶硅層7，且厚度介于20納米至200納米之間，較佳為100納米(可能范圍)。對(duì)該多晶硅層7進(jìn)行反應(yīng)性離子蝕刻(reactive ion etching, RIE),該蝕刻法具有很好的方向性,最后的該多晶娃層7只留下位于選擇柵極區(qū)3以及該第一絕緣層4側(cè)面的部份；至此，該非揮發(fā)性內(nèi)存的剖面圖如圖2e所示。
[0054]如圖2f所示，在圖2e所示的表面上形成一蝕刻阻擋圖樣層，在蝕刻阻擋圖樣形成之后，進(jìn)行選擇性蝕刻，以定義浮動(dòng)?xùn)艠O區(qū)，并蝕刻該多晶硅層7位于該選擇柵極區(qū)3以及該第一絕緣層4之該另一側(cè)面之部份；最后剩下之該多晶硅層7即形成一懸浮柵極區(qū)8，位于該穿隧介電層5a與源極絕緣層5b之上。
[0055]如圖2f所示，于該選擇柵極區(qū)的另一側(cè)的該基板中，形成另一摻雜區(qū)以作為一漏極區(qū)。例如，利用離子布植法(ion implantation),將N型原子摻雜進(jìn)該p型娃基板I之上，且于該選擇柵極區(qū)3以及該第一絕緣層4之該另一側(cè)面，該區(qū)域?yàn)橐宦O區(qū)9。至此，該非揮發(fā)性內(nèi)存的剖面圖如圖2f所示。
[0056]如圖2g所示,在圖2f所示的表面之上,形成一 ONO (Oxide/Nitride/Oxide)介電層，為一第二介電層11，且厚度介于10納米至20納米之間，較佳為15納米；
[0057]如圖2h所示，于該第二介電層11之上，形成一控制柵極區(qū)12，且該控制柵極區(qū)12的一部份位于該第二介電層11的溝渠結(jié)構(gòu)的該空間中。例如在該第二介電層11的整個(gè)表面上，形成一多晶硅層，其厚度為100納米，接著形成另一蝕刻阻擋圖樣層，進(jìn)行選擇性蝕亥IJ，留下之該多晶硅層即定義了一控制柵極區(qū)12，該控制柵極區(qū)12主要覆蓋于該懸浮柵極區(qū)8之上；接著移除該蝕刻阻擋圖樣層；至此該非揮發(fā)性內(nèi)存之主要結(jié)構(gòu)已完成，其剖面圖如圖2h所示。
[0058]該非揮發(fā)性內(nèi)存單元的另一種制造方法將敘述如下。
[0059]請(qǐng)參考圖3a至圖3h，其是本發(fā)明所揭露的非揮發(fā)性內(nèi)存的另一種制造方法實(shí)施例示意圖。
[0060]圖3a的形成步驟與圖2a相同，請(qǐng)參考圖2a的相關(guān)說(shuō)明。
[0061]圖3b的形成步驟與圖2b相同，請(qǐng)參考圖2b的相關(guān)說(shuō)明。
[0062]圖3c的形成步驟與圖2c相同，請(qǐng)參考圖2c之相關(guān)說(shuō)明。
[0063]如圖3d所示，不去除側(cè)壁的隔離層18狀態(tài)下，利用熱氧化法(thermaloxidation)或同步蒸氣氧化法(ISSG),在基板Ia之上形成一源極犧牲氧化絕緣層6,其厚度介于15納米至100納米之間。于形成犧牲氧化層絕緣層6過程中，因源極摻雜對(duì)氧化硅有加速生成效應(yīng)(doping enhanced oxidation),使得該源極摻雜區(qū)上方生成一較厚的絕緣氧化層5b。且該源極摻雜藉由穿隧介電層5熱氧化形成過程，得以修復(fù)離子布值所造成的晶格缺陷，并自動(dòng)擴(kuò)散形成較淡支持極摻雜區(qū)10a。
[0064]如圖3e所示，接著依序去除側(cè)壁的隔離層18，去除基板Ia表面上的殘余氧化層與絕緣層全部以及犧牲氧化層絕緣層6的一部分。
[0065]如圖3f所示，再次利用熱氧化法(thermal oxidation)或同步蒸氣氧化法(ISSG)，在基板Ia之上形成一穿隧介電層5a，其厚度介于I納米至15納米之間。犧牲氧化層絕緣層6則形成源極絕緣層5b。由于當(dāng)非揮發(fā)性內(nèi)存單元進(jìn)行寫入“I”之操作時(shí)，熱電子流之穿隧動(dòng)作乃發(fā)生于該穿隧介電層5a之中，因此此一薄厚不同之穿隧介電層與自對(duì)準(zhǔn)之淡濃源極摻雜結(jié)構(gòu)將有效降低抹除超操作之源極能帶間漏電流，進(jìn)而提高穿隧動(dòng)作的效率及其均勻度，而有助于提升非揮發(fā)性內(nèi)存單元之良率。至此，該非揮發(fā)性內(nèi)存的剖面圖如圖3f所示。
[0066]圖3g的形成步驟與圖2e相同，請(qǐng)參考圖2e的相關(guān)說(shuō)明。
[0067]圖3h的形成步驟與圖2h相同，請(qǐng)參考圖2h的相關(guān)說(shuō)明。至此該非揮發(fā)性內(nèi)存之主要結(jié)構(gòu)已完成,其剖面圖如圖3h所示。
[0068]以下對(duì)本發(fā)明之非揮發(fā)性內(nèi)存單元之操作方法作說(shuō)明。
[0069]進(jìn)行抹除的操作，也就是對(duì)該非揮發(fā)性內(nèi)存單元進(jìn)行寫入“I”的操作時(shí)，在源極區(qū)10施以6伏特的電壓，在控制柵極區(qū)12施以負(fù)9伏特的電壓，在漏極區(qū)9以及選擇柵極區(qū)3則施以O(shè)伏特的電壓；由于懸浮柵極區(qū)8與控制柵極區(qū)12之間存在一等效電容，其電容值遠(yuǎn)大于懸浮柵極區(qū)8與源極區(qū)10之間存在的等效電容電容值，因此控制柵極區(qū)12與源極區(qū)10之間所施以的電壓差，將大部份反應(yīng)在懸浮柵極區(qū)8與源極區(qū)10之電壓差上，即懸浮柵極區(qū)8之電壓約在負(fù)8V ;根據(jù)福勒-諾德漢穿隧原理，此時(shí)電子將從懸浮柵極區(qū)8經(jīng)位于底部之穿隧介電層5a穿隧而進(jìn)入源極區(qū)10，最后該懸浮柵極區(qū)8之等效極性為正電。
[0070]而由于源極區(qū)10與控制柵極區(qū)12之電壓差高達(dá)約14伏特，且源極區(qū)10為較高電壓，因此將引發(fā)能帶間穿隧(band-to-band tunneling)效應(yīng),或稱柵極引發(fā)汲(源)極漏電流(gate induced drain leakage, GIDL)效應(yīng),造成源極區(qū)10與p型娃基板I之間的崩潰電壓(breakdown voltage)降低,而導(dǎo)致一從源極區(qū)10至p型娃基板I的漏電流,此漏電流大小一方面決定于源極區(qū)10與P型硅基板I之間的電場(chǎng)強(qiáng)度。本發(fā)明所揭露之非揮發(fā)性內(nèi)存結(jié)構(gòu)，由于其源極區(qū)10可以有較大的橫向延伸空間，且形成一淡摻雜源極之結(jié)構(gòu)，因此可以有效地降低該電場(chǎng)強(qiáng)度，而大大地降低了該漏電流大小，進(jìn)而提高了供應(yīng)電源的利用效率，也減低電路于操作時(shí)的溫升程度，延長(zhǎng)了電路的使用壽命。
[0071]進(jìn)行寫入“O”的操作時(shí)，在源極區(qū)10施以5至6伏特之電壓，在控制柵極區(qū)12施以9伏特之電壓，在漏極區(qū)9施以O(shè)至0.5伏特之電壓，而在選擇柵極區(qū)3則施以約I伏特之電壓，該I伏特乃略高于該非揮發(fā)性內(nèi)存單元之等效晶體管組件之臨界電壓，而使該等效晶體管組件處于次導(dǎo)通之狀態(tài)；該次導(dǎo)通之狀態(tài)使得該等效晶體管組件導(dǎo)通微安培(micix)ampere, uA)級(jí)之電流,且電流方向乃由源極區(qū)10出發(fā),在p型娃基板I之中緊貼著信道5a之信道部份，并在第一介電層13之下方直角轉(zhuǎn)彎后，經(jīng)選擇柵極區(qū)3之正下方信道部份而流入漏極區(qū)9 ;至于電子流的流動(dòng)方向則與電流相反。此時(shí)懸浮柵極區(qū)8隨著控制柵極區(qū)12之偏壓而處于較高電壓的狀態(tài)，因此浮動(dòng)閘下方信道5a部份亦處于較高電壓的部份，然而在第一介電層13下方信道部份之電壓則由于該等效晶體管組件處于次導(dǎo)通之狀態(tài)而相對(duì)較低；因此當(dāng)電子流由第一介電層13下方之信道部份進(jìn)入5a之信道部份時(shí)，其對(duì)應(yīng)之電壓變化(約5伏特)將產(chǎn)生一個(gè)高電場(chǎng)區(qū)域，而引發(fā)熱電子注入機(jī)制，部份電子將由該高電場(chǎng)區(qū)域經(jīng)穿隧介電層5a穿隧而進(jìn)入懸浮柵極區(qū)8，最后該懸浮柵極區(qū)8由于陷捕足夠數(shù)量之電子于其中，而使其等效極性為負(fù)電。
[0072]進(jìn)行讀取的操作時(shí)，在源極區(qū)10以及控制柵極區(qū)12施以O(shè)伏特之電壓(或控制柵極區(qū)12亦可施以Vcc之電壓，此Vcc為內(nèi)存電路之供電電壓值，例如0.18微米制程下，此電壓通常為1.8伏特)，在漏極區(qū)9施以約I伏特之電壓，而在選擇柵極區(qū)3則施以Vcc之電壓，此時(shí)，選擇柵極區(qū)3下方之信道部份為導(dǎo)通狀態(tài)。假設(shè)該非揮發(fā)性內(nèi)存單元之儲(chǔ)存狀態(tài)為“0”，亦即該懸浮柵極區(qū)8之等效極性為負(fù)電，則浮動(dòng)閘下方之信道部份5a并不導(dǎo)通，亦即信道之電流大小幾乎為O ;另一方面，假設(shè)該非揮發(fā)性內(nèi)存單元之儲(chǔ)存狀態(tài)為“1”，亦即該懸浮柵極區(qū)8之等效極性為正電，則浮動(dòng)閘下方之信道部份5a亦為導(dǎo)通狀態(tài)，此時(shí)信道存在電流，大小約為30微安培。藉由偵測(cè)信道電流大小，該非揮發(fā)性內(nèi)存單元之儲(chǔ)存內(nèi)容即可得知。
[0073]以上結(jié)合附圖實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域中普通技術(shù)人員可根據(jù)上述說(shuō)明對(duì)本發(fā)明做出種種變化例。因而，實(shí)施例中的某些細(xì)節(jié)不應(yīng)構(gòu)成對(duì)本發(fā)明的限定，本發(fā)明將以所附權(quán)利要求書界定的范圍作為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種非揮發(fā)性內(nèi)存單元，其特征在于，包含: 一基板，具有一上表面，且所述基板中設(shè)置一源極擴(kuò)散區(qū)及一漏極擴(kuò)散區(qū)； 一第一介電層，形成于所述基板的上表面，且位于所述漏極擴(kuò)散區(qū)一側(cè)； 一穿隧介電層，形成于所述基板的上表面，且位于所述源極擴(kuò)散區(qū)一側(cè)，所述穿隧介電層的下表面覆蓋部分的所述源極擴(kuò)散區(qū)； 一源極絕緣層，形成于所述基板的源極擴(kuò)散區(qū)的上表面，所述源極絕緣層的下表面全部包覆所述源極擴(kuò)散區(qū)； 一選擇柵極區(qū)，形成于所述第一介電層之上； 一懸浮柵極區(qū)，形成于所述穿隧介電層與所述源極絕緣層的表面上，且所述懸浮柵極區(qū)的一部份位于覆蓋部分源極擴(kuò)散區(qū)的穿隧介電層上方； 一第二介電層，形成于所述懸浮柵極區(qū)的表面上；以及 一控制柵極區(qū)，形成于所述懸浮柵極區(qū)之上，且所述控制柵極區(qū)與所述懸浮柵極區(qū)以所述第二介電層相絕緣。
2.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存單元，其特征在于，所述源極擴(kuò)散區(qū)為一濃淡漸次擴(kuò)散摻雜的結(jié)構(gòu)。
3.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存單元，其特征在于，所述第一介電層厚度介于0.5納米至10納米之間。
4.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存單元，其特征在于，所述穿隧介電層厚度介于5納米至15納米之間。
5.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存單元，其特征在于，所述源極絕緣層厚度介于10納米至30納米之間，且大于所述穿隧介電層的厚度。
6.一種非揮發(fā)性內(nèi)存單元的制造方法，其特征在于，包含: 提供一基板，其中所述基板具有一上表面； 形成一第一介電層于所述基板的上表面； 形成一選擇柵極區(qū)于所述第一介電層之上； 形成一選擇閘側(cè)壁絕緣層，于選擇柵極區(qū)未覆蓋所述基板上表面處形成一穿隧介電層，連接于所述選擇柵極區(qū)上表面； 形成一自對(duì)準(zhǔn)源極摻雜阻擋層； 以摻雜方式形成源極擴(kuò)散區(qū)； 去除自對(duì)準(zhǔn)源極摻雜阻擋層； 以硅氧化方式形成穿隧介電層與較厚的源極絕緣層于源極摻雜區(qū)表面之上，所述源極摻雜的較淡摻雜區(qū)自對(duì)準(zhǔn)形成于穿隧介電層與源極絕緣層相接處，并涵蓋穿隧介電層的一部分； 形成自動(dòng)對(duì)準(zhǔn)浮動(dòng)?xùn)艠O于穿隧介電層與源極絕緣層之上； 于該懸浮柵極區(qū)之上，形成一第二介電層； 于該第二介電層之上，形成一控制柵極區(qū)，且所述控制柵極區(qū)的一部份位于該第二介電層的溝渠結(jié)構(gòu)的空間中。
7.如權(quán)利要求6所述的非揮發(fā)性內(nèi)存單元的制造方法，其特征在于，所述源極擴(kuò)散區(qū)為一濃淡漸次擴(kuò)散摻雜的結(jié)構(gòu)。
8.如權(quán)利要求6所述的非揮發(fā)性內(nèi)存單元的制造方法，其特征在于，所述第一介電層的厚度介于0.5納米至10納米之間。
9.如權(quán)利要求6所述的非揮發(fā)性內(nèi)存單元的制造方法，其特征在于，所述穿隧介電層的厚度介于5納米至12納米之間。
10.如權(quán)利要求6所述的非揮發(fā)性內(nèi)存單元的制造方法，其特征在于，所述源極絕緣層之厚度介于10納米至30納米之間，且大于穿隧介電層的厚度。
11.一種非揮發(fā)性內(nèi)存單元的制造方法，其特征在于，包含: 提供一基板，所述基板具有一上表面； 形成一第一介電層于所述基板的上表面； 形成一選擇柵極區(qū)于該第一介電層之上； 形成一選擇閘側(cè)壁絕緣層，于選擇柵極區(qū)未覆蓋所述基板上表面之上形成一穿隧介電層，連接于所述選擇柵極上表面之上； 形成一自對(duì)準(zhǔn)源極摻雜阻擋層； 以摻雜方式形成源極擴(kuò)散區(qū)； 以硅氧化方式形成源極絕緣層于源極摻雜區(qū)表面之上； 形成一穿隧介電層，上述源極摻雜的較淡摻雜區(qū)自對(duì)準(zhǔn)形成于穿隧介電層與源極絕緣層相接處，并涵蓋穿隧介電層的一部分； 形成自動(dòng)對(duì)準(zhǔn)浮動(dòng)?xùn)艠O于穿隧介電層與源極絕緣層之上； 于該懸浮柵極區(qū)之上，形成一第二介電層； 于該第二介電層之上，形成一控制柵極區(qū)，且該控制柵極區(qū)之一部份位于該第二介電層的溝渠結(jié)構(gòu)之該空間中。
12.如權(quán)利要求11所述的非揮發(fā)性內(nèi)存單元的制造方法，其特征在于，所述源極擴(kuò)散區(qū)為一濃淡漸次擴(kuò)散摻雜的結(jié)構(gòu)。
13.如權(quán)利要求11所述的非揮發(fā)性內(nèi)存單元的制造方法，其特征在于，所述第一介電層的厚度介于0.5納米至10納米之間。
14.如權(quán)利要求11所述的非揮發(fā)性內(nèi)存單元的制造方法，其特征在于，所述穿隧介電層的厚度介于5納米至12納米之間。
15.如權(quán)利要求11所述的非揮發(fā)性內(nèi)存單元的制造方法，其特征在于，所述源極絕緣層的厚度介于1 0納米至30納米之間，且大于穿隧介電層之厚度。
【文檔編號(hào)】H01L27/115GK103794610SQ201410042003
【公開日】2014年5月14日 申請(qǐng)日期:2014年1月28日 優(yōu)先權(quán)日:2014年1月28日
【發(fā)明者】范德慈, 陳志明, 呂榮章 申請(qǐng)人:北京芯盈速騰電子科技有限責(zé)任公司