記憶體陣列電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于一種半導(dǎo)體裝置。更特定言之，本發(fā)明是關(guān)于一種非揮發(fā)性記憶體單元。
【背景技術(shù)】
[0002]近期，一種被稱為電阻式隨機(jī)存取記憶體(resistance random access memory ；ReRAM)的非揮發(fā)性半導(dǎo)體儲存裝置獲得了較多關(guān)注。此儲存元件是由頂部電極與底部電極之間夾有所謂的過渡金屬氧化物(transit1n metal oxide ；ΤΜ0)形成的金屬-絕緣體-金屬(metal-1nsulator-metal ；MIM)結(jié)構(gòu)。取決于低電阻狀態(tài)還是高電阻狀態(tài)方面的兩種電阻狀態(tài)，經(jīng)由使元件變化至諸如“0”與“ 1”的兩種狀態(tài)來將電阻式隨機(jī)存取記憶體用作記憶體元件。將元件自高電阻狀態(tài)變至低電阻狀態(tài)的過程被稱為設(shè)定(SET)過程，且自低電阻狀態(tài)變至高電阻狀態(tài)的過程被稱為重設(shè)(RESET)過程?？赏ㄟ^量測穿過電阻儲存元件的電流量值來讀取數(shù)據(jù)，該量值表示高電流(低電阻)或低電流(高電阻)。
[0003]在電阻式隨機(jī)存取記憶體中，為了防止當(dāng)大電流流過元件時損壞電阻儲存元件，使用二極管或晶體管或任何其他適宜裝置限制電流。另一方面，為了擴(kuò)大記憶體大小，人們使用不同策略來最小化儲存器大小，例如利用二極管限制電流的縱橫式陣列。為了在大型電阻式隨機(jī)存取記憶體陣列的形成中滿足高電流需求，將二極管、雙極晶體管或金屬氧化物半導(dǎo)體場效晶體管用于記憶體元件。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的一方面為一種記憶體陣列電路，該記憶體陣列電路包含:多個記憶體單元，其中所述記憶體單元中的每一者包含:一儲存裝置，該儲存裝置包含:一頂部電極，經(jīng)連接至一字符線，該頂部電極由金屬或金屬氧化物復(fù)合物或金屬半導(dǎo)體復(fù)合物形成；一底部電極，該底部電極由金屬或金屬氧化物復(fù)合物或金屬半導(dǎo)體復(fù)合物形成；以及一氧化物介電層，該氧化物介電層形成于該頂部電極與該底部電極之間；以及一場效晶體管，該場效晶體管包含:一柵極端子，經(jīng)連接至該儲存裝置的該底部電極；一源極端子，經(jīng)連接至一接地線；一漏極端子，經(jīng)連接至一位線；以及一通道，位于該柵極端子和該源極端子和該漏極端子之間；其中該儲存裝置的電阻或?qū)щ娐式?jīng)配置以根據(jù)連接至記憶體單元的所述對應(yīng)字符線、所述對應(yīng)位線或所述對應(yīng)接地線之間的電壓差得以調(diào)整。
[0005]在本發(fā)明一實施例中，其中該儲存裝置經(jīng)配置以通過可變的電阻或?qū)щ娐蕛Υ嫘畔ⅰ?br>[0006]在本發(fā)明一實施例中，其中該儲存裝置經(jīng)配置以在所述對應(yīng)字符線與所述對應(yīng)位線或所述對應(yīng)接地線之間施加不同寫入電壓，用以使得該電阻或?qū)щ娐首優(yōu)榭杀硎敬龑懭朐搩Υ嫜b置中的儲存信息的數(shù)值。
[0007]在本發(fā)明一實施例中，其中該儲存裝置經(jīng)配置以自該字符線接收一設(shè)定電壓源和電流源，以使得該電阻或?qū)щ娐首優(yōu)榭杀硎敬龑懭朐搩Υ嫜b置中的儲存信息的數(shù)值。
[0008]在本發(fā)明一實施例中，其中該儲存裝置經(jīng)配置以施加一讀取電壓至該對應(yīng)字符線及所述對應(yīng)位線之間的一讀取電壓或電流以感測在該記憶體單元中的晶體管電流或電壓，使得經(jīng)由所述對應(yīng)位線及周邊電路識別該電阻率或?qū)щ娐省?br>[0009]在本發(fā)明一實施例中，其中該儲存裝置經(jīng)配置以通過在該對應(yīng)字符線與該接地線或該位線之間施加一預(yù)置電壓或電流來將該儲存裝置設(shè)定至一參考導(dǎo)電率值。
[0010]在本發(fā)明一實施例中，其中該場效晶體管為一 η通道金屬氧化物半導(dǎo)體場效晶體管或一 Ρ通道金屬氧化物半導(dǎo)體場效晶體管、一 η通道無接面場效晶體管或ρ通道無接面場效晶體管、一電子傳導(dǎo)隧道場效晶體管、一孔傳導(dǎo)隧道場效晶體管或一三柵極場效晶體管。
[0011]在本發(fā)明一實施例中，其中該場效晶體管中的該柵極介電層為基于Si02s S1N或11?)2或其他高介電常數(shù)之一組合的柵極介電層。
[0012]在本發(fā)明一實施例中，其中該頂部電極及該底部電極是由至少一層的金屬、金屬氧化物復(fù)合物或金屬半導(dǎo)體復(fù)合物所形成，其中該金屬半導(dǎo)體復(fù)合物是由具有氧離子或氧空缺或金屬離子形式的金屬或半導(dǎo)體或氧所形成。
[0013]在本發(fā)明一實施例中，其中該氧化物介電層用以在該儲存裝置上施加電壓或電流時通過移動介電層中的離子或空缺改變該儲存值。
[0014]在本發(fā)明一實施例中，其中該氧化物介電層包含至少一層的金屬氧化物或半導(dǎo)體一氧化物復(fù)合物或金屬一半導(dǎo)體一氧化物復(fù)合物以在施加電壓或電流時通過移動離子或空缺改變導(dǎo)電率。
[0015]在本發(fā)明一實施例中，其中該儲存裝置的該底部電極與該場效晶體管的該柵極端子共享相同的金屬層。
[0016]本發(fā)明的另一方面為一種記憶體陣列電路，包含:多個字符線；多個位線；一字符線驅(qū)動器，經(jīng)連接至所述字符線；一位線驅(qū)動器，經(jīng)連接至所述位線；一接地線；以及多個記憶體單元，其中所述記憶體單元中的每一者包含:一儲存裝置，該儲存裝置包含:一頂部電極，經(jīng)連接至該對應(yīng)字符線，該頂部電極由金屬或金屬氧化物復(fù)合物或金屬半導(dǎo)體復(fù)合物形成；一底部電極，該底部電極由金屬或金屬氧化物復(fù)合物或金屬半導(dǎo)體復(fù)合物形成；以及一氧化物介電層，該氧化物介電層形成于該頂部電極與該底部電極之間；以及一場效晶體管，包含:一柵極端子，經(jīng)連接至該儲存裝置的該底部電極；一源極端子，經(jīng)連接至該對應(yīng)接地線；一漏極端子，經(jīng)連接至該對應(yīng)位線；以及一通道，位于該柵極端子和該源極端子和該漏極端子之間；其中該儲存裝置的該電阻經(jīng)配置以根據(jù)該對應(yīng)字符線、該對應(yīng)位線或該對應(yīng)接地線之間的電壓差得以調(diào)整。
[0017]在本發(fā)明一實施例中，其中該儲存裝置經(jīng)配置以通過展示可變電阻或?qū)щ娐蕛Υ?br>?目息。
[0018]在本發(fā)明一實施例中，其中該儲存裝置經(jīng)進(jìn)一步配置以在該對應(yīng)字符線與該對應(yīng)位線或該對應(yīng)接地線之間施加一寫入電壓或電流，以使得該電阻率或?qū)щ娐首優(yōu)楸硎敬龑懭朐搩Υ嫜b置中的該儲存信息的一數(shù)值。
[0019]在本發(fā)明一實施例中，其中該儲存裝置經(jīng)進(jìn)一步配置以自該字符線接收一設(shè)定電壓源或電流源，以使得該電阻或?qū)щ娐首優(yōu)楸硎敬龑懭朐搩Υ嫜b置中的該儲存信息的一數(shù)值。
[0020]在本發(fā)明一實施例中，其中該儲存裝置經(jīng)進(jìn)一步配置以施加一讀取電壓至該對應(yīng)字符線及施加所述對應(yīng)位線之間的一讀取電壓以感測在該記憶體單元中的該晶體管電流或電壓，以使得經(jīng)由所述對應(yīng)位線及寄生電路識別該電阻或?qū)щ娐省?br>[0021]在本發(fā)明一實施例中，其中該儲存裝置經(jīng)配置以通過在該對應(yīng)字符線與該接地線或該位線之間施加一預(yù)置電壓或電流來將該儲存裝置設(shè)定至一參考導(dǎo)電率值。
[0022]在本發(fā)明一實施例中，其中該頂部電極及該底部電極由至少一層的金屬、金屬氧化物復(fù)合物或金屬半導(dǎo)體復(fù)合物形成，該金屬半導(dǎo)體復(fù)合物是由具有氧離子或氧空缺或金屬離子形式的金屬、半導(dǎo)體或氧所形成，且該氧化物介電層經(jīng)配置以在該儲存裝置上施加電壓差或電流差時通過移動介電質(zhì)中的離子或空缺改變儲存值。
[0023]在本發(fā)明一實施例中，其中該氧化物介電層包含至少一層的氧化物復(fù)合物或金屬氧化物復(fù)合物或金屬半導(dǎo)體氧化物復(fù)合物，該金屬氧化物復(fù)合物層在施加電壓或電流時通過移動離子或空缺改變導(dǎo)電率。
[0024]在本發(fā)明一實施例中，其中該儲存裝置的該底部電極與該場效晶體管的該柵極端子共享相同的金屬層。
[0025]綜上所述，本發(fā)明的技術(shù)方案與