相變化記憶體及其制造方法
【技術領域】
[0001]本發(fā)明是有關于一種相變化記憶體以及制造相變化記憶體的方法。
【背景技術】
[0002]計算機或其他電子裝置通常配置有各種類型的記憶體，例如隨機存取記憶體(RAM)、只讀記憶體(R0M)、動態(tài)隨機存取記憶體(DRAM)、同步動態(tài)隨機存取記憶體(SDRAM)、相變化隨機存取記憶體(PCRAM)或快閃記憶體。相變化記憶體是非揮發(fā)性的記憶體，可通過量測記憶體單元的電阻值而獲取儲存于其中的數(shù)據(jù)。一般而言，相變化記憶體單元包含加熱元件以及相變化單元，相變化單元會因為受熱而發(fā)生相變化。當通入電流至加熱元件時，加熱元件將電能轉變成熱量，所產生的熱量促使相變化單元發(fā)生相的改變，例如從非晶相(amorphous)轉變成多晶相(polycrystalline)。相變化單元在不同的相具有不同的電阻值，經由偵測或讀取相變化單元的電阻值，便得以判斷記憶體單元的數(shù)據(jù)型態(tài)。提高相變化記憶體布局設計的自由度或設計彈性一直是記憶體制造商努力的目標。

【發(fā)明內容】

[0003]本發(fā)明的一方面是提供一種相變化記憶體的制造方法，此方法能夠增加相變化記憶體布局設計的自由度或設計彈性。此方法包含以下操作:(i)在一半導體基材上形成一垂直互連結構以及一第一電極，其中第一電極位于為垂直互連結構上，且第一電極具有一暴露的頂面；(ii)形成一加熱元件于第一電極上，其中加熱元件包含接觸頂面的第一部以及從第一部橫向延伸出頂面外的第二部；(iii)形成一相變化元件接觸加熱元件的第二部，其中相變化元件在半導體基材上的投影與第一電極在半導體基材上的投影不重疊；以及(iv)形成一第二電極于相變化元件上，且第二電極在半導體基材上的投影與第一電極在半導體基材上的投影不重疊。
[0004]在某些實施方式中，半導體基材包含一柵極、一源極區(qū)和一漏極區(qū)，源極區(qū)和漏極區(qū)分別位于柵極的相對兩側，其中加熱元件的一長度方向與柵極的一長度方向形成小于80
度的一夾角。
[0005]在某些實施方式中，柵極的長度方向實質上平行加熱元件的長度方向。
[0006]在某些實施方式中，上述操作(ii)包含以下步驟:(a)形成一第一介電層于第一電極上方，第一介電層具有至少一開口露出第一電極，其中開口從第一電極的頂面延伸到頂面之外，以定義加熱元件的第一部和第二部的上視輪廓；(b)沉積一加熱材料層填充開口并覆蓋第一介電層；以及(c)移除加熱材料層位于第一介電層上方的部分，而形成嵌設在開口中的加熱元件。
[0007]在某些實施方式中，開口的寬度小于第一電極的寬度，且開口的長度大于或等于第一電極的長度的百分之五十，開口的長度小于第一電極的長度的三倍。
[0008]在某些實施方式中，加熱元件的第二部具有頂面，且相變化元件的底面接觸第二部的頂面。
[0009]在某些實施方式中，加熱元件的第二部具有頂面以及相對的兩側壁，且相變化元件圍繞并接觸第二部的頂面以及兩側壁。
[0010]在某些實施方式中，加熱元件具有長度方向，且加熱元件的第二部具有一末端側面，末端側面實質上垂直加熱元件的長度方向，其中相變化元件接觸第二部的末端側面。
[0011]在某些實施方式中，第二電極的上視輪廓實質上相同于相變化元件的上視輪廓。
[0012]本發(fā)明的另一方面是提供一種相變化記憶體，其包含一半導體基材、一第一電極、一加熱元件、一相變化元件以及一第二電極。第一電極位于半導體基材的上方，且第一電極具有一頂面。加熱元件配置在第一電極上，加熱元件包含接觸頂面的一第一部以及從第一部橫向延伸出頂面的一第二部。相變化元件接觸加熱元件的第二部，相變化元件在半導體基材上的投影與第一電極在半導體基材上的投影不重疊。第二電極配置在相變化元件上，且第二電極在半導體基材上的投影與第一電極在半導體基材上的投影不重疊。此外，加熱元件的一長度方向不平行相變化元件的一長度方向。
【附圖說明】
[0013]圖1 (a)繪示根據(jù)本發(fā)明各種實施方式的制造相變化記憶體的方法的流程圖；
[0014]圖1 (b)繪示實現(xiàn)圖1 (a)中操作20的步驟流程圖；
[0015]圖2(a)-圖13(b)繪示本發(fā)明各種實施方式在不同制程階段的示意圖。
【具體實施方式】
[0016]為了使本發(fā)明的敘述更加詳盡與完備，下文針對了本發(fā)明的實施方式與具體實施例提出了說明性的描述；但這并非實施或運用本發(fā)明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。在以下描述中，將詳細敘述許多特定細節(jié)以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節(jié)的情況下實踐本發(fā)明的實施例。在其他情況下，為簡化附圖，熟知的結構與裝置僅示意性地繪示于圖中。
[0017]在本文中使用空間相對用語，例如“下方”、“之下”、“上方”、“之上”等，這是為了便于敘述一元件或特征與另一元件或特征之間的相對關系，如圖中所繪示。這些空間上的相對用語的真實意義包含其他的方位。例如，當圖示上下翻轉180度時，一元件與另一元件之間的關系，可能從“下方”、“之下”變成“上方”、“之上”。此外，本文中所使用的空間上的相對敘述也應作同樣的解釋。
[0018]本發(fā)明的一方面是提供一種制造相變化記憶體的方法。圖1(a)繪示根據(jù)本發(fā)明各種實施方式的制造相變化記憶體的方法1的流程圖。方法1包含操作10、操作20、操作30以及操作40。圖2(a)至圖13(b)繪示各種實施方式的操作10至操作40中不同制程階段的示意圖。雖然下文中利用一系列的操作或步驟來說明在此揭露的方法，但是這些操作或步驟所示的順序不應被解釋為本發(fā)明的限制。例如，某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外，并非必須執(zhí)行所有繪示的步驟才能實現(xiàn)本發(fā)明的實施方式。此外，在此所述的每一個操作或步驟可以包含數(shù)個子步驟或動作。
[0019]在操作10中，在半導體基材上形成垂直互連結構和第一電極。圖2(a)圖2 (a)繪示本發(fā)明某些實施方式在執(zhí)行操作10后的上視示意圖，圖2(b)繪示圖2 (a)圖2 (a)中沿線段4-4’的剖面示意圖。如圖2(a)及圖2(b)所示，在半導體基材100上形成主動元件102、垂直互連結構104、第一電極106以及層間介電層108。
[0020]主動元件102包含柵極102G以及源極和漏極區(qū)域102S、102D，源極區(qū)102S和漏極區(qū)102D分別位于柵極102G的相對兩側。在某些實施例中，半導體基材100還包含至少一個淺溝渠隔離(STI)結構103，用以隔離兩個主動元件102之間的漏極區(qū)域102D。
[0021]層間介電層108位在半導體基材100上，層間介電層108可以是單層結構或是多層結構。舉例而言，層間介電層108可以包含介電層108a及介電層108b。介電層108a及/或介電層108b可以包含任何適合的介電材料，例如氮化硅、氧化硅、摻雜的硅玻璃等介電材料，介電層108a及/或介電層108b也可以由低介電系數(shù)的介電材料所形成，例如磷硅酸鹽玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)、碳化硅材料、或上述的組合或類似材料。在某些實施例中，介電層108a為氮化硅層，介電層108b為氧化硅層。
[0022]垂直互連結構104和第一電極106嵌設在層間介電層108中。詳細的說，第一電極106位于為垂直互連結構104上方，并且第一電極106具有暴露出的頂面106T。某些垂直互連結構104位于漏極區(qū)域102D上方并且接觸漏極區(qū)域102D，另外某些垂直互連結構104位于源極區(qū)域102S上方并且接觸源極區(qū)域102S。在某些實施例中，垂直互連結構104可例如為包含鎢(W)材料的金屬通孔結構。在另外某些實施例中，第一電極106的頂面106T實質上與層間介電層108的上表面齊平。第一電極106的材料可例如為氮化鈦(TiN)、氮化鉭(TaN)、鈦(Ti)、鋁(A1)、銅(Cu)、銀(Ag)、金(Au)或上述材料的組合或類似的材料。
[0023]請回到圖1(a)，在操作20中，形成加熱元件于第一電極上，加熱元件包含接觸第一電極的頂面的第一部以及從第一部橫向延伸出頂面外的第二部。本發(fā)明提供多種具體的實施方式來實現(xiàn)操作20，圖1 (b)繪示本發(fā)明某些實施方式的執(zhí)行操作20的詳細步驟流程圖。雖然下文中利用一系列的步驟來說明在此揭露的方法或操作，但是這些步驟所示的順序不應被解釋為本發(fā)明的限制。例如，某些步驟可以按不同順序進行及/或與其它步驟同時進行。此外，并非必須執(zhí)行所有繪示的步驟才能實現(xiàn)本發(fā)明的實施方式。此外，在此所述的每一個步驟可以包含數(shù)個子步驟或動作。
[0024]在圖1(b)的步驟22中，形成第一介電層于第一電極上方，第一介電層具有至少一開口露出第一電極。圖3(a)-圖6(b)繪示本發(fā)明某些實施方式的實現(xiàn)步驟22的子步驟的示意圖。
[0025]請參照圖3 (