專利名稱：線路板及芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種線路板及芯片封裝結(jié)構(gòu)，且特別是涉及一種具有非焊罩定義型之 接墊的線路板及芯片封裝結(jié)構(gòu)。
背景技術(shù)：
覆晶接合技術(shù)(FlipChip Bonding Technology)主要是以面數(shù)組(areaarray) 的排列方式，將多個(gè)芯片墊(die pad)配置于芯片(die)的主動(dòng)表面(active surface), 并在這些芯片墊上分別形成多個(gè)凸塊(bump)，接著，將芯片翻面(flip)，然后，使芯片上的 凸塊分別電性(electrically)及機(jī)械性(mechanically)連接至一芯片載板上的多個(gè)接墊 (bonding pad)。芯片載板上的接墊型態(tài)可依照焊罩層(Solder Mask)是否覆蓋接墊而大致區(qū)分 為「焊罩定義(Solder Mask Defined, SMD)」及「非焊罩定義(Non-Solder Mask Defined, NSMD)」兩種類型，其中NSMD又可稱為接墊定義(Pad Defined) 0就非焊罩定義型的接墊而 言，由于焊罩層的開口會完全暴露出接墊，所以無法通過焊罩層將接墊固定在芯片載板的 基板上，以致于接墊容易剝離。

發(fā)明內(nèi)容
本發(fā)明提供一種線路板，其非焊罩定義型的接墊不易剝離。本發(fā)明提供一種芯片封裝結(jié)構(gòu)，其芯片與線路板的接點(diǎn)密度較高。本發(fā)明提出一種線路板包括一基板、一導(dǎo)電圖案與一焊罩層。導(dǎo)電圖案配置于基 板上，導(dǎo)電圖案包括一第一接墊、一第一固定跡線與一第一信號跡線。第一固定跡線與第一 接墊的邊緣相連。第一信號跡線與第一接墊的邊緣相連，且第一信號跡線之鄰近第一接墊 的部分與第一固定跡線之間形成一夾角，夾角大于O度并小于180度。焊罩層配置于基板 上并覆蓋部分導(dǎo)電圖案，焊罩層具有一第一開口，第一開口完全暴露出第一接墊。在本發(fā)明的一實(shí)施例中，夾角大于等于135度并小于180度。在本發(fā)明的一實(shí)施例中，第一開口暴露出第一信號跡線之鄰近第一接墊的部分以 及第一固定跡線之鄰近第一接墊的部分。在本發(fā)明的一實(shí)施例中，導(dǎo)電圖案還包括一第二接墊、一第二固定跡線與一第二 信號跡線，其中第二固定跡線與第二接墊的邊緣相連，第二信號跡線與第二接墊的邊緣相 連，且第二信號跡線之鄰近第二接墊的部分與第二固定跡線之間的夾角為180度。焊罩層 還具有一第二開口，第二開口完全暴露出第二接墊。在本發(fā)明的一實(shí)施例中，第二開口暴露出第二信號跡線之鄰近第二接墊的部分以 及第二固定跡線之鄰近第二接墊的部分。本發(fā)明提出一種芯片封裝結(jié)構(gòu)包括一線路板、一芯片、一第一導(dǎo)電凸塊與一封裝 膠體。線路板包括一基板、一導(dǎo)電圖案與一焊罩層。導(dǎo)電圖案配置于基板上，導(dǎo)電圖案包括 一第一接墊、一第一固定跡線與一第一信號跡線。第一固定跡線與第一接墊的邊緣相連。第一信號跡線與第一接墊的邊緣相連，且第一信號跡線之鄰近第一接墊的部分與第一固定跡 線之間形成一夾角，夾角大于O度并小于180度。焊罩層配置于基板上并覆蓋部分導(dǎo)電圖 案，焊罩層具有一第一開口，第一開口完全暴露出第一接墊。第一導(dǎo)電凸塊配置于芯片與第 一接墊之間。封裝膠體包覆芯片與第一導(dǎo)電凸塊。在本發(fā)明的一實(shí)施例中，夾角大于等于135度并小于180度。在本發(fā)明的一實(shí)施例中，第一開口暴露出第一信號跡線之鄰近第一接墊的部分以 及第一固定跡線之鄰近第一接墊的部分。在本發(fā)明的一實(shí)施例中，芯片封裝結(jié)構(gòu)還包括一第二導(dǎo)電凸塊，其中導(dǎo)電圖案還 包括一第二接墊、一第二固定跡線與一第二信號跡線，其中第二固定跡線與第二接墊的邊 緣相連，第二信號跡線與第二接墊的邊緣相連，且第二信號跡線之鄰近第二接墊的部分與 第二固定跡線之間的夾角為180度。焊罩層還具有一第二開口，第二開口完全暴露出第二 接墊。第二導(dǎo)電凸塊配置于第二接墊與芯片之間，且封裝膠體還包覆第二導(dǎo)電凸塊。在本發(fā)明的一實(shí)施例中，第二開口暴露出第二信號跡線之鄰近第二接墊的部分以 及第二固定跡線之鄰近第二接墊的部分。在本發(fā)明的一實(shí)施例中，封裝膠體的側(cè)壁與線路板的側(cè)壁實(shí)質(zhì)上切齊?；谏鲜觯景l(fā)明與接墊相連且焊罩層所部分覆蓋的固定跡線有助于使接墊固定 在基板上。再者，由于信號跡線之鄰近接墊的部分與固定跡線之間可形成一大于0度并小 于180度的夾角，所以固定跡線可任意地配置于相鄰的接墊與信號跡線之間，進(jìn)而可提升 線路板的線路布局的自由度及接墊的密度。


圖IA繪示本發(fā)明一實(shí)施例的線路板的局部俯視圖。圖IB繪示圖IA的線路板沿I-I線的剖面圖。圖2繪示本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面圖。主要元件符號說明100 線路板110:基板120:導(dǎo)電圖案122a 接墊122b:固定跡線122c 信號跡線124a 接墊124b:固定跡線124c 信號跡線130:焊罩層132:開口134:開口140 側(cè)壁200 芯片封裝結(jié)構(gòu)
210 芯片220:導(dǎo)電凸塊230 封裝膠體240:導(dǎo)電凸塊250 底膠θ 1 夾角θ 2 夾角
具體實(shí)施例方式為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式 作詳細(xì)說明如下。圖IA繪示本發(fā)明一實(shí)施例的線路板的局部俯視圖，圖IB繪示圖IA的線路板沿 I-I線的剖面圖。請參照圖IA及圖1Β，本實(shí)施例的線路板包括一基板110、一導(dǎo)電圖案120 與一焊罩層130。導(dǎo)電圖案120配置于基板110上，導(dǎo)電圖案120包括多個(gè)接墊122a、多個(gè) 固定跡線122b與多個(gè)信號跡線122c。固定跡線122b連接至接墊122a的邊緣。信號跡線 122c連接至接墊122a的邊緣，且信號跡線122c之鄰近接墊122a的部分與固定跡線122b 之間形成一夾角Θ1，夾角θ 1大于0度并小于180度。夾角θ 1例如是大于等于135度并 小于180度。此外，在本實(shí)施例中，導(dǎo)電圖案120還可選擇性地包括多個(gè)接墊124a、多個(gè)固定跡 線124b與多個(gè)信號跡線124c。固定跡線124b連接至接墊124a的邊緣，信號跡線124c連 接至接墊124a的邊緣。信號跡線124c之鄰近接墊124a的部分與固定跡線124b之間的夾 角Θ2為180度，換言之，信號跡線124c之鄰近接墊124a的部分與固定跡線124b可位于
同一直在線。焊罩層130配置于基板110上并覆蓋部分導(dǎo)電圖案120。具體而言，焊罩層130具 有多個(gè)開口 132與多個(gè)開口 134，其中開口 132完全暴露出接墊122a，而開口 134完全暴露 出接墊124a。詳細(xì)而言，在本實(shí)施例中，開口 132還暴露出信號跡線122c之鄰近接墊122a 的部分、固定跡線122b之鄰近接墊122a的部分以及基板110之位于接墊122a周邊的部分。 此外，開口 134還暴露出信號跡線124c之鄰近接墊124a的部分、固定跡線124b之鄰近接 墊124a的部分以及基板110之位于接墊124a周邊的部分。值得注意的是，由于本實(shí)施例的固定跡線122b、124b與接墊122a、124a相連且焊 罩層130部分覆蓋固定跡線122b、124b，所以固定跡線122b、124b有助于使接墊122a、124a 固定在基板110上。再者，由于信號跡線122c之鄰近接墊122a的部分與固定跡線122b之 間可形成一大于0度并小于180度的夾角θ 1，因此固定跡線122b可任意地配置于相鄰的 接墊122a與信號跡線122c之間，而不會妨礙接墊122a與信號跡線122c的配置，進(jìn)而可提 升線路布局的自由度以及接墊122a的密度。圖2繪示本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面圖。請參照圖2，本實(shí)施例的芯片 封裝結(jié)構(gòu)200包括一線路板100、一芯片210、多個(gè)導(dǎo)電凸塊220與一封裝膠體230。值得注 意的是，本實(shí)施例的線路板100相同于圖IA的線路板100，故于此不再贅述。導(dǎo)電凸塊220配置于芯片210與接墊122a之間，以電性連接芯片210與線路板100。此外，在本實(shí)施例中，還可在接墊124a與芯片210之間配置一導(dǎo)電凸塊240。導(dǎo)電凸 塊220、240例如為銅凸塊或焊料凸塊。在本實(shí)施例中，為保護(hù)導(dǎo)電凸塊220、240，可在芯片 210與線路板100之間填入一底膠250，以包覆導(dǎo)電凸塊220、240。封裝膠體230包覆芯片210與導(dǎo)電凸塊220、240，以保護(hù)芯片210與導(dǎo)電凸塊220、 240免于受到外界環(huán)境的污染或者是濕氣的影響。在本實(shí)施例中，封裝膠體230的側(cè)壁332 與線路板100的側(cè)壁140實(shí)質(zhì)上切齊。值得注意的是，由于線路板100具有較高的接墊密度，所以芯片210的接墊密度亦 可隨之增加，以縮小芯片210的尺寸，進(jìn)而降低制作成本。綜上所述，本發(fā)明與接墊相連且焊罩層所部分覆蓋的固定跡線有助于使接墊固定 在基板上。再者，由于信號跡線之鄰近接墊的部分與固定跡線之間可形成一大于0度并小 于180度的夾角，所以固定跡線可任意地配置于相鄰的接墊與信號跡線之間，進(jìn)而可提升 線路板的線路布局的自由度及接墊的密度。此外，由于本發(fā)明的線路板具有較高的接墊密 度，所以覆晶接合至線路板上的芯片的接墊密度亦可隨之增加，以縮小芯片的尺寸，進(jìn)而降 低制作成本。雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，故本發(fā)明 的保護(hù)范圍當(dāng)視權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
一種線路板，其特征在于，包括一基板；一導(dǎo)電圖案，配置于該基板上，該導(dǎo)電圖案包括一第一接墊；一第一固定跡線，與該第一接墊的邊緣相連；一第一信號跡線，與該第一接墊的邊緣相連，且該第一信號跡線之鄰近該第一接墊的部分與該第一固定跡線之間形成一夾角，該夾角大于0度并小于180度；以及一焊罩層，配置于該基板上并覆蓋部分該導(dǎo)電圖案，該焊罩層具有一第一開口，該第一開口完全暴露出該第一接墊。
2.如權(quán)利要求1所述的線路板，其特征在于，該夾角大于等于135度并小于180度。
3.如權(quán)利要求1所述的線路板，其特征在于，該第一開口暴露出該第一信號跡線之鄰 近該第一接墊的部分以及該第一固定跡線之鄰近該第一接墊的部分。
4.如權(quán)利要求1所述的線路板，其特征在于，該導(dǎo)電圖案還包括 一第二接墊；一第二固定跡線，與該第二接墊的邊緣相連；以及一第二信號跡線，與該第二接墊的邊緣相連，且該第二信號跡線之鄰近該第二接墊的 部分與該第二固定跡線之間的夾角為180度，其中，該焊罩層還具有一第二開口，該第二開口完全暴露出該第二接墊。
5.如權(quán)利要求4所述的線路板，其特征在于，該第二開口暴露出該第二信號跡線之鄰 近該第二接墊的部分以及該第二固定跡線之鄰近該第二接墊的部分。
6.一種芯片封裝結(jié)構(gòu)，其特征在于，包括 一線路板，該線路板包括一基板；一導(dǎo)電圖案，配置于該基板上，該導(dǎo)電圖案包括一第一接墊；一第一固定跡線，與該第一接墊的邊緣相連；一第一信號跡線，與該第一接墊的邊緣相連，且該第一信號跡線之鄰近該第一接墊的 部分與該第一固定跡線之間形成一夾角，該夾角大于0度并小于180度；一焊罩層，配置于該基板上并覆蓋部分該導(dǎo)電圖案，該焊罩層具有一第一開口，該第一 開口完全暴露出該第一接墊；芯片；一第一導(dǎo)電凸塊，配置于該芯片與該第一接墊之間；以及 一封裝膠體，包覆該芯片與該第一導(dǎo)電凸塊。
7.如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，該夾角大于等于135度并小于180度。
8.如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，該第一開口暴露出該第一信號跡 線之鄰近該第一接墊的部分以及該第一固定跡線之鄰近該第一接墊的部分。
9.如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括一第二導(dǎo)電凸塊，其中該導(dǎo)電圖案還包括一第二接墊；一第二固定跡線，與該第二接墊的邊緣相連；以及一第二信號跡線，與該第二接墊的邊緣相連，且該第二信號跡線之鄰近該第二接墊的 部分與該第二固定跡線之間的夾角為180度，其中，該焊罩層還具有一第二開口，該第二開口完全暴露出該第二接墊，該第二導(dǎo)電凸 塊配置于該第二接墊與該芯片之間，且該封裝膠體還包覆該第二導(dǎo)電凸塊。
10.如權(quán)利要求9所述的芯片封裝結(jié)構(gòu)，其特征在于，該第二開口暴露出該第二信號跡 線之鄰近該第二接墊的部分以及該第二固定跡線之鄰近該第二接墊的部分。
11.如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，該封裝膠體的側(cè)壁與該線路板的 側(cè)壁切齊。
全文摘要
本發(fā)明涉及一種線路板及芯片封裝結(jié)構(gòu)，線路板包括一基板、一導(dǎo)電圖案與一焊罩層。導(dǎo)電圖案配置于基板上，導(dǎo)電圖案包括一接墊、一固定跡線與一信號跡線。固定跡線與接墊的邊緣相連。信號跡線與接墊的邊緣相連，且信號跡線之鄰近接墊的部分與固定跡線之間形成一夾角，夾角大于0度并小于180度。焊罩層配置于基板上并覆蓋部分導(dǎo)電圖案，焊罩層具有一開口，開口完全暴露出接墊。芯片封裝結(jié)構(gòu)包括一線路板、一芯片，一第一導(dǎo)電凸塊，配置于該芯片與線路板的第一接墊之間；以及一封裝膠體，包覆該芯片與該第一導(dǎo)電凸塊。
文檔編號H01L23/31GK101840897SQ20091012863
公開日2010年9月22日 申請日期2009年3月16日 優(yōu)先權(quán)日2009年3月16日
發(fā)明者林克威 申請人:日月光半導(dǎo)體制造股份有限公司