專利名稱：線路板及其制作方法及芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種線路板及其制作方法及其芯片封裝結(jié)構(gòu)，且特別是涉及 一種凸塊間距較小的線路板及其制作方法及其芯片封裝結(jié)構(gòu)。
背景纟支術(shù)
隨著集成電路的集成度的增加，芯片的封裝技術(shù)也越來越多樣化。由于
倒裝接合技術(shù)(Flip Chip Interconnect Technology)具有縮小芯片封裝體積及 縮短信號傳輸路徑等優(yōu)點，故目前已廣泛應(yīng)用于芯片封裝領(lǐng)域。
然而，在倒裝接合的工藝中，用以接合芯片與芯片載板的焊料凸塊在受 熱熔融時易受芯片所擠壓而塌陷，以導(dǎo)致工藝良率的下降。因此，已知技術(shù) 提出 一種所謂可控塌陷芯片連接技術(shù)(Controlled Collapse Chip Connection, C4)來克服凸塊塌陷的問題。
一種可控塌陷芯片連接技術(shù)是在芯片載板上形成突出的預(yù)凸塊來連接 芯片的焊料凸塊。上述預(yù)凸塊的作法如下。首先在芯片載板上全面形成種子 層，其覆蓋防焊層及被防焊層的開口所暴露出的接墊，并在種子層上形成圖 案化光致抗蝕劑層，其中圖案化光致抗蝕劑層的多個開口分別連通于芯片載 板上的防焊層用以暴露出接墊的多個開口。然后，通過種子層及電鍍方式在 防焊層的開口及圖案化光致抗蝕劑層的開口中填入金屬以形成預(yù)凸塊。
由于前述預(yù)凸塊可在倒裝接合的工藝中支撐熔融的焊料凸塊，故可避免 已知技術(shù)中熔融的焊料凸塊受到芯片的擠壓而塌陷的問題。
然而，在前述制作預(yù)凸塊的工藝中，由于圖案化光致抗蝕劑層的開口需 與防焊層的開口連通且完全暴露出防焊層的開口 ，故在形成圖案化光致抗蝕 劑層的開口時會受到工藝上對位精準度的限制，而使得圖案化光致抗蝕劑層 的開口寬度大于防焊層的開口寬度。如此一來，不但無法縮小圖案化光致抗 蝕劑層的開口的尺寸，也導(dǎo)致預(yù)凸塊與焊料凸塊的尺寸以及凸塊間距(bump pitch)無法縮小。此外，由于凸塊間距無法縮小，所以芯片上的芯片接墊間 距亦對應(yīng)無法縮小。
發(fā)明內(nèi)容
本發(fā)明提供一種線路板的制作方法，可減少線路板上的預(yù)凸塊的間距。 本發(fā)明提供一種線路板，其凸塊間距較小。
本發(fā)明提供一種芯片封裝結(jié)構(gòu)，其芯片與線路板的接點密度較高。
本發(fā)明提出一種線路板的制作方法如下所述。首先，提供基底、至少一 頂接塾、至少一底接墊、頂防焊層與底防焊層，其中頂接墊與底接墊分別配 置于基底的相對的頂面與底面上，且頂接墊與底接墊電性連接，頂防焊層與 底防焊層分別配置于頂面與底面上，頂防焊層具有暴露出部分頂接墊的第一 開口，底防焊層具有暴露出部分底接墊的第二開口。接著，在底面上形成導(dǎo) 電層，導(dǎo)電層覆蓋底防焊層與底接墊，并與底接墊電性連接。然后，在導(dǎo)電 層上形成阻鍍層，阻鍍層具有第三開口，第三開口暴露出部分導(dǎo)電層。之后， 透過第三開口對導(dǎo)電層施加電流，以電鍍預(yù)凸塊于頂接墊上。接著，移除阻 鍍層。然后，移除導(dǎo)電層。
本發(fā)明還提出一種線路板，其包括基底、至少一頂接墊、頂防焊層、預(yù) 凸塊、至少一底接墊以及底防焊層?；拙哂邢鄬Φ捻斆媾c底面。頂接墊配 置于頂面上。頂防焊層配置于頂面上并覆蓋部分頂接墊，頂防焊層具有暴露 出部分頂接墊的第一開口。預(yù)凸塊配置于頂接墊上并位于第一開口中，預(yù)凸 塊具有突出于頂防焊層的突出部，突出部的最大寬度小于或等于頂接墊的寬 度。底接墊配置于底面上，并電性連接至頂接墊。底防焊層配置于底面上并 覆蓋部分底接墊，底防焊層具有暴露出部分底接墊的第二開口。
本發(fā)明再提出一種芯片封裝結(jié)構(gòu)，其包括線路板、芯片以及至少一焊料 凸塊。線路板包括基底、至少一頂接墊、頂防焊層、預(yù)凸塊、至少一底接墊 以及底防焊層?；拙哂邢鄬Φ捻斆媾c底面。頂接墊配置于頂面上。頂防焊 層配置于頂面上并覆蓋部分頂接墊，頂防焊層具有暴露出部分頂接墊的第一 開口。預(yù)凸塊配置于頂接墊上并位于第一開口中，預(yù)凸塊具有突出于頂防焊 層的突出部，突出部的最大寬度小于或等于頂接墊的寬度。底接墊配置于底 面上，并電性連接至頂接墊。底防焊層配置于底面上并覆蓋部分底接墊，底 防焊層具有暴露出部分底接墊的第二開口。芯片配置于線路板上，且芯片上 配置有至少 一位置對應(yīng)預(yù)凸塊的芯片接墊。焊料凸塊配置于芯片與線路板之 間，以連接預(yù)凸塊與芯片接墊。
5基于上述，本發(fā)明是利用位于基底的相對于設(shè)有接墊的頂面的底面上的 導(dǎo)電層作為電鍍種子層以在基底的頂面的接墊上電鍍形成預(yù)凸塊。因此，本 發(fā)明可避免已知技術(shù)中在芯片載板的頂面上形成圖案化光致抗蝕劑層的開 口時受到工藝上對位精準度的限制，而無法縮小圖案化光致抗蝕劑層的開口 的尺寸、凸塊尺寸與凸塊間距的問題。如此一來，本發(fā)明可有效縮小預(yù)凸塊 的尺寸以及凸塊間距。
為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合 附圖作詳細說明如下。
圖1A至圖1D繪示本發(fā)明實施例的線路板的工藝剖面圖。 圖2繪示本發(fā)明實施例的芯片封裝結(jié)構(gòu)的剖面圖。
附圖標記說明
100:線路板110:基底
112:頂面114:底面
116:核心層116a:上表面
116b下表面118:核心導(dǎo)電通道
122:頂接墊122a:頂線路層
124:底接墊124a:底線路層
132:頂防焊層132a:開口
134a開口134:底防焊層
140:導(dǎo)電層150:阻鍍層
152:開口160:預(yù)凸塊
162:突出部162a:凸弧面
172:表面處理層174:表面處理層
210:心^T212:芯片接墊
220:焊料凸塊230:凸塊底金屬層
240:焊球
Cl:上導(dǎo)電通道C2:下導(dǎo)電通道
Dl:上介電層D2:下介電層
6Wl、 W2、 W3:寬度6:接觸角
具體實施例方式
圖1A至圖1D繪示本發(fā)明實施例的線路;H的工藝剖面圖。首先，請參 照圖1A，提供基底110、多個頂接墊122、多個底接墊124、頂防焊層132 與底防焊層134。頂接墊122與底接墊124分別配置于基底110的相對的頂 面112與底面114上，且頂接墊122與底接墊124電性連接。值得注意的是， 在圖1A中，為方便說明，僅繪示頂接墊122與底接墊124為例。此外，使 用"頂"與"底"的用語，僅是方便說明，其表示位于基底的相對二側(cè)，并 非空間上的實質(zhì)限制。
詳細而言，在本實施例中，頂線路層122a與底線路層124a分別配置于 基底110的頂面112與底面114上，且頂線路層122a與底線路層124a電性 連接。部分的頂線路層122a構(gòu)成頂接墊122,部分的底線路層124a構(gòu)成底 接墊124。
頂防焊層132與底防焊層134分別配置于頂面112與底面114上，且頂 防焊層132可覆蓋部分頂線路層122a,底防焊層134可覆蓋部分底線路層 124a。頂防焊層132具有開口 132a,開口 132a暴露出部分的頂接墊122。 底防焊層134具有開口 134a,其暴露出部分底接墊124。
接著，請參照圖1B，在底面114上例如以無電鍍法(electroless plating) 形成導(dǎo)電層140，導(dǎo)電層140覆蓋底防焊層134與底接墊124，并與底接墊 124電性連接。值得注意的是，在本實施例中，導(dǎo)電層140可同時與多個底 接墊124電性連接。
然后，請再次參照圖1B,在導(dǎo)電層140上形成阻鍍層150，阻鍍層150 具有開口 152，開口 152暴露出部分的導(dǎo)電層140。在本實施例中，形成阻 鍍層150的方法例如是先在導(dǎo)電層140上全面形成感光材料層(未繪示)， 然后，再以曝光顯影的方式圖案化感光材料層。
之后，請參照圖1C,透過開口 152對導(dǎo)電層140施加電流，以電鍍預(yù) 凸塊160于頂接墊122上。在本實施例中，預(yù)凸塊160具有突出于頂防焊層 132的突出部162。相對于開口 132a的寬度W2，突出部162的最大寬度 Wl可大于或等于開口 132a的寬度W2，即不小于開口 132a的寬度W2。另 外，相對于頂接墊122的寬度W3，突出部162的最大寬度W1可小于或等于頂接墊122的寬度W3,即不大于頂接墊122的寬度W3。
值得注意的是，本實施例利用對位于基底110的底面114上的導(dǎo)電層140 施加電流的方式電鍍形成預(yù)凸塊160。因此，本實施例的線路板制作方法可 避免已知技術(shù)中在芯片載板的頂面上形成圖案化光致抗蝕劑層的開口時受 到工藝上對位精準度的限制，而無法縮小圖案化光致抗蝕劑層的開口的尺 寸、凸塊尺寸與凸塊間距的問題。更詳細的說明是，通過本實施例，由于不 需預(yù)留空間(如已知技術(shù)所提及，加大圖案化光致抗蝕劑層的開口寬度)來完 成對位，因此所形成的預(yù)凸塊160的突出部162的最大寬度Wl將不會大于 頂接墊122的寬度W3。反觀，若使用已知技術(shù)的對位技術(shù)來形成預(yù)凸塊時， 受限于對位精準度所需的參數(shù)設(shè)定，所形成的預(yù)凸塊的最大寬度將會大于頂 接墊寬度。如此一來，本實施例的線路板制作方法可有效縮小預(yù)凸塊160的 尺寸以及凸塊間距，且以本實施例的線路板制作方法所制得的線路板可承載 芯片接墊間距較小的芯片。
接著，請參照圖1D，移除阻鍍層150，然后，移除導(dǎo)電層140。此時， 已初步形成本實施例的線路4反100。
之后，請再次參照圖1D，在本實施例中，可在預(yù)凸塊160上形成表面 處理層172，并在底接墊124的暴露于開口 134a外的部分上形成表面處理層 174。在本實施例中，形成表面處理層172、 174的方法例如是化學(xué)4臬金工藝、 化學(xué)鎳4巴工藝、化學(xué)4巴金工藝或化學(xué)鎳釔金工藝。
以下將就圖1D中的線路板100的結(jié)構(gòu)部分進行詳細地介紹。
線路板IOO包括基底IIO、多個頂接墊122、頂防焊層132、多個預(yù)凸塊 160、多個底接墊124以及底防焊層134?；譏IO具有相對的頂面112與底 面114,且頂接墊122配置于頂面112上，底接墊124配置于底面114上。 值得注意的是，在圖1A中，為方便說明，僅繪示頂接墊122與底接墊124 為例。此外，使用"頂"與"底"的用語，僅是方便說明，其表示位于基底 的相對二側(cè)，并非空間上的實質(zhì)限制。
詳細而言，在本實施例中，基底110包括核心層116、核心導(dǎo)電通道118、 上介電層D1、上導(dǎo)電通道C1、下介電層D2以及下導(dǎo)電通道C2。
核心層116具有相對的上表面116a與下表面116b。核心導(dǎo)電通道118 貫穿核心層116。上介電層D1配置于上表面116a上。上導(dǎo)電通道C1貫穿 上介電層Dl,并電性連接核心導(dǎo)電通道118與頂接墊122。下介電層D2配置于下表面116b上。下導(dǎo)電通道C2貫穿下介電層D2，并電性連接核心導(dǎo) 電通道118與底接墊124。由前述可知，在本實施例中，頂接墊122可透過 上導(dǎo)電通道C1、核心導(dǎo)電通道118與下導(dǎo)電通道C2電性連接至底接墊124。 在本實施例中，線路板100包括配置于頂面112上的頂線路層122a，且 部分的頂線路層122a構(gòu)成頂接墊122。此外，頂線路層122a不具有與形成 預(yù)凸塊160有關(guān)的電鍍線，因此當信號在線路板IOO中傳遞時，可以減少因 額外配置電鍍線而對信號品質(zhì)所造成的影響。頂防焊層132配置于頂面112 上并覆蓋部分頂線路層122a,頂防焊層132具有暴露出部分頂接墊122的開 口 132a。
預(yù)凸塊160配置于頂接墊122上并位于開口 132a中，預(yù)凸塊160具有 突出于頂防焊層132的突出部162。相對于開口 132a的寬度W2，突出部162 的最大寬度Wl可大于或等于開口 132a的寬度W2，即不小于開口 132a的 寬度W2。另外，相對于頂接墊122的寬度W3，突出部162的最大寬度W1 可小于或等于頂接墊122的寬度W3,即不大于頂接墊122的寬度W3。
在本實施例中，突出部162具有凸弧面162a,凸弧面162a是朝向遠離 頂接墊122的方向凸出，突出部162與頂防焊層132的接觸角6實質(zhì)上小于 90度。詳細的說明是，通過本實施例所形成的預(yù)凸塊160，由于不需如已知 技術(shù)所提及利用圖案化光致抗蝕劑層來形成預(yù)凸塊，因此其突出部162會具 有凸弧面162a，使得突出部162與頂防焊層132的接觸角6實質(zhì)上會小于 90度。預(yù)凸塊160可直接接觸頂接墊122以及開口 132a的內(nèi)壁，預(yù)凸塊160 例如為導(dǎo)電凸塊，其材料例如是金屬。在實施例中，預(yù)凸塊160例如為銅凸 塊。預(yù)凸塊160的材料例如為熔點大于配置于預(yù)凸塊160上的焊料(未繪示) 的熔點的導(dǎo)電材料，亦即預(yù)凸塊160與焊料具有不同的熔點。在本實施例中， 為避免突出部162氧化或受到外界環(huán)境污染，可在突出部162上配置表面處 理層172，表面處理層172的材料包括鎳、金、鈀以及其組合的合金或是有 才幾保焊劑(Organic Solderability Preservative, OSP )。
在本實施例中，線路板100包括配置于底面114上的底線路層124a，且 部分的底線路層124a構(gòu)成底接墊124。此外，底線路層124a不具有與形成 預(yù)凸塊160有關(guān)的電鍍線，因此當信號于線路板100中傳遞時，可以減少因 額外配置電鍍線而對信號品質(zhì)所造成的影響。底防焊層134配置于底面114 上并覆蓋部分底線路層124a，底防焊層134具有暴露出部分底接墊124的開口 134a。在本實施例中，為避免底接墊124氧化或受到外界環(huán)境污染，可在 底接墊124的暴露于開口 134a外的部分上形成表面處理層174，表面處理層 174的材料包括鎳、金、鈀以及其組合的合金或是有機保焊劑(OSP)。 圖2繪示本發(fā)明實施例的芯片封裝結(jié)構(gòu)的剖面圖。
請參照圖2,芯片封裝結(jié)構(gòu)包括線路板100、芯片210以及多個焊料凸 塊220,值得注意的是，在圖2中，為方便說明，僅繪示焊料凸塊220為例。 線路板100的結(jié)構(gòu)與圖1D的線路板100的結(jié)構(gòu)相同，故于此不再贅述。芯 片210配置于線路板IOO上，且芯片210上配置有多個位置對應(yīng)預(yù)凸塊160 的芯片接墊212。
焊料凸塊220配置于芯片210與線路板IOO之間，以連接預(yù)凸塊160與 芯片接墊212。此外，焊料凸塊220與預(yù)凸塊160可以具有不同的熔點。在 本實施例中，可在芯片接墊212上設(shè)置凸塊底金屬層230 (Under Bump Metallurgy, UBM)，以增加焊料凸塊220與芯片接墊212的接合性，且焊料 凸塊220可配置于凸塊底金屬層230上并包覆預(yù)凸塊160的突出部162。在 本實施例中，可在底接墊124上設(shè)置至少一焊球240,以與其他的電子元件 (未繪示)電性連接。
綜上所述，本發(fā)明是利用位于基底的相對于設(shè)有接墊的頂面的底面上的 導(dǎo)電層作為電鍍種子層，以在基底的頂面的接墊上電鍍形成預(yù)凸塊。因此， 本發(fā)明可避免已知技術(shù)中在芯片載板的頂面上形成圖案化光致抗蝕劑層的 開口時受到工藝上對位精準度的限制，而無法縮小圖案化光致抗蝕劑層的開 口的尺寸、凸塊尺寸與凸塊間距的問題。如此一來，本發(fā)明可有效縮小預(yù)凸 塊的尺寸以及凸塊間距。
雖然本發(fā)明已以實施例披露如上，然其并非用以限定本發(fā)明，任何所屬 技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的 更動與潤飾，故本發(fā)明的保護范圍當視所附的權(quán)利要求界定為準。
10
權(quán)利要求
1. 一種線路板的制作方法，包括提供基底、至少一頂接墊、至少一底接墊、頂防焊層與底防焊層，其中該頂接墊與該底接墊分別配置于該基底的相對的頂面與底面上，且該頂接墊與該底接墊電性連接，該頂防焊層與該底防焊層分別配置于該頂面與該底面上，該頂防焊層具有暴露出部分該頂接墊的第一開口，該底防焊層具有暴露出部分該底接墊的第二開口；在該底面上形成導(dǎo)電層，該導(dǎo)電層覆蓋該底防焊層與該底接墊，并與該底接墊電性連接；在該導(dǎo)電層上形成阻鍍層，該阻鍍層具有第三開口，該第三開口暴露出部分該導(dǎo)電層；通過該第三開口對該導(dǎo)電層施加電流，以電鍍預(yù)凸塊于該頂接墊上；移除該阻鍍層；以及移除該導(dǎo)電層。
2. 如權(quán)利要求1所述的線路板的制作方法，其中該預(yù)凸塊具有突出于該頂防焊層的突出部，該突出部的最大寬度大于或等于該第一開口的寬度。
3. 如權(quán)利要求1所述的線路板的制作方法，其中該預(yù)凸塊具有突出于該頂防焊層的突出部，該突出部的最大寬度小于或等于該頂接墊的寬度。
4. 如權(quán)利要求1所述的線路板的制作方法，其中形成該導(dǎo)電層的方法包括無電鍍法。
5. —種線路板，包括基底，具有相對的頂面與底面；至少一頂接墊，配置于該頂面上；頂防焊層，配置于該頂面上并覆蓋部分該頂接墊，該頂防焊層具有暴露出部分該頂接墊的第 一開口 ；預(yù)凸塊，配置于該頂接墊上并位于該第一開口中，該預(yù)凸塊具有突出于該頂防焊層的突出部，該突出部的最大寬度小于或等于該頂接墊的寬度；至少一底接墊，配置于該底面上，并電性連接至該頂接墊；以及底防焊層，配置于該底面上并覆蓋部分該底接墊，該底防焊層具有暴露出部分該底接墊的第二開口 。
6. 如權(quán)利要求5所述的線路板，其中該突出部的最大寬度大于或等于該第一開口的寬度。
7. 如權(quán)利要求5所述的線路板，其中該突出部具有凸弧面。
8. 如權(quán)利要求7所述的線路板，其中突出部與該頂防焊層的接觸角小 于90度。
9. 如權(quán)利要求5所述的線路板，其中該線路板還包括配置于該頂面上 的頂線路層，且部分該頂線路層構(gòu)成該頂接墊，該頂線路層不具有與形成該 預(yù)凸塊有關(guān)的電鍍線。
10. 如權(quán)利要求5所述的線路板，其中該線路板還包括配置于該底面上 的底線路層，且部分該底線路層構(gòu)成該底接墊，該底線路層不具有與形成該 預(yù)凸塊有關(guān)的電鍍線。
11. 如權(quán)利要求5所述的線路板，其中該預(yù)凸塊為銅凸塊。
12. —種芯片封裝結(jié)構(gòu)，包括 線路板，包括基底，具有相對的頂面與底面； 至少一頂接墊，配置于該頂面上；頂防焊層，配置于該頂面上并覆蓋部分該頂接墊，該頂防焊層具有 暴露出部分該頂接墊的第 一開口 ；預(yù)凸塊，配置于該頂接墊上并位于該第一開口中，該預(yù)凸塊具有突 出于該頂防焊層的突出部，該突出部的最大寬度小于或等于該頂接墊的寬 度；至少一底接墊，配置于該底面上，并電性連接至該頂接墊；以及 底防焊層，配置于該底面上并覆蓋部分該底接墊，該底防焊層具有 暴露出部分該底接墊的笫二開口 ；芯片，配置于該線路板上，且該芯片上配置有位置對應(yīng)該預(yù)凸塊的至少 一芯片接墊；以及至少一焊料凸塊，配置于該芯片與該線路板之間，以連接該預(yù)凸塊與該 芯片接墊。
13. 如權(quán)利要求12所述的芯片封裝結(jié)構(gòu)，其中該突出部的最大寬度大于或等于該第一開口的寬度。
14. 如權(quán)利要求12所述的芯片封裝結(jié)構(gòu)，其中該預(yù)凸塊的熔點不同于該 焊料凸塊的熔點。
全文摘要
本發(fā)明公開了線路板及其制作方法及芯片封裝結(jié)構(gòu)。該線路板的制作方法如下所述。提供基底、頂接墊、底接墊、頂防焊層與底防焊層，頂接墊與底接墊分別配置于基底的相對的頂面與底面上，且頂接墊與底接墊電性連接，頂防焊層與底防焊層分別配置于頂面與底面上，頂防焊層具有暴露出部分頂接墊的第一開口，底防焊層具有暴露出部分底接墊的第二開口。接著，在底面上形成覆蓋底防焊層與底接墊的導(dǎo)電層，其與底接墊電性連接。然后，在導(dǎo)電層上形成具有第三開口的阻鍍層。之后，通過第三開口對導(dǎo)電層施加電流，以電鍍預(yù)凸塊于頂接墊上。接著，移除阻鍍層與導(dǎo)電層。根據(jù)本發(fā)明，可有效縮小預(yù)凸塊的尺寸以及凸塊間距。
文檔編號H01L21/60GK101510515SQ20091012852
公開日2009年8月19日 申請日期2009年3月16日 優(yōu)先權(quán)日2008年12月24日
發(fā)明者張文遠, 徐業(yè)奇, 陳偉政 申請人:威盛電子股份有限公司