專利名稱：等離子體處理裝置和等離子體蝕刻方法
技術領域：
本發(fā)明涉及對被處理基板實施等離子體處理的技術，特別涉及電 容耦合型的等離子體處理裝置和使用它的等離子體蝕刻方法。
背景技術：
在半導體器件、FPD (Flat Panel Display:平板顯示器)的制造工 藝中的蝕刻、沉積、氧化、濺射等處理中，為了在溫度較低的條件下 使處理氣體進行良好的反應，常使用等離子體?，F(xiàn)有技術中，在單片 式的等離子體處理裝置中，能夠容易地實現(xiàn)大口徑等離子體的電容耦 合型的等離子體處理裝置為主流。
一般情況下，電容耦合型的等離子體處理裝置在構(gòu)成為真空腔室 的處理容器內(nèi)平行地配置上部電極和下部電極，在下部電極之上載置 被處理基板(半導體晶片、玻璃基板等)，在兩個電極間施加高頻。這 樣，在兩個電極間被高頻電場加速的電子、從電極釋放的二次電子、 或者被加熱的電子與處理氣體的分子發(fā)生電離沖撞，產(chǎn)生處理氣體的 等離子體，利用等離子體中的自由基、離子，對基板表面實施期望的 微細加工例如蝕刻加工。
在等離子體蝕刻裝置中，多采用在下部電極上同時施加適于等離 子體生成(高頻放電)的頻率較高(通常是40MHz以上)的第一高頻 和適于向基板的離子的引入(偏壓)的頻率較低的(通常是13.56MHz 以下)的第二高頻的下部雙頻施加方式。
但是，在處理大口徑等離子體的電容耦合型的等離子體處理裝置 中，難以使等離子體工藝在基板上的各個位置均勻，從產(chǎn)品成品率的 觀點來看，如何解決這個問題成為重要的課題。 一般情況下，在等離 子體處理裝置中，由于工藝參數(shù)(壓力、RF功率、氣體種類等)的不 同，腔室內(nèi)的等離子體密度分布容易產(chǎn)生變動，因此，即使能夠在某 個工藝條件下獲得均勻性良好的工藝結(jié)果，如果根據(jù)加工特性的要求規(guī)格變更工藝條件，則均勻性惡化的情況很多，難以實現(xiàn)相對于廣范 圍的工藝條件總是能夠保證工藝的均勻性的腔室構(gòu)造。特別是，在通 過多個步驟連續(xù)對基板上的多層構(gòu)造的膜進行蝕刻加工的情況下，因 為針對各個步驟或者各個被加工膜使用的工藝參數(shù)、蝕刻掩模的材質(zhì) 不同，所以難以在所有的步驟中獲得蝕刻特性良好的均勻性。
關于這一點，作為用于使等離子體密度分布可變的調(diào)整鈕(knob) 在現(xiàn)有技術中己知的由電路控制電極的阻抗的方法(專利文獻l)，因 為并非是主動的控制方法，所以難以靈活地應對多種多樣的工藝或者 工藝條件的變更，相對于目前的等離子體工藝中所要求的均勻性的水 平是不充分的。
專利文獻1日本特開2004 — 96066號公報

發(fā)明內(nèi)容
本發(fā)明鑒于上述現(xiàn)有技術的問題點而提出，其目的在于提供一種 能夠容易且自由地控制被處理基板上的電子密度或者工藝特性的分布 特性的電容耦合型的等離子體處理裝置。
此外，本發(fā)明的另一 目的在于提供一種在各種蝕刻加工中能夠提 高蝕刻特性的均勻性的等離子體蝕刻方法。
為了達到上述目的，本發(fā)明的等離子體蝕刻裝置包括能夠真空 排氣的處理容器；在上述處理容器內(nèi)載置被處理基板的下部電極；在 上述處理容器內(nèi)與上述下部電極正對配置的內(nèi)側(cè)上部電極；在上述處 理容器內(nèi)與上述內(nèi)側(cè)上部電極絕緣并且在其半徑方向外側(cè)配置為環(huán)狀 的外側(cè)上部電極；向上述內(nèi)側(cè)和外側(cè)上部電極與上述下部電極之間的 處理空間供給期望的處理氣體的處理氣體供給部；將用于通過高頻放 電生成上述處理氣體的等離子體的第一高頻施加在上述下部電極或上 述內(nèi)側(cè)和外側(cè)上部電極上的第一高頻供電部；在上述內(nèi)側(cè)上部電極上 施加可變的第一直流電壓的第一直流供電部；以及在上述外側(cè)上部電 極上施加可變的第二直流電壓的第二直流供電部。
在上述結(jié)構(gòu)中，通過使從第一直流供電部施加在內(nèi)側(cè)上部電極上 的第一直流電壓和從第二直流供電部施加在外側(cè)上部電極上的第二直 流電壓獨立可變，能夠控制在被載置在下部電極上的基板上的電子密度分布或者工藝特性，通過兩個直流電壓的適當?shù)慕M合，能夠提高工 藝的均勻性。
作為本發(fā)明的一個優(yōu)選方式，第一和第二直流供電部可以具有分 別獨立的直流電源。作為另一個優(yōu)選方式，也可以采用以下結(jié)構(gòu)第 一和第二直流供電部具有共用(單一)的直流電源，第一直流供電部 具有連接在該直流電源的輸出端子與內(nèi)側(cè)上部電極之間的電壓下降用 的可變電阻器。
此外，為了增強第二直流電壓的作用效果，優(yōu)選采用以相比于內(nèi) 側(cè)上部電極，外側(cè)上部電極更向下部電極側(cè)突出的方式配置的結(jié)構(gòu)。
此外，本發(fā)明能夠適用于任意的等離子體處理裝置，特別適用于 具有將用于引入等離子體中的離子的第二高頻施加在下部電極上的第 二高頻供電部的類型的等離子體處理裝置。
本發(fā)明的第一觀點中的等離子體蝕刻方法，是使用本發(fā)明的上述 等離子體處理裝置對含有Si的絕緣膜進行蝕刻加工的等離子體蝕刻方 法，其特征在于上述第一和第二直流電壓均為負極性或者零，上述 第二直流電壓的絕對值為上述第一直流電壓的絕對值以上。
在本發(fā)明的又一具體方式中，在SiOj莫上形成接觸孔的蝕刻加工
中，第一直流電壓被選定為一600V^^ — 150V，第二直流電壓被選定為
一1000V--150V。第二高頻的頻率可以被選定為2MHz 3.2MHz。
通過使第二直流電壓可變，能夠幾乎不改變或者不怎么改變基板中心 部的蝕刻速率地，有效地使基板邊緣部的蝕刻速率可變，能夠提高蝕 刻速率的均勻性。
作為另一個方式，在SiOC膜上形成通路孔(via hole)的蝕刻加 工中，第一直流電壓被選定為一900V 一300V，第二直流電壓被選定 為一 1500V 一300V。第二高頻的頻率可以被選定為10MHz 13.56MHz。此外，作為處理氣體，能夠優(yōu)選適用包含碳氟化合物氣體 和惰性氣體和02氣體或者N2氣體的蝕刻氣體。同樣地，通過使第二 直流電壓可變，能夠幾乎不改變或者不怎么改變基板中心部的蝕刻特 性地，有效地使基板邊緣部的蝕刻速率可變，能夠提高蝕刻速率的均 勻性。
在另一個方式中，在多層抗蝕劑法中用于在中間層或者最下層的SiN膜上轉(zhuǎn)印掩模圖案的蝕刻加工中，第一直流電壓被選定為一 300V 0V，第二直流電壓被選定為一900V 一300V。第二高頻的頻 率可以被選定為10MHz 13.56MHz。在此情況下，通過使第二直流電 壓可變，同樣能夠幾乎不改變或者不怎么改變基板中心部的蝕刻速率 地，有效地使基板邊緣部的蝕刻速率可變，在此之外，相比于基板中 心部，在基板邊緣部也能夠有效地使圖案的CD移位(shift)可變，因 此，能夠提高CD均勻性。
本發(fā)明的第二觀點中的等離子體蝕刻方法是使用本發(fā)明的等離子 體處理裝置對有機膜進行蝕刻加工的等離子體蝕刻方法，其特征在于 第一和第二直流電壓均為負極性或者零，第二直流電壓的絕對值比第 一直流電壓的絕對值大。優(yōu)選的是，第一直流電壓被選定為一100V 0V，第二直流電壓被選定為一900V 0V。第二高頻的頻率可以被選定 為10MHz 13.56MHz。此外，作為處理氣體，能夠優(yōu)選適用包含02 氣體或者N2氣體的蝕刻氣體。在此情況下，通過使第二直流電壓可變， 能夠幾乎不變或者不怎么改變基板邊緣部的蝕刻速率地，有效地改變 基板中心部的蝕刻速率，能夠提高蝕刻速率的均勻性。
根據(jù)本發(fā)明的等離子體處理裝置，利用上述結(jié)構(gòu)和作用，能夠容 易且自由地控制被處理基板上的電子密度或工藝特性的分布特性。
此外，根據(jù)本發(fā)明的等離子體蝕刻方法，利用上述結(jié)構(gòu)和作用， 在各種蝕刻加工中能夠提高蝕刻特性的均勻性。


圖1是表示本發(fā)明的一實施方式的電容耦合型的等離子體蝕刻裝 置的結(jié)構(gòu)的縱截面圖。
圖2是表示在實施方式的SiOj莫整面蝕刻的實驗中獲得的蝕刻速 率(E/R)的面內(nèi)分布特性的圖。
圖3是表示在圖2的蝕刻中改變施加在外側(cè)上部電極上的第二直 流電壓的值時的E/R變化率的面內(nèi)分布特性的圖。
圖4是表示在實施方式的在Si02膜上形成接觸孔的HARC蝕刻的 實驗中獲得的蝕刻速率(E/R)的面內(nèi)分布特性的圖。
圖5是表示在圖4的蝕刻中，改變施加在外側(cè)上部電極上的第二直流電壓的值時的E/R變化率的面內(nèi)分布特性的圖。
圖6是表示在實施方式的等離子體蝕刻裝置中，在內(nèi)側(cè)上部電極 與外側(cè)上部電極之間在電極間距方向設置有臺階差的結(jié)構(gòu)的圖。
圖7是表示在使用圖6的電極構(gòu)造的HARC蝕刻的實驗中獲得的 蝕刻速率(E/R)的面內(nèi)分布特性的圖。
圖8是表示在實施方式的HARC蝕刻的實驗中獲得的電子密度 (Ne)的面內(nèi)分布特性的圖。
圖9是表示在圖8的蝕刻中改變施加在外側(cè)上部電極上的第二直 流電壓的值時的Ne變化率的面內(nèi)分布特性的圖。
圖IO是表示實施方式中的多層抗蝕劑法的工序順序的圖。
圖11是表示在圖10的多層抗蝕劑中所包括的有機膜的蝕刻中獲 得的蝕刻速率(E/R)的面內(nèi)分布特性的圖。
圖12是表示在圖8的蝕刻中改變施加在外側(cè)上部電極上的第二直 流電壓的值時的E/R變化率的面內(nèi)分布特性的圖。
圖13是在圖10的多層抗蝕劑中所包括的反射防止膜和有機膜的 蝕刻中獲得的圖案的形狀的截面圖(SEM照片)。
圖14是表示在圖10的多層抗蝕劑中所包括的SiN膜的蝕刻中獲 得的蝕刻速率(E/R)的面內(nèi)分布特性的圖。
圖15是表示在圖8的蝕刻中改變施加在外側(cè)上部電極上的第二直 流電壓的值時的CD移位的面內(nèi)分布特性的圖。
圖16是表示實施方式的電容耦合型等離子體蝕刻裝置的一個變形 例的結(jié)構(gòu)的縱截面圖。
符號說明
10、腔室(處理容器)
12、基座(下部電極)
26、排氣裝置
30、第一高頻電源
32、第二高頻電源
60、內(nèi)側(cè)上部電極(噴淋頭)
62、外側(cè)上部電極
76、處理氣體供給部80、 82、 110、可變直流電源 118、可變電阻器
具體實施例方式
下面，參照

本發(fā)明的優(yōu)選實施方式。
圖1表示本發(fā)明的一實施方式的等離子體蝕刻裝置的結(jié)構(gòu)。該等 離子體處理裝置構(gòu)成為采用下部雙頻施加方式的陰極耦合的電容耦合 型等離子體蝕刻裝置，具有例如由鋁或不銹鋼等構(gòu)成的金屬制的圓筒 形腔室(處理容器)10。腔室10被安全接地。
在腔室10內(nèi)，載置作為被處理基板的例如半導體晶片w的圓盤
狀的基座12作為下部電極被水平配置。該基座12例如由鋁構(gòu)成，被 從腔室10的底部向垂直上方延伸的絕緣性的筒狀支承部14支承。在 沿著該筒狀支承部14的外周從腔室10的底向垂直上方延伸的導電性 的筒狀支承部(內(nèi)壁部)16與腔室10的側(cè)壁之間形成有環(huán)狀的排氣通 路18，在該排氣通路18的入口安裝有環(huán)狀的擋板(排氣環(huán))20，在排 氣通路18的底部設置有排氣口 22。排氣裝置26通過排氣管24與排氣 口 22連接。排氣裝置26具有渦輪分子泵等真空泵，能夠?qū)⑶皇?0內(nèi) 的處理空間減壓至期望的真空度。在腔室10的側(cè)壁上安裝有用于開關 半導體晶片W的搬入搬出口的閘閥28。
第一和第二高頻電源30、 32通過匹配單元34和供電棒36與基座 12電連接。此處，第一高頻電源30主要輸出有利于生成等離子體的頻 率(通常是40MHz以上)的第一高頻。第二高頻電源32主要輸出有 利于相對于基座12上的半導體晶片W的離子的引入的頻率(通常是 13.56MHz以下)的第二高頻。在匹配單元34中收納有用于在第一 高頻電源30側(cè)的阻抗與負荷(主要是電極、等離子體、腔室)側(cè)的阻 抗之間獲得匹配的第一匹配器；和用于在第二高頻電源32側(cè)的阻抗與 負荷側(cè)的阻抗之間獲得匹配的第二匹配器。
處理對象的半導體晶片W被載置在基座12，以包圍該半導體晶片 W的方式設置有聚焦環(huán)(修正環(huán))38。該聚焦環(huán)38由對工藝的不良影 響較少的導電材料例如Si、 SiC等構(gòu)成，其作為消耗部件以能夠裝卸的 方式被安裝在基座12的上表面。在基座12的上表面設置有晶片吸附用的靜電吸盤40。該靜電吸盤 40是在膜狀或者板狀的電介質(zhì)中夾著片狀或者網(wǎng)狀的導電體。配置在 腔室10之外的直流電源42通過導通/斷開切換開關44和供電線46與 該導電體電連接。利用從直流電源42施加的直流電壓，能夠由庫侖力 將半導體晶片W吸附保持在靜電吸盤40上。
在基座12的內(nèi)部設置有例如沿著圓周方向延伸的環(huán)狀的制冷劑室 48。規(guī)定溫度的制冷劑例如冷卻水通過配管50、 52從制冷單元(未圖 示)被循環(huán)供給至該制冷劑室48。利用制冷劑的溫度能夠控制靜電吸 盤40上的半導體晶片W的溫度。而且，為了進一步提高晶片溫度的 精度，來自傳熱氣體供給部(未圖示)的傳熱氣體例如He氣體通過氣 體供給管54和基座12內(nèi)部的氣體通路56被供給至靜電吸盤40與半 導體晶片W之間。
在腔室10的頂部，與基座12平行相對地，圓盤狀的內(nèi)側(cè)(或者 中心)上部電極60和環(huán)狀的外側(cè)(或者周邊)上部電極62設置為同 心狀。內(nèi)側(cè)上部電極60具有與半導體晶片W相同等度的口徑(直徑)， 外側(cè)上部電極62具有與聚焦環(huán)(修正環(huán))38相同程度的口徑(內(nèi)徑、 外徑)。但是，內(nèi)側(cè)上部電極60與外側(cè)上部電極62相互電絕緣(更準 確地說是DC絕緣)。在圖示的結(jié)構(gòu)例中，在兩個電極60、 62之間插 入例如由陶瓷構(gòu)成的環(huán)狀的絕緣體63。
內(nèi)側(cè)上部電極60具有與基座12正對面地相對的電極板64、和從 該電極板64的背后(上)能夠裝卸地支承該電極板64的電極支承體 66。電極板64的材質(zhì)優(yōu)選是對工藝的不良影響小，且能夠維持良好的 DC施加特性的Si或SiC等含硅導電材料。電極支承體66可以由已被 陽極氧化處理的鋁構(gòu)成。
外側(cè)上部電極62也具有與基座12相對的電極板68、和從該電極 板68的背后(上)能夠裝卸地支承該電極板68的電極支承體70。這 些電極板68和電極支承體70也可以由分別與內(nèi)側(cè)上部電極60的電極 板64和電極支承體66相同的材質(zhì)構(gòu)成。
在該實施方式中，為了向設定在上部電極(60、 62)與基座12之 間的處理空間PS供給處理氣體，內(nèi)側(cè)上部電極60兼用作噴淋頭。更 詳細地說，在電極支承體66的內(nèi)部設置氣體擴散室72，在電極支承體66和電極板64上形成從該氣體擴散室72向基座12側(cè)貫通的多個氣體 噴出孔74。來自處理氣體供給部76的氣體供給管78與在氣體擴散室 72的上部設置的氣體導入口 72a連接。另外，也可以采用不僅是內(nèi)側(cè) 上部電極60，在外側(cè)上部電極62上也設置有噴淋頭的結(jié)構(gòu)。
在腔室10之外配置有例如在一2000 +1000V的范圍內(nèi)能夠分別 輸出可變的直流電壓Vc、 VE的兩個可變直流電源80、 82。在本發(fā)明 的等離子體蝕刻方法中，如后所述，兩個直流電壓Vc、 Ve通常以OV 以下的值即負極性(一)的值被使用，當設各自的絕對值為I Vcl 、 |VE|時，保持IVcl《|VE|的關系被同時使用。
其中一個可變直流電源80的輸出端子通過導通/斷開切換開關84 和濾波電路86與內(nèi)側(cè)上部電極60電連接。濾波電路86采用下述結(jié)構(gòu)， 將從可變直流電源80輸出的第一直流電壓Vc直通地施加在內(nèi)側(cè)上部 電極60上，另一方面，使從基座12通過處理空間PS和內(nèi)側(cè)上部電極 60流入直流供電線88的高頻流入接地線，而不會流向可變直流電源 80側(cè)。
另一個可變直流電源82的輸出端子通過導通/斷開切換開關90和 濾波電路92與外側(cè)上部電極62電連接。濾波電路92采用下述結(jié)構(gòu)， 將從可變直流電源82輸出的第二直流電壓VE直通地施加在外側(cè)上部 電極62上，另一方面，使從基座12通過處理空間PS和外側(cè)上部電極 62流入直流供電線94的高頻流入接地線，而不會流向可變直流電源 82側(cè)。
此外，在腔室10內(nèi)，在面對處理空間PS的適當位置例如外側(cè)上 部電極62的半徑方向外側(cè)，安裝有例如由Si、 SiC等導電性部件構(gòu)成 的環(huán)狀的DC接地部件(直流接地電極)96。該DC接地部件96被安 裝在例如由陶瓷構(gòu)成的環(huán)狀的絕緣體98上，并且與腔室10的頂壁連 接，通過腔室10總是被接地。如果在等離子體處理中，從可變直流電 源80、 82向上部電極(60、 62)施加直流電壓(Vc、 VE)，則直流的 電子電流通過等離子體在上部電極(60、 62)與DC接地部件96之間 流動。
該等離子體蝕刻裝置內(nèi)的各個部分例如排氣裝置26、高頻電源30、 32、靜電吸盤用的導通/斷開切換開關44、處理氣體供給部76、 DC施加用的導通/斷開切換開關84、 90、制冷單元(未圖示)、傳熱氣體供 給部(未圖示)等各個的動作和裝置整體的動作(順序sequence)通 過例如由微型計算機構(gòu)成的控制部(未圖示)控制。
在該等離子體蝕刻裝置中，為了進行蝕刻，首先使閘閥28為開狀 態(tài)，將作為加工對象的半導體晶片W搬入腔室10內(nèi)，并載置在靜電 吸盤40上。然后，從處理氣體供給部76以規(guī)定的流量將蝕刻氣體(一 般情況下是混合氣體)導入腔室10內(nèi)，利用排氣裝置26將腔室10內(nèi) 的壓力調(diào)節(jié)至設定值。進一步，打開第一和第二高頻電源30、 32，分 別以規(guī)定的功率輸出第一高頻(40MHz以上)和第二高頻(13.56MHz 以下)，通過匹配單元34和供電棒36將這些高頻施加在基座12上。 此外，使開關44為ON，通過靜電吸附力將傳熱氣體(He氣體)封在 靜電吸盤40與半導體晶片W之間的接觸界面。從噴淋頭60噴出的蝕 刻氣體在兩個電極12、 (60、 62)之間通過高頻放電被等離子體化，利 用由該等離子體生成的自由基、離子，半導體晶片W表面的被加工膜 被蝕刻成為期望的圖案。
該電容耦合型等離子體蝕刻裝置，通過在基座12上施加40MHz 以上的適于等離子體生成的頻率較高的第一高頻，等離子體以優(yōu)選的 離解狀態(tài)高密度化，在更低的壓力條件下也能夠形成高密度等離子體。 與此同時，通過在基座12上施加13.56MHz以下的適于離子引入的頻 率較低的第二高頻，能夠?qū)Π雽w晶片W的被加工膜實施選擇性高的 各向異性的蝕刻。等離子體生成用的第一高頻在任何等離子體工藝中 都必須使用，但是，根據(jù)工藝的不同存在不使用離子引入用的第二高 頻的情況。
該電容耦合型等離子蝕刻裝置的主要特征在于，如上所述，沿著 徑方向?qū)⑸喜侩姌O分割成內(nèi)側(cè)上部電極60和外側(cè)上部電極62這兩個， 從兩個可變直流電源80、 82將第一和第二直流電壓Vc、 Ve同吋施加 在兩個上部電極60、 62上。通過適當選擇這兩個直流電壓Vc、 Ve的 組合，能夠在各種應用中提高等離子體工藝、蝕刻特性的均勻性。下 面，對使用該等離子體蝕刻裝置的蝕刻方法的實施例進行說明。
作為含Si絕緣膜的蝕刻加工，在Si02膜、SiOC膜等上形成細且 深的接觸孔的HARC (HighAspect Ratio Contact:高縱寬比接觸)和形成較淺的通路孔的BEOL (Back End Of Line:后端工藝)的應用已眾 所周知。
圖2表示在使用實施方式的等離子體蝕刻裝置，對Si02覆膜進行 整面蝕刻的實驗中獲得的蝕刻速率(E/R)的面內(nèi)分布特性。其主要條 件如下。
晶片口徑300mm
蝕刻氣體C4F8/Ar/O2=45/200/30sccm
腔室內(nèi)的壓力15mTorr
高頻電力40MHz/2MHz= 1000/3000W
溫度上部電極/腔室側(cè)壁/下部電極=60/60/201:
直流電壓VC=_300V， VE=—300V、 _900V (2種)
此外，圖3表示使第二直流電壓Ve從一300V變化至一900V時的 晶片上的各個位置的E/R變化率。
如圖2所示，在VC/VE=_300V/_300V的情況下，晶片上的E/R 在邊緣部比中心部低很多，如果VC/VE=—300V/—900V，則中心部與 邊緣部的差縮小，面內(nèi)均勻性大幅改善。此處重要的是，如圖3所示， 中心部的E/R幾乎沒有變化，邊緣部的E/R顯著變化。因此，通過將 施加在內(nèi)側(cè)上部電極60上的第一直流電壓Vc選定為適當?shù)闹?優(yōu)選 是一600V 一150V)，使施加在外側(cè)上部電極62上的第二直流電壓 Ve在造當?shù)姆秷@(優(yōu)選是一1500V^^ — 300V)內(nèi)可變，能夠自由地控 制E/R的面內(nèi)分布特性，能夠容易地提高面內(nèi)均勻性。
BEOL的蝕刻也與Si02覆膜的蝕刻為相同工藝，因此，能夠原樣 應用上述等離子體蝕刻方法。另外，作為在含Si絕緣膜的蝕刻中使用 的蝕刻氣體的添加氣體，也可以取代02氣體使用N2氣體。
圖4表示在使用實施方式的等離子體蝕刻裝置，在SK)2膜上形成 口徑為0.25um的接觸孔的HARC蝕刻的實驗中獲得的蝕刻速率(E/R) 的面內(nèi)分布特性。主要的蝕刻條件與上述Si02覆膜的蝕刻相同，第二 直流電壓Ve是一300V和一900V這兩種。圖5表示使第二直流電壓 Ve從一300V變化至一900V時的晶片上的各個位置的E/R變化率。
如圖4和圖5所示，在HARC中也能夠獲得與Si02覆膜的蝕刻相 同的特性。B口，通過使施加在內(nèi)側(cè)上部電極60上的第一直流電壓Vc選定為適當?shù)闹?例如一300V)，使施加在外側(cè)上部電極62上的第二 直流電壓Ve在一900V 一300V的范圍內(nèi)可變，則能夠幾乎不改變中 心部的E/R地使邊緣部的E/R顯著變化，在晶片上的E/R分布特性中， 邊緣部比中心部低的曲線形(profile)、中心部和邊緣部基本平坦(均 勻)的曲線形、以及邊緣部比中心部高的曲線形的任一個均能夠容易 地實現(xiàn)。
在本實施方式的等離子體蝕刻裝置中，也可以采用在內(nèi)側(cè)上部電 極60與外側(cè)上部電極62之間在電極間距方向設置有臺階差的結(jié)構(gòu)， 優(yōu)選如圖6所示，能夠采用使外側(cè)上部電極62相對于內(nèi)側(cè)上部電極60 更向下方突出的結(jié)構(gòu)。在圖6中，內(nèi)側(cè)上部電極60與基座12上的半 導體晶片W的電極間距Dc例如被設定為30cm，外側(cè)上部電極62與 基座12上的聚焦環(huán)38的電極間距DE例如被設定為20 25cm。
圖7表示使用采用圖6的臺階差型電極間距構(gòu)造的實施方式的等 離子體蝕刻裝置，在與上述同樣的蝕刻條件下，在HARC中應用本發(fā) 明所得的實驗結(jié)果(E/R分布特性)。根據(jù)該實驗結(jié)果，在VC=_300V， VE=—600V的條件下，能夠?qū)/R的面內(nèi)均勻性改善至±0.9%。
另夕卜，在HARC中應用本發(fā)明時，在保持I Vcl《I VE|關系的 條件下，第一直流電壓Vc能夠在一600V 一150V的范圍內(nèi)選擇，第 二直流電壓VE能夠在一1000V _150V的范圍內(nèi)選擇。此外，在連接 孔的蝕刻加工中，被施加在基座12上的第二高頻優(yōu)選是低頻率，優(yōu)選 選擇2MHz 3.2MHz，使得離子強有力地被打入被加工膜中。
在含Si膜的蝕刻中，如上所述，通過改變第二直流電壓VE的值能 夠控制半導體晶片W上的E/R分布特性的曲線形，其原因在于，通過 改變第二直流電壓VE的值能夠控制半導體晶片W上的電子密度(Ne) 分布特性，并且在Ne分布特性與E/R分布特性之間存在相關關系。
作為一個例子，圖8和圖9分別表示在上述HARC的蝕刻中使第 二直流電壓VE的值可變時獲得的Ne分布特性和Ne變化率分布特性。 如圖所示，當使第二直流電壓Ve的絕對值以OV—300V—600V—900V 的方式增大時，晶片中心部的Ne僅有很少的變化，但是晶片周邊部的 Ne大幅上升，能夠確認與E/R分布特性存在相關性。
本發(fā)明的等離子體蝕刻裝置和等離子體蝕刻方法能夠適用于以多個步驟對基板表面的多層膜進行連續(xù)的蝕刻加工的應用。以下，對圖 IO所示的涉及多層抗蝕劑法的本發(fā)明的實施例進行說明。
在圖10中，在加工對象的半導體晶片W的主面上，在本來的被
加工膜(例如柵極用的Si膜)100上形成SiN層102作為最下層(最 終掩模)，在其上形成有機膜(例如碳)104作為中間層，在其上隔著 含有Si的反射防止膜(BARC) 106形成最上層的光致抗蝕劑108。在 SiN層102、有機膜104和反射防止膜106的成膜中使用CVD (化學 真空蒸鍍法)或者利用旋涂(spin-on)的涂敷膜，利用光刻法進行光 致抗蝕劑108的圖案化。
首先，如圖10 (A)所示，以被圖案化的光致抗蝕劑108作為掩 模，蝕刻含Si反射防止膜106。主要的蝕刻條件如下。
晶片口徑300mm
蝕刻氣體CF4/O2=250/13sccm
腔室內(nèi)壓力30mTorr
高頻電力40MHz/13MHz=400/0W
直流電壓Vc=0V， VE=0V、 一300V、 一600V (3種)
雖然省略了圖示，但是，在蝕刻反射防止膜106時，通過改變第 二直流電壓VE的絕對值，能夠改變蝕刻速率的面內(nèi)分布特性。
接著，如圖10 (B)所示，以光致抗蝕劑108和反射防止膜106 作為掩模，蝕刻有機膜104。主要的蝕刻條件如下。
晶片口徑300mm
蝕刻氣體O尸750sccm
腔室內(nèi)壓力20mTorr
溫度上部電極/腔室側(cè)壁/下部電極=150/150/30°。 高頻電力40MHz/13MHz=400/200W 直流電壓Vc=0V， VE=0V、 一300V、 一600V (3種) 圖11表示在上述有機膜104的蝕刻加工中獲得的蝕刻速率(E/R) 的面內(nèi)分布特性。圖12表示E/R的變化率的面內(nèi)分布特性。
如圖11所示，在有機膜蝕刻中，施加在內(nèi)側(cè)上部電極60上的第 一直流電壓Vc固定為一定值(0V)，當改變以負極性施加在外側(cè)上部 電極62上的第二直流電壓VE的絕對值時，晶片邊緣部的E/R幾乎保持一定，在V^0V的情況下，成為在晶片中心部大幅隆起的高山形的
曲線形，在V^—300V的情況下，成為E/R在晶片中心部小幅隆起的 低山形的曲線形，在Vf—600V的情況下，成為在晶片中心部大幅凹 陷的鍋底形的曲線形。從而，能夠容易地推測到，在VE=_600V^^ — 300V的中間(一400V左右)時，能夠獲得基本平坦的E/R曲線形。
如上所述，在有機膜蝕刻中應用本發(fā)明時，當改變第二直流電壓 VE的絕對值時，與含Si絕緣膜的蝕刻不同，晶片周邊部的E/R幾乎不 變化，而晶片中心部的E/R發(fā)生變化。該原理(作用)尚不明確，但 是，認為相比于電子密度(Ne)的分布特性，等離子體(氧等離子體) 和上部電極(60、 62)的相互作用產(chǎn)生主導性的影響。
另外，在本發(fā)明的有機膜蝕刻中，第一直流電壓Vc可以在一 100V 0V的范圍內(nèi)選擇，第二直流電壓Ve可以在一900V 0V的范 圍內(nèi)選擇。此外，在重視圖案加工形狀的精度的情況下，可以在較高 的區(qū)域(優(yōu)選10MHz 13.56MHz)選擇第二高頻的頻率，使得離子引 入的能量較低。作為蝕刻氣體，可以在02氣體中添加N2氣體、CO、 COS、 H2、 NH3并進行使用。作為有機膜蝕刻中的氣體組合，能夠列 舉以下例子。
02、 02/N2、 02/CO、 02/S02、 02/COS、 02/NH3、 N2/H2、 NH3、 N2/H2/02
圖13表示在上述反射防止膜106和有機膜104的蝕刻加工中獲得 的圖案的截面圖(SEM照片)。如圖所示，可知當?shù)诙绷麟妷篤e的 絕對值以OV—400V—900V的方式增大時，圖案上端部的反射防止膜 106的塌肩(106')減少，圖案的垂直性提高。與密集的圖案(左側(cè)) 相比，這種效果在稀疏的圖案(右側(cè))中表現(xiàn)得更明顯。此外，可知 當改變第二直流電壓VE的值時，在晶片半徑方向(中心部與邊緣部之 間)，圖案CD的精度和均勻性發(fā)生變化，當VE以OV—400V—900V 的方式變高時，CD的精度和均勻性也提高。
在圖10中，如圖10 (C)、 (D)所示，以已圖案化的反射防止膜 106和有機膜104作為掩模，蝕刻SiN膜102。主要蝕刻條件如下。
晶片口徑300mm
蝕刻氣體CHF3/CF4/Ar/O2=125/225/600/60sccm 腔室內(nèi)壓力75mTorr溫度上部電極/腔室側(cè)壁/下部電極-150/150/3(TC 高頻電力40MHz/13MHz=0/l000W
直流電壓VC=—300V， VE=OV、 一300V、 一900V (3種)
圖14表示在上述SiN膜102的蝕刻加工中獲得的蝕刻速率(E/R) 的面內(nèi)分布特性。如圖所示，如果將第一直流電壓Vc保持為一定值(一 300V)，使第二直流電壓VE的絕對值以OV—300V—900V的方式提高， 則晶片中心部的E/R基本不變化，晶片周邊部的E/R大幅上升。這一 點與上述HARC、 BEOL的情況相同。
進一步，如圖15所示，當?shù)诙绷麟妷篤E的絕對值以300V—900V 的方式變化時，相比于晶片中心部，圖案的CD移位在晶片周邊(邊 緣)部變化較大。因此，通過適當選擇第二直流電壓VE的值，能夠提 高每個半導體晶片的CD的均勻性、精度，而且能夠提高多層抗蝕劑 法中的圖案轉(zhuǎn)印精度。
在本發(fā)明的SiN膜的蝕刻中，第一直流電壓Vc可以在一300V 0V 的范圍內(nèi)選擇，第二直流電壓Ve可以在一900V 一300V的范圍內(nèi)選 擇。此外，因為在SiN膜的蝕刻中也要求以自由基為基礎(radical base) 的高精度的圖案蝕刻，因此，優(yōu)選降低離子引入的能量，在較高的區(qū) 域(優(yōu)選10MHz 13.56MHz)選擇第二高頻的頻率。
以上對本發(fā)明的一個優(yōu)選實施方式進行了說明，但是，本發(fā)明并 非限定于上述實施方式，可以有各種各樣的變形。特別是在本發(fā)明的 等離子體蝕刻裝置中，關于內(nèi)側(cè) 上部電極60和外側(cè)上部電極62周圍 的結(jié)構(gòu)，能夠進行各種各樣的選擇、變形。
例如，也能夠采用使用單一或者共用的可變直流電源，將獨立的 第一和第二直流電壓Vc、 VE分別施加在內(nèi)側(cè)上部電極60和外側(cè)上部 電極62上的結(jié)構(gòu)。例如，在圖16所示的結(jié)構(gòu)例中，使可變直流電源 110的輸出端子，通過濾波電路112和切換開關114與外側(cè)上部電極 62連接，并且通過濾波電路112、切換開關116和可變電阻器118與 內(nèi)側(cè)上部電極60連接。將從可變直流電源110輸出的直流電壓Va作 為第二直流電壓VE原樣地施加在外側(cè)上部電極62上，并且將從直流 電壓VA減去可變電阻器118的電壓下降部分之后的電壓作為第一直流 電壓Vc施加在內(nèi)側(cè)上部電極60上。各切換開關116、 114在用于朝向各個對應的上部電極60、 62流通可變直流電源IIO的輸出電壓的直通 位置、和用于使各個對應的上部電極60、 62與接地電位連接(即施加 OV)的接地位置之間進行切換。
此外，在圖16所示的結(jié)構(gòu)例中，在內(nèi)側(cè)上部電極60和外側(cè)上部 電極62這兩者中設置有噴淋頭。能夠獨立地選擇、控制從各個噴淋頭 噴出的氣體的種類或者流量。
此外，本發(fā)明并不限定于應用在上述實施方式那樣的下部雙頻施 加方式中，例如，也能夠應用于在上部電極(60、 62)上施加等離子 體生成用的第一高頻的方式的等離子體蝕刻裝置。
此外，本發(fā)明并不限定于等離子體蝕刻裝置，也能夠應用于等離 子體CVD、等離子體氧化、等離子體氮化、濺射等其它的等離子體處 理裝置中。此外，本發(fā)明中的被處理基板并不限于半導體晶片，也能 夠是平板顯示器用的各種基板、光掩模、CD基板、印刷基板等。
權(quán)利要求
1. 一種等離子體處理裝置，其特征在于，包括能夠真空排氣的處理容器；在所述處理容器內(nèi)載置被處理基板的下部電極；在所述處理容器內(nèi)與所述下部電極正對地配置的內(nèi)側(cè)上部電極；在所述處理容器內(nèi)與所述內(nèi)側(cè)上部電極電絕緣，并且在其半徑方向外側(cè)配置為環(huán)狀的外側(cè)上部電極；向所述內(nèi)側(cè)和外側(cè)上部電極與所述下部電極之間的處理空間供給處理氣體的處理氣體供給部；將用于通過高頻放電生成所述處理氣體的等離子體的第一高頻施加在所述下部電極或者所述內(nèi)側(cè)和外側(cè)上部電極上的第一高頻供電部；在所述內(nèi)側(cè)上部電極上施加可變的第一直流電壓的第一直流供電部；以及在所述外側(cè)上部電極上施加可變的第二直流電壓的第二直流供電部。
2. 如權(quán)利要求1所述的等離子體處理裝置，其特征在于 所述第一和第二直流供電部具有分別獨立的直流電源。
3. 如權(quán)利要求1所述的等離子體處理裝置，其特征在于所述第一和第二直流供電部具有共用的直流電源，所述第一直流 供電部具有連接在所述直流電源的輸出端子與所述內(nèi)側(cè)上部電極之間 的電壓下降用的可變電阻器。
4. 如權(quán)利要求1所述的等離子體處理裝置，其特征在于 以相比于所述內(nèi)側(cè)上部電極，所述外側(cè)上部電極更向所述下部電極側(cè)突出的方式進行配置。
5. 如權(quán)利要求1所述的等離子體處理裝置，其特征在于具有將用于將等離子體中的離子引入所述基板的第二高頻施加在 所述下部電極上的第二高頻供電部。
6. —種等離子體蝕刻方法，其使用權(quán)利要求1 4中任一項所述的 等離子體處理裝置對含有Si的絕緣膜進行蝕刻加工，該等離子體蝕刻 方法的特征在于所述第一和第二直流電壓的任一個均為負極性或者零，所述第二 直流電壓的絕對值為所述第一直流電壓的絕對值以上。
7. 如權(quán)利要求6所述的等離子體蝕刻方法，其特征在于 所述絕緣膜是SK)2膜， 所述蝕刻加工是在所述Si02膜上形成接觸孔的加工，所述第一直流電壓被選定為一600V 一150V， 所述第二直流電壓被選定為一 1000V 一 150V。
8. 如權(quán)利要求7所述的等離子體蝕刻方法，其特征在于 所述第二高頻的頻率被選定為2MHz 3.2MHz。
9. 如權(quán)利要求6所述的等離子體蝕刻方法，其特征在于 所述絕緣膜是SiOC膜，所述蝕刻加工是在所述SiOC膜上形成通路孔的加工， 所述第一直流電壓被選定為一900V 一300V， 所述第二直流電壓被選定為一1500V^^ — 300V。
10. 如權(quán)利要求9所述的等離子體蝕刻方法，其特征在于 所述第二高頻的頻率被選定為10MHz 13.56MHz。
11. 如權(quán)利要求6所述的等離子體蝕刻方法，其特征在于 所述處理氣體是包含碳氟化合物氣體和惰性氣體和02氣體或者N2氣體的蝕刻氣體。
12. 如權(quán)利要求6所述的等離子體蝕刻方法，其特征在于所述絕緣膜是用作多層抗蝕劑的中間層或者最下層的SiN膜， 所述蝕刻加工是形成用于蝕刻基底膜或者基底基板的SiN掩模的 加工，所述第一直流電壓被選定為一300V 0V， 所述第二直流電壓被選定為一900V 一300V。
13. 如權(quán)利要求12所述的等離子體蝕刻方法，其特征在于 所述第二高頻的頻率被選定為10MHz 13.56MHz。
14. 一種等離子體蝕刻方法，其使用權(quán)利要求1 4中任一項所述 的等離子體處理裝置對有機膜進行蝕刻加工，該等離子體蝕刻方法的 特征在于所述第一和第二直流電壓的任一個均為負極性或者零，所述第二 直流電壓的絕對值為所述第一直流電壓的絕對值以上。
15. 如權(quán)利要求14所述的等離子體蝕刻方法，其特征在于 所述第一直流電壓被選定為一 100V 0V， 所述第二直流電壓被選定為一900V 0V。
16. 如權(quán)利要求15所述的等離子體蝕刻方法，其特征在于 所述第二高頻的頻率被選定為10MHz 13.56MHz。
17. 如權(quán)利要求14所述的等離子體蝕刻方法，其特征在于所述處理氣體是包含02氣體或者N2氣體的蝕刻氣體。
全文摘要
本發(fā)明提供等離子體處理裝置和等離子體蝕刻方法，使得能夠容易且自由地控制被處理基板上的電子密度或者工藝特性的分布特性。該電容耦合型等離子體處理裝置在徑方向上將上部電極分割成內(nèi)側(cè)上部電極(60)和外側(cè)上部電極(62)這兩個，從2個可變直流電源(80、82)將獨立的第一和第二直流電壓(V_C、V_E)同時施加在兩個上部電極(60、62)上。通過適當選擇這兩個直流電壓(V_C、V_E)的組合，能夠在各種應用中提高等離子體工藝、蝕刻特性的均勻性。
文檔編號H01L21/00GK101546685SQ20091012709
公開日2009年9月30日 申請日期2009年3月27日 優(yōu)先權(quán)日2008年3月27日
發(fā)明者中山博之, 佐藤學, 增澤健二, 巖田學, 成重和樹, 本田昌伸 申請人:東京毅力科創(chuàng)株式會社