專利名稱：具有改進(jìn)應(yīng)力的中間電介質(zhì)層的后端互聯(lián)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及集成電路，特別地涉及后端互聯(lián)結(jié)構(gòu)，更特別地涉及互聯(lián) 結(jié)構(gòu)的可靠性和性能的改進(jìn)。
背景技術(shù)：
隨著半導(dǎo)體行業(yè)引入具有更高性能和更強(qiáng)功能的新一代集成電路(ic)， 組成集成電路的元件的密度增大了，而且元件的尺寸、大小和各個(gè)部件或元件 之間的距離縮小了。在過去，這種減小僅僅受用光刻法限定結(jié)構(gòu)的能力所限， 然而具有更小尺寸的器件的幾何形狀成為了新的限制因素。例如，對(duì)于任何兩 個(gè)相鄰的導(dǎo)電通路，隨著導(dǎo)體之間的距離縮短，因此得到的電容(由導(dǎo)電通路之間的距離所分開的絕緣材料的介電常量(k值)的函數(shù))將會(huì)增大。這個(gè)增 大的電容導(dǎo)致導(dǎo)體之間的電容耦合增大，功耗增大并且阻容時(shí)間常數(shù)增大。因 此，半導(dǎo)體ic性能和功能的持續(xù)改進(jìn)依靠組成電介質(zhì)薄膜材料的不斷發(fā)展， 該材料使電介質(zhì)具有比通常使用的材料-二氧化硅更低的介電常數(shù)(k)以減 小電容。具有特低k( extra low-k， ELK )介電常數(shù)的新型材料和超低k( ultra low-k，材料有助于集成電路特征尺寸的進(jìn)一步縮小。在傳統(tǒng)的IC工藝中，二氧化硅 被用作電介質(zhì)材料的基礎(chǔ)成分，這使得電介質(zhì)常數(shù)大約為3.9。更先進(jìn)的電介 質(zhì)材料具有低于大約2.5的介電常數(shù)，并且可以甚至低于大約2.0。介電常數(shù)最低的物質(zhì)是空氣(具有1.0的k值)。因?yàn)槎嗫纂娊橘|(zhì)能夠具 備非常低的電介質(zhì)常數(shù)，因此它們是非常棒的候選者。然而，由于多孔薄膜的 本性機(jī)械性很脆弱，因此脆弱的薄膜在芯片制造過程中可能會(huì)因?yàn)闊o法經(jīng)受采 用對(duì)芯片表面進(jìn)行平面化處理的化學(xué)機(jī)械拋光(CMP)工藝而失效。此外， 這種脆弱的低k電介質(zhì)材料還給封裝工藝帶來困難。例如，在引線鍵合工藝中，用于分離引線而施加的力也能夠?qū)е骆I合點(diǎn)下面的低k電介質(zhì)材料剝落。隨著具有越來越小的介電常數(shù)的電介質(zhì)的使用，電介質(zhì)剝落成為影響集成 電路制造生產(chǎn)的一個(gè)重要因素，需要新的方法來提高成品率而又不影響集成電 路的電性能。發(fā)明內(nèi)容根據(jù)本發(fā)明的一個(gè)方面， 一種集成電路結(jié)構(gòu)包括第一、第二和第三金屬化 層。所述第一金屬化層包括具有第一k值的第一電介質(zhì)層和在所述第一電介質(zhì) 層中的第一金屬連線。所述第二金屬化層在所述第一金屬化層上面，包括具有大于所述第一k值的第二k值的第二電介質(zhì)層；和在所述第二電介質(zhì)層中的第 二金屬連線。所述第三金屬化層在第二金屬化層上面，包括具有第三k值的第 三電介質(zhì)層；和在所述第三電介質(zhì)層中的第三金屬連線。所述集成電路結(jié)構(gòu)還 包括在所述第三金屬化層之上的底層鈍化層。根據(jù)本發(fā)明的另一實(shí)施例， 一種集成電路結(jié)構(gòu)，包括半導(dǎo)體襯底；在所述 半導(dǎo)體襯底上面的鈍化層；以及在所述半導(dǎo)體襯底和所述鈍化層之間的互聯(lián)結(jié) 構(gòu)。所述互聯(lián)結(jié)構(gòu)包括多層金屬化層，每個(gè)金屬化層包括電介質(zhì)層和在所述電 介質(zhì)層中的金屬連線。在所述多個(gè)金屬化層中的各個(gè)電介質(zhì)層包括具有第一k 值的第一組電介質(zhì)層；和在所述第一組電介質(zhì)層上面的、具有第二k值的第二 組電介質(zhì)層；以及在所述第二組電介質(zhì)層上面的、具有第三k值的第三組電介 質(zhì)層。所述第二k值不同于第一k值和第三k值。根據(jù)本發(fā)明的再一實(shí)施例， 一種集成電路結(jié)構(gòu)包括半導(dǎo)體襯底；以及在 所述半導(dǎo)體襯底上面的互聯(lián)結(jié)構(gòu)。所述互聯(lián)結(jié)構(gòu)包括至少約7層金屬化層，所 述互聯(lián)結(jié)構(gòu)包括第一金屬化層，在所述第一金屬化層之上的第二金屬化層和在 所述第二金屬化層之上的第三金屬化層。所述第一金屬化層包括具有第一 k 值的第一電介質(zhì)層；和在所述第一電介質(zhì)層中的第一金屬連線。所述第二金屬 化層在所述互聯(lián)結(jié)構(gòu)的中間位置且包括具有第二 k值的第二電介質(zhì)層，其中所 述第二電介質(zhì)層具有大于第一電介質(zhì)層的機(jī)械強(qiáng)度；和在所述第二電介質(zhì)層中 的第二金屬連線。所述第三金屬化層包括具有第三k值的第三電介質(zhì)層；和在 所述第三電介質(zhì)層中的第三金屬連線。本發(fā)明的有益效果在于能夠提高半導(dǎo)體芯片的機(jī)械強(qiáng)度，由此改善其可靠性。


為了更完整地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在接合附圖進(jìn)行如下說明，其中 圖1示出了具有多層金屬化層的互聯(lián)結(jié)構(gòu)；圖2示出了作為位置函數(shù)的節(jié)點(diǎn)釋放能量，在所述位置上電介質(zhì)層被另一具有更高k值的電介質(zhì)層所替換。圖3示出了在互聯(lián)結(jié)構(gòu)中不同層上的節(jié)點(diǎn)釋放能量；以及圖4示出了當(dāng)使用具有不同k值的電介質(zhì)材料替換互聯(lián)結(jié)構(gòu)的中間層時(shí)節(jié)點(diǎn)釋放能量的減少。
具體實(shí)施方式
下面將說明本發(fā)明優(yōu)選實(shí)施例的制造和使用。然而，應(yīng)該知道，本發(fā)明提 供了許多可應(yīng)用的具有創(chuàng)造性的概念，可以在非常廣泛的具體環(huán)境中實(shí)施。在 此討論的特定實(shí)施例僅僅是本發(fā)明制造和使用的一個(gè)具體說明，不是對(duì)本發(fā)明 范圍對(duì)限制。本發(fā)明提供了一種具有改進(jìn)的可靠性的新型互聯(lián)結(jié)構(gòu)及其形成方法。在本 發(fā)明的整個(gè)附圖和說明性實(shí)施例中，相同的附圖標(biāo)記表示相同的元件。圖1示出了本發(fā)明的實(shí)施例。半導(dǎo)體芯片10包括半導(dǎo)體襯底12，其上形 成有集成電路器件(未示出)，例如晶體管、電容、電阻等。半導(dǎo)體襯底12 可以由硅，鍺硅或其它常用的半導(dǎo)體材料制成。在半導(dǎo)體襯底12上形成有層 間電介質(zhì)(ILD) 14。在ILD14之下且在集成電路器件之上可以形成有接觸刻 蝕停止層(未示出)。在ILD14中形成有接觸15，用于連接集成電路器件和在 ILD14之上的互聯(lián)結(jié)構(gòu)。在ILD14上形成有互聯(lián)結(jié)構(gòu)16。優(yōu)選地，互聯(lián)結(jié)構(gòu)16包含多層金屬化層， 每個(gè)金屬化層包含電介質(zhì)層，和在電介質(zhì)層中形成的金屬連線和金屬焊盤。從 底部到頂部，金屬化層依次被稱為金屬化層1 (Ml)，金屬化層2(M2)，...， 等等。頂部的金屬化層(例如，圖1中的金屬化層M9)也可被稱為金屬化層Mtop。在半導(dǎo)體芯片10的表面上形成有鍵合焊墊，例如鍵合焊墊18,其與頂 層金屬化層Mtop電連接。金屬化層Ml至Mtop被用于互聯(lián)集成電路，并用 于將集成電路與鍵合焊墊連接。在本發(fā)明的實(shí)施例中，互聯(lián)結(jié)構(gòu)16包括至少 3到9層，甚至更多的金屬化層。在整個(gè)描述中，為了解釋本發(fā)明所例舉的互 聯(lián)結(jié)構(gòu)包括9層金屬化層。金屬化層Ml至Mtop通過通孔互聯(lián)，這些在層當(dāng)中的通孔稱為VI, V2，... 等。金屬化層M1可以使用單鑲嵌工藝形成，而金屬化層M2至M9可以使用 雙鑲嵌工藝形成，在其中的金屬連線可以沿著下面的通孔形成。由于具有多層金屬化層，因此在互聯(lián)結(jié)構(gòu)16的中間部分中就有中間金屬 化層。在優(yōu)選實(shí)施例中，如果金屬化層Mtop是是奇數(shù)層，那么中間金屬化層 是層號(hào)為(top/2 + 1 )的層，其中"top"表示頂層金屬化層的編號(hào)。如果"top" 是偶數(shù)，那么中間金屬化層優(yōu)選是層號(hào)為(top/2+l)的層，或者可選地，是 層號(hào)為(top/2-1)的層。在金屬化層的總數(shù)足夠大的情況下，例如，大于大 約7時(shí)，中間金屬化層(多個(gè)層)也可以是(或者包括)上面所述的中間金屬 化層的上鄰和/或下鄰的金屬化層。至少應(yīng)有一個(gè)，優(yōu)選為有更多的金屬化層 在中間金屬化層上面和下面。為了簡(jiǎn)化描述，在中間金屬化層中的電介質(zhì)層被 稱為中間電介質(zhì)層，在中間金屬化層上面的電介質(zhì)層被稱為上部電介質(zhì)層，以 及在中間金屬化層下面的電介質(zhì)層被稱為下部電介質(zhì)層。在金屬化層中的電介 質(zhì)層也可以使用相應(yīng)的金屬化層的標(biāo)號(hào)來稱呼，從而被稱為電介質(zhì)層l，電介 質(zhì)層2...,等。在優(yōu)選實(shí)施例中，中間電介質(zhì)層使用機(jī)械強(qiáng)度高的電介質(zhì)材料來形成。下 部電介質(zhì)層中的至少一個(gè)包括比中間電介質(zhì)層機(jī)械性更脆弱的電介質(zhì)材料。由 于具有更低k值的電介質(zhì)材料通常機(jī)械性更脆弱，因此中間電介質(zhì)層優(yōu)選地具 有比下部電介質(zhì)層更高的k值。中間電介質(zhì)層的k值優(yōu)選地具有大于下部電介 質(zhì)層大約10。/。的k值，更優(yōu)選地，大于大約12%,比此更優(yōu)地為大于大約40% 到60%之間。中間電介質(zhì)層的機(jī)械屬性和機(jī)械強(qiáng)度/硬度優(yōu)選地大于下部電介 質(zhì)層的物理強(qiáng)度大約4MPa,更優(yōu)選地，大于大約70MPa，比此更優(yōu)地為大于 大約70MPa到80MPa之間。在例舉的實(shí)施例中，中間電介質(zhì)層的機(jī)械強(qiáng)度大 約為70MPa至80MPa之間，而下部電介質(zhì)層的機(jī)械強(qiáng)度大約為10MPa至14MPa之間。在可選實(shí)施例中，中間電介質(zhì)層具有的k值等于或基本上接近 于下部電介質(zhì)層的k值。然而，中間電介質(zhì)層的機(jī)械強(qiáng)度大于下部電介質(zhì)層的 機(jī)械強(qiáng)度。這可以使用不同的固化或加工方法來實(shí)現(xiàn)。在中間電介質(zhì)層在金屬化層M5中的情況下，電介質(zhì)層2、 3和4優(yōu)選地 具有比中間電介質(zhì)層5低的k值?？蛇x地，電介質(zhì)層5，以及電介質(zhì)層4和6 中的一個(gè)或全部也可被當(dāng)作中間電介質(zhì)層，這樣就具有比電介質(zhì)層2、 3和可 能的4 (如果電介質(zhì)層4不是中間電介質(zhì)層的一部分)更高的k值(和更大的 機(jī)械強(qiáng)度)。在一個(gè)實(shí)施例中，電介質(zhì)層1可以具有比電介質(zhì)層2、 3和4更高的k值。 在可選實(shí)施例中，電介質(zhì)層1具有與電介質(zhì)層2、 3和4基本接近(或相同)k 值。上部電介質(zhì)層6、 7和8可以具有與中間電介質(zhì)層5基本接近(或相同)， 或比之更低的k值。頂層電介質(zhì)層，例如電介質(zhì)層9，可以是鈍化層，并且可 以由比下面的電介質(zhì)層1至8具有更高k值和更高機(jī)械強(qiáng)度的電介質(zhì)材料來形 成。在例舉的實(shí)施例中，電介質(zhì)層9使用非摻雜硅玻璃(USG)來形成。在可 選實(shí)施例中，電介質(zhì)層9包括在二氧化硅層上的氮化硅層。在具有多于一個(gè)的 鈍化層的情況下，電介質(zhì)層9是所有鈍化層中底層的鈍化層。運(yùn)用上面的章節(jié)中所給出的教導(dǎo)，可以做出各種實(shí)施例。在一個(gè)實(shí)施例中， 較低的電介質(zhì)層，例如電介質(zhì)層2、 3和4由超低k(XLK)電介質(zhì)材料形成， 例如小于約2.0的k值的電介質(zhì)材料。中間電介質(zhì)層可以由特低k (ELK)電 介質(zhì)材料形成，例如具有大約2.0至2.5之間的k值的電介質(zhì)材料。中間電介 質(zhì)層也可以由具有更大值的電介質(zhì)材料形成，例如具有例舉k值在大約2.5至 3.9之間的低k電介質(zhì)材料，或者甚至是k值大于大約3.9的材料。中間電介 質(zhì)層的例舉材料是USG。雖然上部電介質(zhì)層6、 7和8可以由XLK電介質(zhì)材 料形成，但優(yōu)選地由ELK電介質(zhì)材料形成。電介質(zhì)層1，也可能是電介質(zhì)層2， 即可以由ELK電介質(zhì)材沖+形成也可以由XLK電介質(zhì)材津牛形成。在另一實(shí)施例中，較低的電介質(zhì)層，例如電介質(zhì)層2、 3和4，由ELK電 介質(zhì)材料形成。因此，中間電介質(zhì)層即可以由具有例舉k值在大約2.5至3.9 之間的低k電介質(zhì)材料形成，也可由k值大于大約3.9的材料形成。雖然較高 的電介質(zhì)層6、 7和8即可以由XLK也可以由低k電介質(zhì)材料，甚至大于約3.9的k值的電介質(zhì)材料形成，但優(yōu)選地由低k電介質(zhì)材料形成。電介質(zhì)層l， 可能的電介質(zhì)層2,即可以由ELK電介質(zhì)材料形成也可以由低k電介質(zhì)材料 形成。如果在電介質(zhì)層2中的金屬連線的密度低，電介質(zhì)層2也可能由比電介 質(zhì)層3具有更高k值的電介質(zhì)材料形成。如果較低的電介質(zhì)層的機(jī)械強(qiáng)度(或k值)，例如電介質(zhì)層2、 3和可能的 4屬于低k范疇，那么中間電介質(zhì)層的機(jī)械強(qiáng)度(或k值)則相應(yīng)地需要增加。 應(yīng)該注意上面討論的實(shí)施例中，優(yōu)選地k值取值的不同也可以使得對(duì)應(yīng)電介質(zhì) 材料的機(jī)械強(qiáng)度不同。因此，XLK材料對(duì)應(yīng)于第一機(jī)械強(qiáng)度，ELK材料對(duì)應(yīng) 于大于第 一機(jī)械強(qiáng)度的第二機(jī)械強(qiáng)度，而低k材料對(duì)應(yīng)于大于第二機(jī)械強(qiáng)度的 第三機(jī)械強(qiáng)度，等等。在上面討論的實(shí)施例中，優(yōu)選地，在內(nèi)部形成有通孔的電介質(zhì)層(此后祐:稱為通孔電介質(zhì)層)的k值與在內(nèi)部形成有金屬連線的上鄰的電介質(zhì)層的k 值相同。更優(yōu)選地，通孔電介質(zhì)層的電介質(zhì)材料與上鄰的電介質(zhì)層的材料相同。形成堅(jiān)固的中間電介質(zhì)層能夠有利地提高整個(gè)半導(dǎo)體芯片10的機(jī)械強(qiáng)度 (參考圖l)。特別地，當(dāng)進(jìn)行引線鍵合時(shí)，為了將引線從鍵合焊墊18上分離 下來，必須施加一個(gè)牽引力來使引線與鍵合焊墊18分離開。這個(gè)力同時(shí)也作 用于下面的金屬化層Ml到Mtop。為了研究鍵合焊墊18處的節(jié)點(diǎn)釋放能量 (NRE)而進(jìn)行了模擬，節(jié)點(diǎn)釋放能量等于施加于鍵合焊墊18的力乘以鍵合 焊墊18的位移。更大的節(jié)點(diǎn)釋放能量代表鍵合焊墊18更大的位移，因此剝落 有更大的可能性。剝落也可能發(fā)生在任意兩個(gè)電介質(zhì)層之間，這將在下面的章 節(jié)中詳細(xì)討論。在每次模擬中，只對(duì)一層電介質(zhì)層用USG層進(jìn)行替換，而不 替換其它的電介質(zhì)層。模擬的結(jié)果由圖2示出，其中Y軸表示節(jié)點(diǎn)釋放能量， X軸表示被USG層替換的電介質(zhì)層。模擬結(jié)果揭示出被替換的位置顯著地影 響了節(jié)點(diǎn)釋放能量。如果沒有進(jìn)行替換，節(jié)點(diǎn)釋放能量的值為3.21。而在任何 位置的替換都將減少節(jié)點(diǎn)釋放能量。最優(yōu)的替換位置是在中間電介質(zhì)層附近， 特別是電介質(zhì)層5，在此節(jié)點(diǎn)釋放能量減小到大約3.04。更小的節(jié)點(diǎn)釋放能量 表示更小的位移，因此剝落的可能性也更小。圖2示出的模擬結(jié)果表示在中間 電介質(zhì)層中使用更堅(jiān)固的電介質(zhì)材料能夠達(dá)到減少剝落的最好的效果。在不同的電介質(zhì)層處剝落的可能性也是不同的，因此加固剝落可能性最大 的層能夠?qū)Ω倪M(jìn)整個(gè)半導(dǎo)體芯片10的可靠性起到最好的效果。如圖3所示，為了研究每個(gè)金屬化層Ml至M8上的節(jié)點(diǎn)釋放能量而進(jìn)行了模擬?？梢灶A(yù)見 具有最大節(jié)點(diǎn)釋放能量的層剝落的可能性也最大，因此優(yōu)選使用更堅(jiān)固的電介 質(zhì)材料來形成。在圖3中，Y軸表示節(jié)點(diǎn)釋放能量，X軸表示電介質(zhì)層。折線 30示出了在均勻的互聯(lián)結(jié)構(gòu)中各個(gè)電介質(zhì)層的節(jié)點(diǎn)釋放能量，其中電介質(zhì)材 料全部由具有k值為2.0的相同的XLK電介質(zhì)材料形成。折線30顯示出最大 的節(jié)點(diǎn)釋放能量出現(xiàn)在中間層附近，特別是金屬化層M5和M6。折線32、 34、 36和38分別是用具有更高k的電介質(zhì)材料替換金屬化層(包括下面的通孔電 介質(zhì)層)M2、 M3、 M4和M5而獲得的結(jié)果。應(yīng)該注意通過用更高k的電介 質(zhì)材料替換任意一個(gè)電介質(zhì)層，則各個(gè)電介質(zhì)層的節(jié)點(diǎn)釋放能量都減小了。在 所有的結(jié)果中，折線38 (為替換了電介質(zhì)層5的結(jié)果)又具有最好的效果， 不但所有的節(jié)點(diǎn)釋放能量都減小了 ，而且金屬化層M5的節(jié)點(diǎn)釋放能量減小更 多，甚至小到低于金屬化層M6的節(jié)點(diǎn)釋放能量。圖4示出了表示使用何種材料作為替換層以得到金屬化層Ml至M8整體 可靠性的進(jìn)一步模擬的結(jié)果。折線40表示在均勻的互聯(lián)結(jié)構(gòu)中各個(gè)電介質(zhì)層 的節(jié)點(diǎn)釋放能量，其中電介質(zhì)材料全部由具有k值為2.0的相同的ELK電介 質(zhì)材料形成。折線40顯示出最大的節(jié)點(diǎn)釋放能量出現(xiàn)在中間層附近，特別是 金屬化層M5和M6。折線42和44分別是用電介質(zhì)材料LK5和USG替換電 介質(zhì)層5 (包括下面的通孔電介質(zhì)層V4)而獲得的結(jié)果。USG具有比電介質(zhì) 材料LK5更高的k值(和機(jī)械強(qiáng)度)，其比其余的電介質(zhì)層2至4以及6至8 的k值還高。應(yīng)該注意雖然折線44和折線42比折線40的節(jié)點(diǎn)釋放能量都低， 但折線44的節(jié)點(diǎn)釋放能量比折線42的還低，這表示如果替換材料具有更高的 k值和更大的機(jī)械強(qiáng)度，那么半導(dǎo)體芯片IO的可靠性將得到更大的改進(jìn)。應(yīng)該注意到采用具有更高k值的層替換電介質(zhì)層將導(dǎo)致互聯(lián)結(jié)構(gòu)RC延遲 的增加。然而，由于金屬化層5具有比金屬化層2、 3和可能的4低得多的金 屬連線密度和大得多的空間距離，因此RC延遲的增加可以被忽略。整體而言， 就可靠性和電性能綜合考慮，半導(dǎo)體芯片IO得到了顯著的改進(jìn)。雖然已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)點(diǎn)，應(yīng)該知道在不背離由附隨的權(quán)利要求書所限定的本發(fā)明的精神和范圍的前提下可以對(duì)本發(fā)明做出各種改變、置 換和替代。而且本發(fā)明的范圍不應(yīng)被限制為在說明書中描述的工藝、機(jī)器、制 造和物質(zhì)、裝置、方法和步驟的組合的特定實(shí)施例。作為本領(lǐng)域的普通技術(shù)人 員能夠清楚地從本發(fā)明的公開中知道，現(xiàn)已存在的和將來開發(fā)的能夠與在此描 述的相應(yīng)實(shí)施例執(zhí)行基本相同功能或?qū)崿F(xiàn)基本相同效果的工藝、機(jī)器、制造和 物質(zhì)、裝置、方法和步驟的組合都可以根據(jù)本發(fā)明而應(yīng)用。因此，附隨的權(quán)利 要求書的保護(hù)范圍應(yīng)該包括這些工藝、機(jī)器、制造和物質(zhì)、裝置、方法和步驟 的組合。
權(quán)利要求
1、一種集成電路結(jié)構(gòu)，包括第一金屬化層，包括具有第一k值的第一電介質(zhì)層；和在所述第一電介質(zhì)層中的第一金屬連線；在所述第一金屬化層之上的第二金屬化層，所述第二金屬化層包括具有第二k值的第二電介質(zhì)層，所述第二k值大于所述第一k值；和在所述第二電介質(zhì)層中的第二金屬連線；在所述第二金屬化層之上的第三金屬化層，所述第三金屬化層包括具有第三k值的第三電介質(zhì)層；和在所述第三電介質(zhì)層中的第三金屬連線；以及在所述第三金屬化層之上的底層鈍化層。
2、 根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包括在第一金屬化層下面的附加金屬化層，其中所述附加金屬化層包括具有附加k值的附加電介質(zhì)層，所述附加k值大于所述第一k值；和 在所述附加電介質(zhì)層中的附加金屬連線。
3、 根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中所述第三k值基本上等于 或小于所述第二 k值。
4、 根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述第二k值比所述第 一k值大約12%。
5、 根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述第二金屬化層是中 間金屬化層，在所述中間金屬化層下面的第一金屬化層組具有小于所述第二k 值的k值，并且在所述中間金屬化層和所述底層鈍化層之間的第二金屬化層組 具有不小于所述第二k值的k值。
6、 根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述第二電介質(zhì)層具有 比第一電介質(zhì)層更高的機(jī)械強(qiáng)度。
7、 一種集成電路結(jié)構(gòu)，包括 半導(dǎo)體襯底；在所述半導(dǎo)體襯底上面的鈍化層；以及在所述半導(dǎo)體襯底和所述鈍化層之間的互聯(lián)結(jié)構(gòu)，其中所述互聯(lián)結(jié)構(gòu)包括 多個(gè)金屬化層，每個(gè)金屬化層包括電介質(zhì)層和在所述電介質(zhì)層中的金屬連線，并且其中在所述多個(gè)金屬化層中的電介質(zhì)層包括 具有第一k值的第一組電介質(zhì)層；和在所述第一組電介質(zhì)層上面的第二組電介質(zhì)層，其中所述第二組電介 質(zhì)層具有不同于所述第一k值的第二k值；以及在所述第二組電介質(zhì)層上面的、具有第三k值的第三組電介質(zhì)層。
8、 根據(jù)權(quán)利要求7所述的集成電路結(jié)構(gòu)，其中，形成所述多個(gè)金屬化層
9、 根據(jù)權(quán)利要求7所述的集成電路結(jié)構(gòu)，其中，所述互聯(lián)結(jié)構(gòu)的中間電 介質(zhì)層在所述第二組電介質(zhì)層中，并且其中所述第二k值大于所述第一k值和 所述第三k值，所述第二組電介質(zhì)層由特低k電介質(zhì)材料形成，并且其中所述 第一組和第三組電介質(zhì)層中至少一個(gè)由超低k電介質(zhì)材料形成。
10、 根據(jù)權(quán)利要求7所述的集成電路結(jié)構(gòu)，其中，所述互聯(lián)結(jié)構(gòu)的中間電 介質(zhì)層在所述第三組電介質(zhì)層中，并且其中所述第二k值小于所述第一k值和 所述第三k值。
11、 根據(jù)權(quán)利要求10所述的集成電路結(jié)構(gòu)，其中，所述第一組電介質(zhì)層 還包括底層金屬化層和上鄰所述底層金屬化層的金屬化層。
12、 一種集成電路結(jié)構(gòu)，包括 半導(dǎo)體襯底；以及在所述半導(dǎo)體襯底上面的互聯(lián)結(jié)構(gòu)；其中所述互聯(lián)結(jié)構(gòu)包括至少大約7 層金屬化層，包括第一金屬化層，包括具有第一k值的第一電介質(zhì)層；和 在所述第一電介質(zhì)層中的第一金屬連線； 在所述第 一金屬化層之上的第二金屬化層，其中所述第二金屬化層在 所述互聯(lián)結(jié)構(gòu)的中間位置且包括具有第二k值的第二電介質(zhì)層，其中所述第二電介質(zhì)層具有大于所述第一電介質(zhì)層的機(jī)械強(qiáng)度；和在第二電介質(zhì)層中的第二金屬連線；以及在所述第二金屬化層之上的第三金屬化層，所述第三金屬化層包括 具有第三k值的第三電介質(zhì)層；和 在第三電介質(zhì)層中的第三金屬連線。
13、 根據(jù)權(quán)利要求12所述的集成電路結(jié)構(gòu)，其中，所述第二k值大于所 述第一k值。
14、 根據(jù)權(quán)利要求12所述的集成電路結(jié)構(gòu)，其中，所述第二電介質(zhì)層的 第二硬度比所述第一電介質(zhì)層的第一硬度大約70MPa。
15、 根據(jù)權(quán)利要求12所述的集成電路結(jié)構(gòu)，還包括在第一電介質(zhì)層下 面的底層金屬化層，其中在所述底層金屬化層中的電介質(zhì)層的機(jī)械強(qiáng)度基本上 接近于第二電介質(zhì)層的物理強(qiáng)度。
全文摘要
一種集成電路結(jié)構(gòu)包括第一、第二和第三金屬化層。所述第一金屬化層包括具有第一k值的第一電介質(zhì)層和在所述第一電介質(zhì)層中的第一金屬連線。所述第二金屬化層在所述第一金屬化層上面，包括具有大于第一k值大的第二k值的第二電介質(zhì)層；和在第二電介質(zhì)層中的第二金屬連線。所述第三金屬化層在第二金屬化層上面，包括具有第三k值的第三電介質(zhì)層；和在第三電介質(zhì)層中的第三金屬連線。所述集成電路結(jié)構(gòu)還包括在第三金屬化層之上的底層鈍化層。
文檔編號(hào)H01L23/532GK101582409SQ200910127010
公開日2009年11月18日 申請(qǐng)日期2009年3月10日 優(yōu)先權(quán)日2008年5月15日
發(fā)明者劉豫文, 蔡豪益, 鄭心圃, 陳憲偉, 陳英儒 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司