專利名稱：非易失性存儲器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體元件及其制造方法，且特別是有關(guān)于一種非易失性存 儲器及其制造方法。
背景技術(shù)：
隨著消費(fèi)性電子產(chǎn)品的普及與系統(tǒng)產(chǎn)品的廣泛應(yīng)用，對于具有低功率耗損、低成 本、高讀取/寫入速度、小體積與高容量密度的存儲器的需求也越來越高。因此，將多種功 能相異的元件混載于單一半導(dǎo)體襯底上的作法因應(yīng)而生。在單一芯片上混載非易失性存儲 器及邏輯電路的嵌入式(embedded)非易失性存儲器即為一例。在邏輯電路中，除了包括用以控制存儲器或進(jìn)行運(yùn)算的電路元件外，通常也會含 有非易失性存儲器。一般而言，非易失性存儲器的柵極結(jié)構(gòu)是通過進(jìn)行光刻工藝與刻蝕工 藝將導(dǎo)體材料層圖案化而形成的。隨著半導(dǎo)體工藝技術(shù)的快速發(fā)展，為了增進(jìn)元件的速度與效能，積體電路的集成 度必須持續(xù)地提升，且存儲器元件的每一個存儲單元所占的面積必須縮減。因此，如何在有 限的芯片面積下，利用簡單的制造方法并使用較少的掩膜制作出非易失性存儲器，將是目 前極為重要的課題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種非易失性存儲器的制造方法，為后柵極工藝(gate last process)0本發(fā)明另提供一種非易失性存儲器，其具有尺寸較小的存儲單元。本發(fā)明提出一種非易失性存儲器的制造方法。首先，提供一襯底。接著，于襯底上 形成圖案化掩膜層，且圖案化掩膜層具有多個開口。之后，于各開口中的圖案化掩膜層的側(cè) 壁上形成多個第一間隙壁。隨之，于各開口中的相鄰兩第一間隙壁之間的襯底上形成柵介 電層。然后，于襯底上形成導(dǎo)體層，至少填滿開口并覆蓋第一間隙壁。接著，對導(dǎo)體層進(jìn)行 平坦化工藝，以形成多個柵極結(jié)構(gòu)。之后，移除圖案化掩膜層，再于相鄰兩柵極結(jié)構(gòu)之間的 襯底中形成摻雜區(qū)。續(xù)之，于柵極結(jié)構(gòu)的側(cè)壁上形成多個第二間隙壁。接著，于相鄰兩第二 間隙壁之間形成接觸窗插塞(the contact plugs)。本發(fā)明另提出一種非易失性存儲器，包括多個柵極結(jié)構(gòu)、多個摻雜區(qū)、多個第二間 隙壁以及多個接觸窗插塞。柵極結(jié)構(gòu)配置于襯底上，各柵極結(jié)構(gòu)包括控制柵極與柵介電層。 控制柵極配置于襯底上，且各控制柵極的兩側(cè)具有二個第一間隙壁。柵介電層配置于控制 柵極與襯底之間。摻雜區(qū)配置于相鄰兩柵極結(jié)構(gòu)之間的襯底中。第二間隙壁配置于柵極結(jié) 構(gòu)的側(cè)壁上。接觸窗插塞配置于相鄰兩第二間隙壁之間。基于上述，本發(fā)明的非易失性存儲器的制造方法先在開口中形成第一間隙壁，再 利用平坦化工藝使填入開口的導(dǎo)體層平坦化以形成柵極結(jié)構(gòu)，可有助于縮小各個存儲單元 的尺寸。此外，在相鄰兩第二間隙壁之間形成自對準(zhǔn)接觸窗，可有效防止工藝誤差所造成的缺陷，以確保元件品質(zhì)。再者，本發(fā)明的非易失性存儲器的每個控制柵極兩側(cè)各具有第一間隙壁，因此存 儲單元的尺寸較小。


圖1A至圖1H是依照本發(fā)明的一實(shí)施例的非易失性存儲器的制造流程剖面示意 圖。附圖標(biāo)號100:襯底102、102a:墊層104:圖案化掩膜層105、114:開口106、106，高溫氧化層108:第一間隙壁110:柵介電層112:導(dǎo)體層112a:頂蓋層112b:控制柵極116:摻雜區(qū)118:第二間隙壁120:介電層120a:接觸窗開口122 接觸窗插塞124 柵極結(jié)構(gòu)126:凹陷部
具體實(shí)施例方式圖1A至圖1H是依照本發(fā)明的一實(shí)施例的非易失性存儲器的制造流程剖面示意 圖。請參照圖1A，提供一襯底100。襯底100例如是半導(dǎo)體襯底，如N型或P型的硅襯 底、三五族半導(dǎo)體襯底等。一般而言，襯底100包括主要元件區(qū)與周邊電路區(qū)。在半導(dǎo)體元 件工藝中，于主要元件區(qū)例如是進(jìn)行存儲器工藝等，而于周邊電路區(qū)例如是進(jìn)行邏輯工藝 等。在此實(shí)施例中，后續(xù)是以在邏輯工藝中形成非易失性存儲器為例來進(jìn)行說明。請繼續(xù)參照圖1A，于襯底100上依序形成墊層102與圖案化掩膜層104。墊層102 的材料例如是氧化硅，且其形成方法例如是熱氧化法或化學(xué)汽相沉積法。圖案化掩膜層104 例如是具有開口 105，以暴露出部分的墊層102表面。圖案化掩膜層104的材料例如是氮化 硅。圖案化掩膜層104的形成方法例如是先以化學(xué)汽相沉積法于襯底100上形成一層掩膜 材料層(未繪示)，之后再依序進(jìn)行光刻工藝、刻蝕工藝移除部分掩膜材料層而形成的。值得注意的是，在此步驟中，圖案化掩膜層104之間的開口 105配置是根據(jù)后續(xù)預(yù)形成柵極結(jié)構(gòu)的區(qū)域來設(shè)計，亦即開口 105的形成位置即為后續(xù)預(yù)形成柵極結(jié)構(gòu)的區(qū)域。請參照圖1B，于襯底100上形成高溫氧化層(high temperature oxide,HTO)106。 高溫氧化層106順應(yīng)性地覆蓋墊層102與圖案化掩膜層104。高溫氧化層106的形成方法 例如是熱氧化法。之后，于開口 105中的圖案化掩膜層104側(cè)壁上形成第一間隙壁108。第 一間隙壁108的頂面高度例如是低于圖案化掩膜層104的頂面高度。第一間隙壁108的材 料可以是會使電荷陷入于其中的電荷儲存材料，其例如是氮化硅、鉭氧化硅、鈦酸鍶硅或鉿 氧化硅等。第一間隙壁108的形成方法例如是先以化學(xué)汽相沉積法于襯底100上形成填入 開口 105的電荷儲存材料層(未繪示)，之后再進(jìn)行非等向性刻蝕工藝移除部分電荷儲存材 料層，以于圖案化掩膜層104的側(cè)壁上形成間隙壁結(jié)構(gòu)。移除部分電荷儲存材料層而形成 第一間隙壁108例如是使用反應(yīng)性離子刻蝕(reactive ion etch,RIE)工藝。在一實(shí)施例 中，在進(jìn)行反應(yīng)性離子刻蝕的過程中，位于相鄰兩第一間隙壁108之間的高溫氧化層106以 及部分暴露出的墊層102也會被移除，而形成墊層102a。請參照圖1C，在一實(shí)施例中，還可以利用原位蒸汽生成法(in-situ steam generation, ISSG)于襯底100上全面性地形成一層氧化物層(未繪示)，之后再進(jìn)行濕式 浸泡(wet dip)工藝移除氧化物層。濕式浸泡工藝不僅會移除由原位蒸汽生成法所形成的 氧化物層，也會同時移除位于圖案化掩膜層104頂面的氧化物，而形成高溫氧化層106’。濕 式浸泡工藝所使用的溶劑例如是氫氟酸溶液(HF)。在此說明的是，在進(jìn)行非等向性刻蝕工 藝以形成第一間隙壁108時，可能會對墊層102a或第一間隙壁108的材料造成損傷，因此 使用活性較強(qiáng)的原位蒸汽生成法于襯底100上形成氧化物，再利用濕式浸泡工藝移除氧化 物，可以去除在已知工藝中受到損傷的材料，避免后續(xù)工藝受影響。隨之，于襯底100上形 成柵介電層110。柵介電層110會形成在開口 105中的相鄰兩第一間隙壁108之間。柵介 電層110的材料例如是氧化硅，其形成方法例如是氧化法。請參照圖1D，于襯底100上形成導(dǎo)體層112，其至少填滿開口 105并覆蓋第一間 隙壁108。導(dǎo)體層112的材料例如是摻雜多晶硅，且其形成方法例如是化學(xué)汽相沉積法。 接著，對導(dǎo)體層112進(jìn)行平坦化工藝使導(dǎo)體層112的頂面與圖案化掩膜層104的頂面約 略相等，以形成柵極結(jié)構(gòu)。平坦化工藝?yán)缡腔瘜W(xué)機(jī)械拋光工藝(chemical mechanical polishing, CMP)，并以圖案化掩膜層104作為拋光終止層。請參照圖1E，在一實(shí)施例中，可選擇性地進(jìn)行氧化工藝，以使部分導(dǎo)體層112形成 氧化物。在進(jìn)行氧化工藝的過程中，僅有導(dǎo)體層112的上半部受到氧化而作為頂蓋層112a， 而導(dǎo)體層112的下半部則維持原先的導(dǎo)體材料而作為控制柵極112b。柵介電層110、第一間 隙壁108、控制柵極112b與頂蓋層112a例如是共同作為非易失性存儲器的柵極結(jié)構(gòu)124。此外，在另一實(shí)施例中，也可以不需要使導(dǎo)體層112的上半部形成氧化物，而是直 接在導(dǎo)體層112上形成另一層介電層(未繪示)作為頂蓋層。請參照圖1F，移除圖案化掩膜層104，而形成開口 114。移除圖案化掩膜層104的 方法可以是干式刻蝕法或濕式刻蝕法。在移除圖案化掩膜層104時，配置在柵極結(jié)構(gòu)124 側(cè)壁的高溫氧化層106’可以作為保護(hù)第一間隙壁108與控制柵極112b之用。之后，于相 鄰兩柵極結(jié)構(gòu)124之間的襯底100中形成摻雜區(qū)116。摻雜區(qū)116例如是重?fù)诫s區(qū)，以作為 非易失性存儲器的源極區(qū)或汲極區(qū)。摻雜區(qū)116的形成方法例如是以柵極結(jié)構(gòu)124為掩膜 進(jìn)行離子植入工藝。
請參照圖1G，于開口 114中的柵極結(jié)構(gòu)124側(cè)壁上形成第二間隙壁118。第二間 隙壁118的材料例如是氮化硅。第二間隙壁118的形成方法例如是先以化學(xué)汽相沉積法于 襯底100上形成填入開口 114的間隙壁材料層(未繪示)，之后再進(jìn)行非等向性刻蝕工藝移 除部分間隙壁材料層，以于高溫氧化層106’的側(cè)壁上形成第二間隙壁118。請參照圖1H，于襯底100上形成介電層120。介電層120例如是覆蓋柵極結(jié)構(gòu)124， 且至少填滿開口 114中相鄰兩第二間隙壁118之間的間隙。介電層120例如是選用具有與 第二間隙壁118不同刻蝕選擇性的材料，其可以是氧化硅。之后，移除部分介電層120與部 分墊層102a，以形成接觸窗開口 120a。接觸窗開口 120a例如是形成在摻雜區(qū)116上的相 鄰兩第二間隙壁118之間。接觸窗開口 120a例如是依序進(jìn)行光刻工藝與刻蝕工藝。由于 介電層120的刻蝕選擇性與第二間隙壁118的刻蝕選擇性不同，因此接觸窗開口 120a例如 是自對準(zhǔn)接觸窗(self-aligned contact, SAC)開口。特別說明的是，在移除部分介電層 120時以形成接觸窗開口 120a時，即使發(fā)生對準(zhǔn)失誤的情況，也可以通過配置在柵極結(jié)構(gòu) 124側(cè)壁上的第二間隙壁118防止柵極結(jié)構(gòu)124受到損傷。接著，于接觸窗開口 120a中填 入導(dǎo)體材料層，以于相鄰兩第二間隙壁118之間形成接觸窗插塞122。接觸窗插塞122的材 料例如是鎢、銅、鋁或其他合適的金屬。上述實(shí)施例的非易失性存儲器的制造方法為后柵極工藝(gate last process), 其通過圖案化掩膜層104的開口 105定義出柵極結(jié)構(gòu)124預(yù)形成的位置，再于開口 105中形 成第一間隙壁108與控制柵極112b，并在移除圖案化掩膜層104之后，形成第二間隙壁118 與位于相鄰兩第二間隙壁118之間的接觸窗插塞122。利用化學(xué)機(jī)械拋光工藝使填入開口 105的導(dǎo)體層平坦化以形成控制柵極112b，可有助于縮小各個存儲單元的尺寸。此外，通過 在相鄰兩第二間隙壁118之間形成自對準(zhǔn)接觸窗，可有效防止因?qū)?zhǔn)失誤等工藝誤差所造 成的缺陷，以確保元件品質(zhì)。以下將繼續(xù)以圖IH為例，對本發(fā)明之非易失性存儲器的結(jié)構(gòu)加以說明。請參照圖1H，非易失性存儲器包括柵極結(jié)構(gòu)124、摻雜區(qū)116、第二間隙壁118以 及接觸窗插塞122。柵極結(jié)構(gòu)124配置于襯底100上。摻雜區(qū)116配置于相鄰兩柵極結(jié)構(gòu) 124之間的襯底100中。第二間隙壁118配置于柵極結(jié)構(gòu)124之側(cè)壁上。接觸窗插塞122 配置于相鄰兩第二間隙壁118之間。襯底100例如是半導(dǎo)體襯底，如N型或P型的硅襯底、三五族半導(dǎo)體襯底等。襯底 100上例如是配置有墊層102a。墊層102a例如是位于柵極結(jié)構(gòu)124與襯底100之間，且位 于第二間隙壁118與襯底100之間。墊層102a的材料例如是氧化硅。在一實(shí)施例中，襯底 100上還配置有介電層120。介電層120例如是覆蓋柵極結(jié)構(gòu)124與第二間隙壁118，且接 觸窗插塞122例如是配置于介電層120中。介電層120的材料例如是氧化硅。各柵極結(jié)構(gòu)124包括控制柵極112b、柵介電層110與二個第一間隙壁108?？刂?柵極112b配置于襯底100上，且控制柵極的兩側(cè)具有二個凹陷部126。也就是說，控制柵 極112b的頂部面積例如是大于底部面積，而凹陷部126是配置在控制柵極112b下方靠近 柵介電層110的兩側(cè)位置?？刂茤艠O112b的材料例如是摻雜多晶硅。柵介電層110配置 于控制柵極122b與 墊層102a之間。柵介電層110的材料例如是氧化硅。電荷儲存間隙壁 108分別配置于凹陷部126中。在一實(shí)施例中，第一間隙壁108與控制柵極112b相接觸。 第一間隙壁108的材料可以是會使電荷陷入于其中的材料，其例如是氮化硅、鉭氧化硅、鈦酸鍶硅或鉿氧化硅等。在一實(shí)施例中，各柵極結(jié)構(gòu)124更包括頂蓋層112a，配置于控制柵極 112b上。頂蓋層112a的材料可以為氧化物，例如是摻雜多晶硅的氧化物。在一實(shí)施例中，非易失性存儲器更包括高溫氧化層106’，配置在柵極結(jié)構(gòu)124與 第二間隙壁118之間，并配置于第一間隙壁108與墊層102a之間。配置在柵極結(jié)構(gòu)124側(cè) 壁的高溫氧化層106’例如是可作為保護(hù)第一間隙壁108與控制柵極112b之用。第二間隙壁118配置在位于摻雜區(qū)116上方的墊層102a上。在一實(shí)施例中，第二 間隙壁118的刻蝕選擇性與介電層120的刻蝕選擇性不同。第二間隙壁118的材料例如是 氮化硅。接觸窗插塞122例如是自對準(zhǔn)接觸窗插塞而配置在相鄰兩第二間隙壁118之間的 摻雜區(qū)116上，并與摻雜區(qū)118相接觸。接觸窗插塞122的材料例如是鎢、銅、鋁或其他合 適的金屬。
綜上所述，本發(fā)明的非易失性存儲器的制造方法利用圖案化掩膜層的開口配置定 義柵極結(jié)構(gòu)預(yù)形成的位置，再于開口中形成第一間隙壁及作為控制柵極的導(dǎo)體層，并通過 對導(dǎo)體層進(jìn)行平坦化工藝，因此可有效減小存儲單元的尺寸。而且，本發(fā)明的方法在柵極結(jié) 構(gòu)的側(cè)壁上形成第二間隙壁，并在相鄰兩第二間隙壁之間形成自對準(zhǔn)接觸窗，因此可有效 防止工藝誤差所造成的缺陷，以確保元件品質(zhì)。本發(fā)明的非易失性存儲器通過在控制柵極兩側(cè)配置凹陷部，并在凹陷部中配置第 一間隙壁，因此存儲單元會具有較小的尺寸。此外，本發(fā)明的非易失性存儲器及其制造方法可以應(yīng)用在現(xiàn)有的半導(dǎo)體元件中， 特別是可用于嵌入式(embedded)非易失性存儲器的工藝中，并能夠與現(xiàn)有的邏輯工藝相 整合，工藝簡單且可以減少掩膜的使用，降低制造成本。雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本技術(shù)領(lǐng)域中 的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的保護(hù) 范圍當(dāng)視權(quán)利要求所界定范圍為準(zhǔn)。
權(quán)利要求
一種非易失性存儲器的制造方法，其特征在于，所述方法包括提供一襯底；于所述襯底上形成一圖案化掩膜層，且所述圖案化掩膜層具有多個開口；于各所述這些開口中的所述圖案化掩膜層的側(cè)壁上形成多個第一間隙壁；于各所述這些開口中的相鄰兩第一間隙壁之間的所述襯底上形成一柵介電層；于襯底上形成一導(dǎo)體層，至少填滿所述這些開口并覆蓋所述這些第一間隙壁；對所述導(dǎo)體層進(jìn)行一平坦化工藝，以形成多個柵極結(jié)構(gòu)；移除所述圖案化掩膜層；于相鄰兩柵極結(jié)構(gòu)之間的所述襯底中形成一摻雜區(qū)；于所述這些柵極結(jié)構(gòu)的側(cè)壁上形成多個第二間隙壁；以及于相鄰兩第二間隙壁之間形成一接觸窗插塞。
2.如權(quán)利要求1所述的非易失性存儲器的制造方法，其特征在于，于進(jìn)行所述平坦化 工藝之后，更包括進(jìn)行一氧化工藝，以使所述導(dǎo)體層的上半部形成氧化物。
3.如權(quán)利要求1所述的非易失性存儲器的制造方法，其特征在于，于形成所述圖案化 掩膜層之后與形成所述這些第一間隙壁之前，更包括于所述襯底上順應(yīng)性地形成一高溫氧化層。
4.如權(quán)利要求1所述的非易失性存儲器的制造方法，其特征在于，于形成所述圖案化 掩膜層之后與形成所述這些第一間隙壁之前，所述方法更包括進(jìn)行一原位蒸汽生成工藝；以及 進(jìn)行一濕式浸泡工藝。
5.如權(quán)利要求1所述的非易失性存儲器的制造方法，其特征在于，形成所述接觸窗插 塞的方法包括于所述襯底上形成一介電層；于所述介電層中形成一接觸窗開口 ；以及于所述接觸窗開口中填入一導(dǎo)體材料層。
6.如權(quán)利要求5所述的非易失性存儲器的制造方法，其特征在于，所述介電層的刻蝕 選擇性與所述第二間隙壁的刻蝕選擇性不同。
7.如權(quán)利要求1所述的非易失性存儲器的制造方法，其特征在于，所述這些第一間隙 壁的頂面高度低于所述圖案化掩膜層的頂面高度。
8.如權(quán)利要求1所述的非易失性存儲器的制造方法，其特征在于，所述這些第一間隙 壁與所述這些第二間隙壁的材料包括氮化硅。
9.一種非易失性存儲器，其特征在于，所述存儲器包括 多個柵極結(jié)構(gòu)，配置于一襯底上，各所述這些柵極結(jié)構(gòu)包括一控制柵極，配置于所述襯底上，所述控制柵極的兩側(cè)具有二第一間隙壁；以及 一柵介電層，配置于所述控制柵極與所述襯底之間； 多個摻雜區(qū)，分別配置于相鄰兩柵極結(jié)構(gòu)之間的所述襯底中； 多個第二間隙壁，分別配置于各所述些柵極結(jié)構(gòu)的側(cè)壁上；以及 多個接觸窗插塞，分別配置于相鄰兩第二間隙壁之間。
10.如權(quán)利要求9所述的非易失性存儲器，其特征在于，各所述這些柵極結(jié)構(gòu)更包括一頂蓋層，配置于所述控制柵極上。
11.如權(quán)利要求9所述的非易失性存儲器，其特征在于，所述存儲器更包括一高溫氧化 層，配置于各所述這些柵極結(jié)構(gòu)與各所述這些第二間隙壁之間。
12.如權(quán)利要求9所述的非易失性存儲器，其特征在于，所述存儲器更包括一介電層， 配置于所述襯底上，且所述這些接觸窗插塞配置于所述介電層中。
13.如權(quán)利要求12所述的非易失性存儲器，其特征在于，所述介電層的刻蝕選擇性與 所述第二間隙壁的刻蝕選擇性不同。
14.如權(quán)利要求9所述的非易失性存儲器，其特征在于，所述這些第一間隙壁與所述控 制柵極相接觸。
15.如權(quán)利要求9所述的非易失性存儲器，其特征在于，所述這些第一間隙壁與所述這 些第二間隙壁的材料包括氮化硅。
全文摘要
一種非易失性存儲器及其制造方法。所述非易失性存儲器包括多個柵極結(jié)構(gòu)、多個摻雜區(qū)、多個第二間隙壁以及多個接觸窗插塞。柵極結(jié)構(gòu)配置于襯底上，各柵極結(jié)構(gòu)包括控制柵極與柵介電層?？刂茤艠O配置于襯底上，且各控制柵極的兩側(cè)具有兩個第一間隙壁。柵介電層配置于控制柵極與襯底之間。摻雜區(qū)配置于相鄰兩柵極結(jié)構(gòu)之間的襯底中。第二間隙壁配置于柵極結(jié)構(gòu)的側(cè)壁上。接觸窗插塞配置于相鄰兩第二間隙壁之間。
文檔編號H01L23/522GK101847606SQ20091012689
公開日2010年9月29日 申請日期2009年3月24日 優(yōu)先權(quán)日2009年3月24日
發(fā)明者廖修漢, 蔣汝平 申請人:華邦電子股份有限公司