專利名稱：用于非易失性閃速存儲器的異質(zhì)bimos注入工藝的制作方法
用于非易失性閃速存儲器的異質(zhì)BIMOS注入工藝
背景技術(shù)：
諸如"NOR"型閃存的傳統(tǒng)非易失性存儲器依賴于被稱為溝道熱電子 注入(CHEi)的工藝來對浮柵進(jìn)行充電，浮柵例如為夾在三層疊置體中的 兩個氧化物層之間的多晶硅或氮化物層。CHEi工藝發(fā)生在MOSFET的漏 極和/或源極區(qū)域附近。在這一充電周期(即"寫入周期")期間，由漏極區(qū)
偏壓VDS引起的水平電場將電子從源極區(qū)加速到漏極區(qū)。這些電子然后沖
擊電離漏極的耗盡區(qū)中的電子-空穴對。所產(chǎn)生的空穴在襯底中復(fù)合，而電 子可能被柵極上的垂直場進(jìn)一步加速，并注入到浮柵中。令人遺憾的是， CHEi過程的效率相當(dāng)?shù)?，因為在大致一百萬個電子中僅有一個電子最終會 遷移穿過柵極氧化物，且因為注入僅局限于漏極區(qū)。
集成電路器件的尺寸不斷在減小，NOR閃速存儲器件的縮小要求在不 斷變大的陣列中維持?jǐn)嗦窢顟B(tài)漏極電流，以滿足功率要求。在選定位線并 在其上提供高偏壓以進(jìn)行CHEi編程時，這種要求受影響最大。使共享所選 位線的用于存儲單元的未選字線保持為低，以使其浮柵保持低于閾值，但 一個選定存儲單元的CHEi編程所需的高漏極場會在很多未選存儲單元中 導(dǎo)致漏極引起的勢壘降低泄漏。為了減少泄漏，溝道摻雜保持盡可能地高, 并限制柵極長度的縮小。因此，漏極截止泄漏度量限制著存儲單元尺寸的 縮小，因此限制著最終的存儲單元陣列能夠做得多么緊湊。因此，非常需 要一種能夠維持和提高CHEi編程速度(即提高注入效率)但又減小未選存 儲單元中的漏極場的方法。
圖1A是根據(jù)本發(fā)明實施方式的未工作的異質(zhì)BiMOS注入系統(tǒng)； 圖1B是針對圖1A的異質(zhì)BiMOS注入系統(tǒng)的能級圖； 圖2A是根據(jù)本發(fā)明實施方式的工作中的異質(zhì)BiMOS注入系統(tǒng)； 圖2B是針對圖2A的異質(zhì)BiMOS注入系統(tǒng)的能級圖。
具體實施例方式
這里所述的是對NOR晶體管的浮柵進(jìn)行充電的系統(tǒng)和方法。在以下描 述中，將利用本領(lǐng)域技術(shù)人員為向其他本領(lǐng)域技術(shù)人員傳達(dá)其工作內(nèi)容而 通常采用的術(shù)語來描述示例性實施方式的各方面。然而，本領(lǐng)域的技術(shù)人 員將會明了，可以僅利用一些所述方面來實施本發(fā)明。出于解釋的目的， 對具體的數(shù)量、材料和構(gòu)造進(jìn)行了闡述，以便對示例性實施方式有透徹的 理解。然而，本領(lǐng)域的技術(shù)人員將會明了，可以在沒有這些具體細(xì)節(jié)的情 況下實施本發(fā)明。在其他情況下，省略或簡化了公知特征，以免使示例性 實施方式不清楚。
將把各個操作描述為多個分立的操作，反過來講，也是以最有助于理 解本發(fā)明的方式來描述的，然而，不應(yīng)將描述的順序視為暗指這些操作必 定與順序有關(guān)。具體而言，不必按照所呈現(xiàn)的順序來執(zhí)行這些操作。
本發(fā)明的實施方式介紹了一種可代替常規(guī)溝道熱電子(CHE)注入方 法使用的用于將電子注入到浮柵結(jié)構(gòu)中的工藝。根據(jù)本發(fā)明的實施方式， 使用異質(zhì)BiMOS工藝對NOR閃速存儲器單元晶體管的浮柵進(jìn)行充電。本 發(fā)明的異質(zhì)BiMOS工藝實現(xiàn)了異質(zhì)雙極注入機制，如下所述，該機制能夠 在低于CHE工藝或常規(guī)Fowler-Nordheim隧穿所需的電場下實現(xiàn)在整個晶 體管溝道上的均勻注入。異質(zhì)雙極注入機制使用硅和硅鍺的組合來提高在 較低柵極和漏極電場下的電子注入效率，從而實現(xiàn)存儲單元的進(jìn)一步縮小 并改善可靠性。結(jié)果是較低的斷路狀態(tài)泄漏和降低的功耗。
圖lA示出了根據(jù)本發(fā)明實施方式的異質(zhì)BiMOS注入系統(tǒng)100的結(jié)構(gòu)。
在圖1A中，異質(zhì)BiMOS注入系統(tǒng)100沒有工作，換言之，未施加電壓。 下面的圖2A示出了在異質(zhì)BiMOS注入系統(tǒng)100工作時發(fā)生的變化。
圖1A所示的異質(zhì)BiMOS注入系統(tǒng)100的基本元件是可用作非易失性 NOR存儲單元的浮柵金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET) 101以 及在適當(dāng)條件下用作雙極晶體管的多層襯底102。襯底102可以是半導(dǎo)體襯 底，可以在其上構(gòu)建完整的集成電路。如將在下文所解釋的那樣，多層襯 底102的雙極晶體管功能使得異質(zhì)BiMOS注入系統(tǒng)100能夠利用低于CHE 或常規(guī)Fowler-Nordheim隧穿所需的柵極感應(yīng)電場使電荷載流子加速并將 它們注入到浮柵MOSFET101的浮柵極。如圖1A所示，浮柵MOSFET 101包括兩個擴散區(qū)，即源極區(qū)104和 漏極區(qū)106。利用常規(guī)晶體管制造工藝在襯底102的部分中形成這些擴散區(qū)， 例如，利用離子注入技術(shù)對襯底102的適當(dāng)部分進(jìn)行摻雜。在本發(fā)明的實 施方式中，源極區(qū)104和漏極區(qū)106可以是重?fù)诫sN型區(qū)(即N+區(qū))。源 極區(qū)104和漏極區(qū)106可以包括端子104A和106A，可以通過所述端子施 加電壓。
浮柵MOSFET 101還包括三層浮柵疊置體，該疊置體具有形成在兩個 氧化物層IIO之間的浮柵108。浮柵108由多晶硅、氮化物或金屬形成，是 存儲單元存儲諸如電子的電荷載流子的地方。浮柵108可以具有在200埃 (A)到800A范圍內(nèi)的厚度。如果在浮柵108中使用氮化物，則所用的具 體類型的氮化物可以包括，但不限于氮化硅。如果使用金屬，則金屬可以 包括，但不限于鉿、鋯、鈦、鉭、鋁、金屬碳化物、碳化鈦、碳化鋯、碳 化鉭、碳化鉿、碳化鋁、釕、鈀、鉑、鈷、鎳、導(dǎo)電金屬氧化物和導(dǎo)電金 屬氮化物。
氧化物層110俘獲浮柵108中的電荷載流子。氧化物層110可以各自 具有在50A到150A范圍內(nèi)的厚度，并可以由大部分常規(guī)氧化物，例如二 氧化硅或高k電介質(zhì)材料形成。例如，這里可以使用的高k電介質(zhì)包括， 但不限于氧化鉿、氧化鉿硅、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯硅、氧 化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧 化鉛鈧鉭和鈮酸鉛鋅。
如圖1A所示，三層浮柵疊置體下方的襯底102的一部分形成MOSFET 101的溝道區(qū)112。此外，可以在三層浮柵疊置體的頂部形成控制柵極114。 控制柵極114可以包括端子114A。
如本領(lǐng)域所公知的，在MOSFET 101工作期間使用控制柵極114。例如， 當(dāng)在控制柵極端子114A和源極區(qū)端子104A之間施加電壓時，可以產(chǎn)生電 場，該電場在溝道區(qū)112中產(chǎn)生反型層(圖2A所示)。所形成的反型層與 源極區(qū)104和漏極區(qū)106具有相同的類型(例如N+型)，因此其提供了電 流可以通過的通道。在本發(fā)明的實施方式中，可以利用與上述用于形成浮 柵相同的材料形成控制柵極114，例如多晶硅、氮化物和金屬。而且，控制 柵極112可以具有在500A到2000A范圍內(nèi)的厚度。對于襯底102而言，根據(jù)本發(fā)明的實施方式，至少有兩層。第一層是 重?fù)诫s的硅發(fā)射極層116;例如發(fā)射極層116可以是重?fù)诫sN型。由于發(fā) 射極層116是重?fù)诫s的，所以在此用N+來表示。因為本發(fā)明的實施方式使 用襯底102作為雙極晶體管，所以需要耦合到發(fā)射極層116的端子116A。 在本發(fā)明的實施方式中，發(fā)射極層116通常由體襯底形成，例如由體硅襯 底形成。
第二層是非重?fù)诫s的基極層118，具有與發(fā)射極層116的摻雜互補的摻 雜。例如，如果發(fā)射極層116是N+摻雜的，那么基極層118可以是P摻雜 的。類似地，如果發(fā)射極層116是P+慘雜的，那么基極層118可以是N摻 雜的。同樣，為了將襯底102用作雙極晶體管，需要耦合到基極層11S的 端子118A。基極層118夾在發(fā)射極層116和MOSFET 101之間。如本領(lǐng)域 技術(shù)人員將認(rèn)識到的，通過對基極層118的部分進(jìn)行重?fù)诫s來形成源極區(qū) 104和漏極區(qū)106。此外，基極層118提供溝道區(qū)112。
根據(jù)本發(fā)明的實施方式，由外延沉積的硅鍺形成基極層118。與由硅形 成基極層的常規(guī)雙極晶體管不同，在異質(zhì)BiMOS注入系統(tǒng)100中使用硅鍺 提供了較小的帶隙并且相對于硅而言改善了注入效率。硅鍺基極層118可 以具有200A或更小的厚度。
在基極層118的至少一部分中，鍺的比例可以達(dá)到50%。在一種實施 方式中，可以對鍺濃度進(jìn)行分級，使得在靠近發(fā)射極層116之處鍺的比例 較低，而在靠近MOSFET 101的溝道區(qū)112之處鍺的比例較高，以改善注 入效率。在本發(fā)明的實施方式中，然后在基極層118的形成溝道區(qū)112的 部分中可以將鍺的比例降低到基本為0%，從而提供硅溝道區(qū)112。這樣一 來，基極層118的硅鍺部分可以夾在硅發(fā)射極層116和硅溝道層112之間。
如本領(lǐng)域技術(shù)人員所公知的，NPN雙極晶體管需要三個區(qū)域來工作， 即N+摻雜發(fā)射極區(qū)、P摻雜基極區(qū)和N+摻雜集電極區(qū)。在圖1A所示的異 質(zhì)BiMOS注入系統(tǒng)100中，發(fā)射極層116形成N+摻雜發(fā)射極區(qū)，基極層 118形成P摻雜基極區(qū)。然而，在圖1A中，不存在N+摻雜的集電極區(qū)， 因此未形成雙極晶體管。
圖1B示出了在未施加外部電壓時襯底102中的能級。在N+型發(fā)射極 層116和溝道區(qū)112中，導(dǎo)電能夠由于電子120在導(dǎo)帶中的自由運動而發(fā)生。在P型基極層118中，導(dǎo)電能夠由于自由空穴(未示出)在價帶中的 運動而發(fā)生。然而，如圖所示，在沒有任何外加電壓的情況下，在發(fā)射極-基極結(jié)處形成內(nèi)建勢壘(built in potential barrier),因此很少或沒有電荷載 流子120將從發(fā)射極層116移動到基極層118。
如上所述，基極層118在其厚度上具有鍺濃度梯度，其中鍺濃度朝向 溝道區(qū)112增大。如圖1B所示，隨著鍺含量增大，價帶和導(dǎo)帶之間的能隙 減小，這有助于注入效率的提高。然后，在溝道區(qū)112處，鍺濃度降低到 基本為零，并且能隙增大。
圖2A示出了在其工作時的異質(zhì)BiMOS注入系統(tǒng)100。這里，在控制 柵極端子114A和源極區(qū)端子104A之間施加電壓，產(chǎn)生電場，該電場在溝 道區(qū)112中生成反型層200。對于所示的MOSFET101而言，在該過程中， 所形成的反型層200是N+摻雜的。
如上所述，NPN雙極晶體管需要N+摻雜的發(fā)射極區(qū)、P摻雜的基極區(qū) 和N+摻雜的集電極區(qū)。盡管在未施加電壓時異質(zhì)BiMOS注入系統(tǒng)100不 包括集電極區(qū)(如圖1A所示)，但是根據(jù)本發(fā)明的實施方式，在異質(zhì)BiMOS 注入系統(tǒng)100工作時，反型層200起到N+摻雜集電極區(qū)的作用。這樣一來， 在襯底102內(nèi)形成了雙極晶體管202。
為了將電荷載流子注入到浮柵層108中，向雙極晶體管202施加適當(dāng) 的電壓以使其"導(dǎo)通"，并產(chǎn)生加速少數(shù)電荷載流子的流動，所述少數(shù)電荷 載流子穿過下氧化物層110注入到浮柵108中。因為本實施方式中的雙極 晶體管為NPN晶體管，所以少數(shù)電荷載流子為電子。在可選實施方式中， 如果使用PNP雙極晶體管，少數(shù)電荷載流子將由空穴構(gòu)成。雙極晶體管202 利用低于CHE或常規(guī)Fowler-Nondheim隧穿所需的柵極感應(yīng)電場充分地使 少數(shù)電荷載流子加速，以使它們能夠遷移到浮柵108中。
圖2B示出了在施加外部電壓且雙極晶體管202工作時襯底102中的能 級。在基極-發(fā)射極結(jié)(即基極層118和發(fā)射極層116之間的界面)處，向 端子118A和116A施加適當(dāng)?shù)碾妷?，以使基極-發(fā)射極結(jié)正向偏置。例如， 施加電壓，使得端子118A為正端子，而端子116A為負(fù)端子。只要使結(jié)充 分地正向偏置，且電壓沒有太高而造成對晶體管202的損害，所施加的具 體電壓就并不重要。然而，電壓應(yīng)當(dāng)足夠高，從而將足夠數(shù)量的電子注入到浮柵108中。如圖2B所示，使基極-發(fā)射極結(jié)正向偏置降低了發(fā)射極層 116中的電子120運動到基極層118中所需的能量，因此，發(fā)射極層116中 的電子120現(xiàn)在能夠流入到基極層118中。
在基極-集電極結(jié)(即基極層118和反型層200之間的界面)處，施加 適當(dāng)?shù)碾妷阂允够鶚O-集電極結(jié)反向偏置。端子104A和106A可以用于反型 層200。例如，施加電壓，使得端子118A為負(fù)端子，端子104A/106A為正 端子。只要使結(jié)充分地反向偏置，且電壓沒有太高而造成對晶體管202的 損害，所施加的具體電壓就并不重要。同樣，電壓應(yīng)當(dāng)足夠高，從而將足 夠數(shù)量的電子注入到浮柵108中。
如圖2A所示，使基極-集電極結(jié)反向偏置導(dǎo)致在基極層118和反型層 200之間的界面處形成耗盡區(qū)204。耗盡區(qū)204還擴展到基極層118和源極 和漏極區(qū)104/106之間的界面。返回到圖2B，其示出使基極-集電極結(jié)反向 偏置導(dǎo)致基極層118具有比反型層200高得多的能級，從而迅速將電子120 從基極層118中除掉，并使其進(jìn)入到反型層200 (即集電極區(qū))中。
在反型層200和下柵極氧化物110之間的界面處，存在著由柵極氧化 物引起的不連續(xù)性或勢壘。根據(jù)本發(fā)明的實施方式， 一部分電子120在其 移動通過反型層200時具有足夠的能量，使得它們克服了由柵極氧化物110 造成的勢壘。驅(qū)使這些電子120穿過下氧化物層110并在浮柵108中將其 俘獲。在整個反型層200上發(fā)生電子注入，不像在CHE方法中那樣僅限于 與源極或漏極區(qū)相鄰的小區(qū)域。
在本發(fā)明的可選實施方式中，獨立注入節(jié)點(即雙極晶體管202)可以 使用空穴作為少數(shù)電荷載流子。在這種實施方式中，雙極晶體管202是PNP 型晶體管，其中發(fā)射極層116是P+型層，基極層118是N型層，MOSFET 使用P+型源極和漏極區(qū)104和106。所產(chǎn)生的反型層200是P+型層，并且 雙極晶體管202在充電周期期間將空穴注入到浮柵108中。
因此，雙極晶體管202用作能夠以比常規(guī)CHE方法有效得多的方式將 少數(shù)電荷載流子注入到浮柵中的獨立注入節(jié)點。這是因為本發(fā)明的異質(zhì) BiMOS注入系統(tǒng)通過利用低于CHE或常規(guī)Fowler-Nordheim隧穿所需的柵 極場下的均勻(即在整個溝道區(qū)上)的注入增加了電荷注入效率。使用較 低的柵極和漏極場還能夠?qū)崿F(xiàn)持續(xù)的縮小和可靠性的改善。此外，本發(fā)明的注入方法不需要CHE方法所使用的高柵極場和大電流。 這里，可以使用低柵極場來形成反型層200，且需要較小的電流，因為該注 入工藝效率高得多。這使得本發(fā)明的實施方式能夠具有更低的斷路狀態(tài)泄 漏和降低的功耗。
以上對本發(fā)明所示實施方式的描述，包括在摘要中描述的內(nèi)容，并不 旨在是窮舉性的或?qū)⒈景l(fā)明限于所公開的精確形式。盡管在本文中為了說 明的目的描述了本發(fā)明的具體實施方式
和例子，但如本領(lǐng)域的技術(shù)人員將 認(rèn)識到的，在本發(fā)明的范圍內(nèi)各種等價的修改都是可能的。
可以依據(jù)以上詳細(xì)描述對本發(fā)明進(jìn)行這些修改。在所附權(quán)利要求書中 使用的術(shù)語不應(yīng)被視為將本發(fā)明限于在說明書和權(quán)利要求中所公開的具體 實施方式。相反，本發(fā)明的范圍完全由所附權(quán)利要求書決定，應(yīng)根據(jù)權(quán)利 要求解釋的確立原則來解釋所附權(quán)利要求書。
權(quán)利要求
1、一種異質(zhì)BiMOS注入系統(tǒng)，包括包括硅的高摻雜發(fā)射極層；耦合到所述發(fā)射極層的第一端子；沉積在所述高摻雜發(fā)射極層上的基極層，其中所述基極層包括硅鍺；耦合到所述基極層的第二端子；以及形成在所述基極層上的MOSFET晶體管，其中所述MOSFET包括浮柵。
2、 根據(jù)權(quán)利要求1所述的異質(zhì)BiMOS注入系統(tǒng)，其中所述高摻雜發(fā) 射極層為N+型，所述基極層為P型。
3、 根據(jù)權(quán)利要求1所述的異質(zhì)BiMOS注入系統(tǒng)，其中所述高摻雜發(fā) 射極層為P+型，所述基極層為N型。
4、 根據(jù)權(quán)利要求1所述的異質(zhì)BiMOS注入系統(tǒng)，其中所述MOSFET 晶體管包括形成在所述基極層上的柵極疊置體，其中所述柵極疊置體包括形成在 兩個氧化物層之間的所述浮柵；形成在所述柵極疊置體上的控制柵極；形成在所述基極層的與所述柵極疊置體相鄰的第一部分中的源極區(qū)； 形成在所述基極層的與所述柵極疊置體相鄰的第二部分中的漏極區(qū)；以及耦合到所述源極區(qū)和所述漏極區(qū)中的至少一個的第三端子。
5、 根據(jù)權(quán)利要求4所述的MOSFET晶體管，其中 所述源極區(qū)和漏極區(qū)為高摻雜N+型；并且 所述浮柵包括多晶硅層、氮化物層或金屬層。
6、 根據(jù)權(quán)利要求4所述的MOSFET晶體管，其中所述源極區(qū)和漏極區(qū)為高摻雜P+型；并且 所述浮柵包括多晶硅層、氮化物層或金屬層。
7、 一種方法，包括 提供異質(zhì)BiMOS注入系統(tǒng)，其包括包括硅的高摻雜發(fā)射極層；沉積在所述高摻雜發(fā)射極層上的基極層，其中所述基極層包括硅 鍺；以及形成在所述基極層上的MOSFET晶體管，其中所述MOSFET晶體 管包括浮柵；向所述MOSFET晶體管的控制柵極和源極區(qū)施加第一電壓，以在所述 MOSFET晶體管的溝道區(qū)中形成反型層；向所述基極層和所述發(fā)射極層施加第二電壓，以使所述基極層和所述 發(fā)射極層之間的結(jié)正向偏置，其中所述正向偏置將少數(shù)電荷載流子從所述 發(fā)射極層驅(qū)動到所述基極層中；以及向所述反型層和所述基極層施加第三電壓，以使所述基極層和所述反 型層之間的結(jié)反向偏置，其中所述反向偏置將少數(shù)電荷載流子從所述基極 層通過所述反型層驅(qū)動到所述浮柵中。
8、 根據(jù)權(quán)利要求7所述的方法，其中所述高摻雜發(fā)射極層為N+型， 所述基極層為P型，并且所述少數(shù)電荷載流子包括電子。
9、 根據(jù)權(quán)利要求7所述的方法，其中所述高摻雜發(fā)射極層為P+型，所 述基極層為N型，并且所述少數(shù)電荷載流子包括空穴。
10、 根據(jù)權(quán)利要求7所述的方法，其中所述發(fā)射極層包括半導(dǎo)體襯底， 在所述半導(dǎo)體襯底上形成有集成電路。
11、 一種方法，包括 提供異質(zhì)BiMOS注入系統(tǒng)，其包括-形成在襯底內(nèi)的雙極晶體管；以及 形成在所述襯底上的MOSFET晶體管； 操作所述MOSFET晶體管以在所述MOSFET晶體管的溝道區(qū)中形成反 型層；以及操作所述雙極晶體管以將少數(shù)電荷載流子從所述襯底驅(qū)動到所述 MOSFET晶體管的浮柵中。
12、 根據(jù)權(quán)利要求11所述的方法，其中所述雙極晶體管為NPN型晶 體管。
13、 根據(jù)權(quán)利要求11所述的方法，其中操作所述MOSFET晶體管包 括向所述MOSFET晶體管的控制柵極和源極區(qū)施加電壓以生成產(chǎn)生所述反 型層的電場。
14、 根據(jù)權(quán)利要求ll所述的方法，其中操作所述雙極晶體管包括 向所述雙極晶體管的基極層和發(fā)射極層施加第一電壓，所述第一電壓使所述基極層和所述發(fā)射極層之間的結(jié)正向偏置；以及向所述基極層和所述反型層施加第二電壓，所述第二電壓使所述基極 層和所述反型層之間的結(jié)反向偏置。
15、 根據(jù)權(quán)利要求13所述的方法，其中所生成的電場低于CHE工藝 或常規(guī)Fowler-Nordheim隧穿所需的電場。
全文摘要
一種異質(zhì)BiMOS注入系統(tǒng)包括形成在襯底上的MOSFET晶體管和形成在襯底內(nèi)的異質(zhì)雙極晶體管。該雙極晶體管可以用于將電荷載流子注入到MOSFET晶體管的浮柵中。這是通過操作所述MOSFET晶體管以在其溝道區(qū)中形成反型層以及操作所述雙極晶體管以將少數(shù)電荷載流子從襯底驅(qū)動到所述MOSFET晶體管的浮柵中來實現(xiàn)的。襯底為所述雙極晶體管提供硅發(fā)射極和含硅鍺的基極。反型層為所述雙極晶體管提供硅集電極。
文檔編號H01L21/8247GK101622705SQ200880006469
公開日2010年1月6日 申請日期2008年3月28日 優(yōu)先權(quán)日2007年3月30日
發(fā)明者D·L·肯克, J·T·卡瓦列羅斯, R·S·周, S·達(dá)塔 申請人:英特爾公司