專利名稱：與非門型非易失性存儲(chǔ)器及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)元件(Semiconductor memory device), 且 特別是涉及一種與非門型非易失性存儲(chǔ)器(NAND type non-volatile memory) 及其制造方法。
背景技術(shù)：
非易失性存儲(chǔ)器組件由于具有可多次數(shù)據(jù)的存入、讀取、擦除等動(dòng)作， 且存入的數(shù)據(jù)在斷電后也不會(huì)消失的優(yōu)點(diǎn)，因此已成為個(gè)人計(jì)算機(jī)和電子 設(shè)備所廣泛采用的 一種存儲(chǔ)器組件。
典型的非易失性存儲(chǔ)器組件， 一般是被設(shè)計(jì)成具有堆棧式柵極 (Stacked-Gate)結(jié)構(gòu)，其中包括以摻雜多晶硅(Doped polys i 1 icon)制作的 浮置柵極(Floating Gate)與控制柵極(Control Gate)。浮置柵極位于控制 柵極和基底之間，且處于浮置狀態(tài)，沒(méi)有和任何電路相連接，而控制柵極 則與字符線(Word Line)相接，此外還包括隧道氧化層(Tunnel ing Oxide) 和牙冊(cè)間介電層(Inter-Gate Dielectric Layer)分別位于基底和浮置棚-極之 間以及浮置柵極和控制柵極之間。
另一方面，目前業(yè)界較常使用的非易失性存儲(chǔ)器陣列包括或非門(NOR) 型陣列結(jié)構(gòu)與與非門(NAND)型陣列結(jié)構(gòu)。由于與非門(NAND)型陣列的非易 失性存儲(chǔ)器結(jié)構(gòu)是使各存儲(chǔ)單元串接在 一起，其積集度與面積利用率較或 非門(NOR)型陣列的非易失性存儲(chǔ)器佳，已經(jīng)廣泛地應(yīng)用在多種電子產(chǎn)品 中。
一般而言，在與非門(NAND)型陣列的非易失性存儲(chǔ)器結(jié)構(gòu)中，于進(jìn)行 存儲(chǔ)單元的讀取(read)操作時(shí)，讀取電流會(huì)通過(guò)同 一 串的存儲(chǔ)單元，并匯 整至源極線(source line, SL),以讀取數(shù)據(jù)。而且，在源極線上方還會(huì)設(shè) 置有源極線插塞(SL plug)。此源極線插塞與至少三條的虛擬位線連接，并 經(jīng)由三條虛擬位線而連接至外部電路。由于源極線插塞至少會(huì)占去部分位 線(至少三條)的面積，因此組件的積集度會(huì)降低，而不利于組件微縮化的發(fā)展。

發(fā)明內(nèi)容
本發(fā)明提供一種與非門型非易失性存儲(chǔ)器及其操作方法，不需要設(shè)置 源極線插塞，而可以節(jié)省存儲(chǔ)器面積，并提高組件集成度。
本發(fā)明提供一種與非門型非易失性存儲(chǔ)器及其操作方法，不需要設(shè)置 源極線插塞，可以節(jié)省工藝步驟，進(jìn)而節(jié)省制造成本。
本發(fā)明出一種與非門型非易失性存儲(chǔ)器，包括多個(gè)存儲(chǔ)單元陣列，各 存儲(chǔ)單元陣列包括第一選擇柵極線、多條字符線與第二選擇柵極線、多條 位線、虛擬位線、多個(gè)漏極區(qū)、多個(gè)源極區(qū)、源極線。第一選擇柵極線、 多條字符線與第二選擇柵極線，平行設(shè)置于基底上，并往第一方向延伸。 多條位線與虛擬位線，平行設(shè)置于基底上，并往第二方向延伸，第二方向 與第一方向交錯(cuò)，其中每一位線與第一選擇柵極線、多條字符線及第二選 擇柵極線的交點(diǎn)對(duì)應(yīng)一個(gè)存儲(chǔ)單元行，虛擬位線與第一選擇柵極線、多條 字符線及第二選擇柵極線的交點(diǎn)對(duì)應(yīng)一個(gè)虛擬存儲(chǔ)單元行。多個(gè)漏極區(qū)分 別設(shè)置于多個(gè)存儲(chǔ)單元行與虛擬存儲(chǔ)單元行的第 一側(cè)的基底中，這些漏極 區(qū)分別電性連接多條位線與虛擬位線。多個(gè)源極區(qū)分別設(shè)置于多個(gè)存儲(chǔ)單 元行與虛擬存儲(chǔ)單元行的第二側(cè)的基底中。源極線設(shè)置于多個(gè)存儲(chǔ)單元行 的第二側(cè)的基底上，往第二方向延伸并電性連接多個(gè)源極區(qū)，其中虛擬存
儲(chǔ)單元行及虛擬位線是作為連接源極線的電流通路。
在本發(fā)明的一實(shí)施例中，上述的每一位線與每一字符線的交點(diǎn)對(duì)應(yīng)一 存儲(chǔ)單元。
在本發(fā)明的一實(shí)施例中，上述的每一位線與第一選4奪柵極線、第二選 擇柵極線的交點(diǎn)分別對(duì)應(yīng) 一選擇單元。
在本發(fā)明的一實(shí)施例中，上述的存儲(chǔ)單元陣列在第二方向上呈鏡像配
置，相鄰兩存儲(chǔ)單元陣列共享多個(gè)漏極區(qū)或多個(gè)源;〖及區(qū)。
本發(fā)明提出 一種與非門型非易失性存儲(chǔ)器的操作方法，適用于存儲(chǔ)單 元陣列。此存儲(chǔ)單元陣列包括 一第一選擇柵極線、多條字符線、 一第二 選擇柵極線、多條位線、虛擬位線、多個(gè)漏極區(qū)、多個(gè)源極區(qū)以及一源極 線。第一選擇柵極線、多條字符線與第二選擇柵極線平行設(shè)置于基底上， 并往第一方向延伸。多條位線與虛擬位線平行設(shè)置于基底上，并往第二方向延伸，第二方向與第一方向交錯(cuò)，其中每一位線與第一選擇柵極線、多 條字符線及第二選擇柵極線的交點(diǎn)對(duì)應(yīng)存儲(chǔ)單元行，虛擬位線與第 一選擇 柵極線、多條字符線及第二選擇柵極線的交點(diǎn)對(duì)應(yīng)虛擬存儲(chǔ)單元行。多個(gè) 漏極區(qū)分別設(shè)置于存儲(chǔ)單元行與虛擬存儲(chǔ)單元行的第一側(cè)的基底中，這些 漏極區(qū)分別電性連接多條位線與虛擬位線。多個(gè)源極區(qū)分別設(shè)置于存儲(chǔ)單 元行與虛擬存儲(chǔ)單元行的第二側(cè)的基底中。源極線設(shè)置于存儲(chǔ)單元行的第 二側(cè)的基底上，往第二方向延伸并電性連接多個(gè)源極區(qū)，其中虛擬存儲(chǔ)單 元行及虛擬位線是作為連接源極線的電流通路，每一位線與每一字符線的 交點(diǎn)對(duì)應(yīng)一個(gè)存儲(chǔ)單元，每一位線與第一選擇柵極線的交點(diǎn)分別對(duì)應(yīng)一個(gè) 第 一選擇單元、每一位線與第二選擇柵極線的交,盧、分別對(duì)應(yīng) 一個(gè)第二選擇 單元。與非門型非易失性存儲(chǔ)器的操作方法包括下述操作。
存儲(chǔ)單元所耦接的位線施加第一電壓，于非選定的位線與虛擬位線施加第 二電壓，于第一選擇柵極線施加第三電壓，于選定的存儲(chǔ)單元所耦接的字 符在線施加第四電壓，非選定的字符在線施加第五電壓，于第二選擇柵極 線施加第六電壓，以利用信道F-N隧道效應(yīng)程序化選定存儲(chǔ)單元，其中第
四電壓與第一電壓的電壓差可引發(fā)F-N隧道效應(yīng)，第三電壓大于或等于第 一選擇單元的啟始電壓，第二電壓可抑制非選定的存儲(chǔ)單元行的第一選擇 單元開(kāi)啟，第五電壓大于或等于存儲(chǔ)單元的啟始電壓，且第六電壓小于第 二選擇單元的啟始電壓。
在本發(fā)明的一實(shí)施例中，上述的第一電壓為0伏特左右；第二電壓為 2. 4伏特左右；第三電壓為2. 4伏特左右；第四電壓為"伏特左右；第五 電壓為10伏特左右；第六電壓為O伏特左右。
對(duì)選定的存儲(chǔ)單元行的選定的存儲(chǔ)單元進(jìn)行讀取操作時(shí)，于選定的存 儲(chǔ)單元所耦接的位線施加第七電壓，于第一選褲4冊(cè)極線施加第八電壓，于 第二選擇柵極線施加第九電壓，于選定的存儲(chǔ)單元所耦接的字符在線施加 第十電壓，于非選定的字符在線施加第十一電壓，以讀取選定的存儲(chǔ)單元， 其中第八電壓大于或等于第一選擇單元的啟始電壓，第九電壓大于或等于 第二選擇單元的啟始電壓，第十一電壓大于或等于存儲(chǔ)單元的啟始電壓， 且源極線經(jīng)由虛擬存儲(chǔ)單元行及虛擬位線接地。
在本發(fā)明的一實(shí)施例中，上述的第七電壓為1.2伏特左右；第八電壓為5伏特左右；第九電壓為5伏特左右；第十電壓為O伏特左右；第十一 電壓為6. 5伏特左右。
對(duì)存儲(chǔ)單元進(jìn)行擦除操作時(shí)，于所有的字符線施加第十二電壓，于基 底施加第十三電壓，以利用信道F-N隧道效應(yīng)擦除存儲(chǔ)單元，其中第十二 電壓與第十三電壓的電壓差可引發(fā)F-N隧道效應(yīng)。
在本發(fā)明的一實(shí)施例中，上述的第十二電壓為0伏特左右，第十三電 壓為24伏特左右。
在本發(fā)明的與非門型非易失性存儲(chǔ)器中，由于直接使用虛擬存儲(chǔ)單元 行與虛擬位線作為連接源極線的電流通路，因此不需要額外的工藝制作源 極線插塞，而且存儲(chǔ)器陣列的圖案較為規(guī)則，可以提高微影蝕刻工藝的工 藝裕度。
在本發(fā)明的與非門型非易失性存儲(chǔ)器中，只需要占用 一條虛擬位線的 空間作為連接源極線的電流通路，因此本發(fā)明可以節(jié)省存儲(chǔ)器面積，提高 組件集成度。
而且，在本發(fā)明的與非門型非易失性存儲(chǔ)器中，在操作時(shí)，虛擬存儲(chǔ) 單元行中的選擇單元可作為操控源極線的電路使用，因此不需要額外制作 用于操控源極線的電路，可以節(jié)省存儲(chǔ)器面積，提高組件集成度。
為使本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例， 并結(jié)合附圖詳細(xì)說(shuō)明如下。


圖1A示出了本發(fā)明一較佳實(shí)施例的與非門型非易失性存儲(chǔ)器的電路簡(jiǎn)圖。
圖IB示出了本發(fā)明一較佳實(shí)施例的與非門型非易失性存儲(chǔ)器的結(jié)構(gòu)剖 面圖。
圖2A示出了對(duì)存儲(chǔ)器陣列進(jìn)行程序化操作的 一 實(shí)例的示意圖。
圖2B示出了存儲(chǔ)器陣列進(jìn)行讀取操作的一實(shí)例的示意圖。
圖2C示出了對(duì)所有存儲(chǔ)單元進(jìn)行擦除操作的一實(shí)例的示意圖。
附圖符號(hào)說(shuō)明 100:基底102、112:介電層
104:電荷儲(chǔ)存層
106:柵間介電層
108:控制柵極
110:摻雜區(qū)
114、114a、 114b:導(dǎo)體層
116:插塞
BL1 --BLn:位線
D:漏才及區(qū)DBL:虛擬位線
DM1 --DMx:存儲(chǔ)單元
DMR:虛擬存儲(chǔ)單元行
Mil --Mnx:存儲(chǔ)單元
MA:存儲(chǔ)單元陣列
MR1 --MRn:存儲(chǔ)單元行
S:源極區(qū) SL:源極線
SGS、 SGD:選擇柵極線 Tll-Tln、 T1D、 T21-T2n、 T2D:選擇單元 WL、 WL1-WLx:字符線
具體實(shí)施例方式
圖1A示出了本發(fā)明的較佳實(shí)施例的與非門型非易失性存儲(chǔ)器的電路簡(jiǎn) 圖。圖IB示出了本發(fā)明的較佳實(shí)施例的與非門型非易失性存儲(chǔ)器的結(jié)構(gòu)剖 面圖。
請(qǐng)參照?qǐng)DIA與圖IB,本發(fā)明的與非門型非易失性存儲(chǔ)器例如是由多個(gè) 存儲(chǔ)單元陣列MA所構(gòu)成。以下針對(duì)存儲(chǔ)單元陣列MA做說(shuō)明。
存儲(chǔ)單元陣列MA例如是設(shè)置于基底100上?；?00例如是硅基底。 在基底100中例如設(shè)置組件隔離結(jié)構(gòu)(未繪示)以定義出主動(dòng)區(qū)(未繪示)。 組件隔離結(jié)構(gòu)例如是戌溝渠隔離結(jié)構(gòu)或場(chǎng)氧化層。組件隔離結(jié)構(gòu)在X方向 上平行排列，并往X方向延伸。各存儲(chǔ)單元陣列MA包括多條字符線WL1-WLx、 二選褲"敗極線SGS、 SGD、 多條位線BL1 ~BLn與一條虛擬位線DBL、多個(gè)漏極區(qū)D、多個(gè)源極區(qū)S以 及源極線SL。
選擇柵極線SGD、多條字符線WLl-WLx、選擇柵極線SGS例如平行設(shè)置 于基底100上，并往Y方向延伸。二選擇柵極線SGD、 SGS例如分別設(shè)置于 字符線WL1 WLx的兩側(cè)。
多條位線BL1 ~BLn與虛擬位線DBL (Dummy Bit Line)例如平行設(shè)置于 基底100上，并往X方向延伸。X方向與Y方向交錯(cuò)。每一位線BLl BLn 與選擇柵極線SGD、多條字符線WLl-WLx、選擇柵極線SGS的交點(diǎn)分別對(duì)應(yīng) 一個(gè)存儲(chǔ)單元行MRl-MRn。虛擬位線DBL與選4奪4冊(cè)4及線SGD、多條字符線 WLl-WLx、選擇柵極線SGS線的交點(diǎn)對(duì)應(yīng)虛擬存儲(chǔ)單元行DMR。所有字符線 WL1-WLx ^爭(zhēng)在主動(dòng)區(qū)上方的部分作為一個(gè)存儲(chǔ)單元Mll-Mnx。在位線BL1 ~ BLn下方設(shè)置有由這些存儲(chǔ)單元M11-Mnx構(gòu)成的存儲(chǔ)單元行MRl-MRn。亦即， 每一位線BL1 ~ BLn與每一字符線WL1-WLx的交點(diǎn)對(duì)應(yīng)存儲(chǔ)單元Mil-Mnx。 虛擬位線DBL1與每一字符線WLl-WLx的交點(diǎn)對(duì)應(yīng)虛擬存儲(chǔ)單元行匿R,其 包括虛擬存儲(chǔ)單元DM1-DMx。
二選擇柵極線SGD、 SGS跨在主動(dòng)區(qū)上方的部分分別作為一個(gè)選擇單元 T11-Tln、 T1D、 T21-T2n、 T2D。亦即，位線BLl BLn、虛擬位線DBL與選 ^澤柵極線SGD、選擇柵極線SGS線的交點(diǎn)分別對(duì)應(yīng)選4奪單元T11-Tln、 T1D、 T21-T2n、 T2D。而且，選擇柵極線SGD設(shè)置于各漏極區(qū)D與各存儲(chǔ)單元 Mlx-Mnx、虛擬存儲(chǔ)單元DMx之間，選擇柵極線SGS設(shè)置于各源極區(qū)S與各 存儲(chǔ)單元Mll-Mnl以及虛擬存儲(chǔ)單元畫l之間。每一位線BL1 ~ BLn、虛擬 .位線DBL與二選擇柵極線SGD、 SGS的交點(diǎn)分別對(duì)應(yīng)一個(gè)選4爭(zhēng)單元Tll-Tln、 T1D、 T21-T2n、 T2D。
接著說(shuō)明存儲(chǔ)單元行MRl-MRn、虛擬存儲(chǔ)單元行DMR的結(jié)構(gòu)。由于，虛 擬存儲(chǔ)單元行畫R的結(jié)構(gòu)與存儲(chǔ)單元行通l-MRn的結(jié)構(gòu)相同，在此僅以存 儲(chǔ)單元行MR1為例做說(shuō)明，并以一個(gè)存儲(chǔ)單元M、 一個(gè)選4奪單元T為代表說(shuō) 明。如圖1B所示，各存儲(chǔ)單元M由基底IOO起依序?yàn)榻殡妼?02、電荷儲(chǔ) 存層104、柵間介電層106、控制柵極108、摻雜區(qū)IIO。
控制柵極108例如是設(shè)置于基底100上?？刂茤艠O108的材質(zhì)例如是 摻雜多晶硅、金屬或金屬硅化物等導(dǎo)體材料。而且，控制柵極108可以是由兩層或兩層以上的導(dǎo)體材料所構(gòu)成。
電荷儲(chǔ)存層104例如是設(shè)置于控制柵極108與基底100之間，電荷儲(chǔ) 存層104的材質(zhì)包括導(dǎo)體材料(如摻雜多晶硅等)或者電荷陷入材料(如氮化 硅等)。
介電層102例如是設(shè)置于基底100與電荷儲(chǔ)存層104之間，其材質(zhì)例 如是氧化硅。柵間介電層106例如是設(shè)置于控制柵極108與電荷儲(chǔ)存層104 之間。柵間介電層106例如由氧化層/氮化層/氧化層構(gòu)成。當(dāng)然柵間介電 層106的材質(zhì)也可以是氧化硅、氮化硅、氮氧化硅或氧化硅/氮化硅等。
摻雜區(qū)110例如設(shè)置于存儲(chǔ)單元M兩側(cè)的基底100中。藉由摻雜區(qū)110 而使這些存儲(chǔ)單元M串聯(lián)連接在一起。
選擇單元T由基底100起依序?yàn)榻殡妼?12、導(dǎo)體層114。
導(dǎo)體層114例如設(shè)置于基底100上。導(dǎo)體層114例如是由兩層導(dǎo)體層 114a、 114b所構(gòu)成。導(dǎo)體層114的材質(zhì)例如是摻雜多晶硅。
介電層112例如設(shè)置于導(dǎo)體層114與基底100之間。介電層112的材 質(zhì)例如是氧化硅。
多個(gè)漏極區(qū)D例如分別設(shè)置于各存儲(chǔ)單元行MRl-MRn以及虛擬存儲(chǔ)單 元行DMR的一側(cè)的基底100中，這些漏才及區(qū)D例如分別藉由插塞116而電 性連接位線BL1 - BLn以及虛擬位線DBL。多個(gè)源極區(qū)S例如分別設(shè)置于各 存儲(chǔ)單元行MR1-MRn以及虛擬存儲(chǔ)單元行DMR的另 一側(cè)的基底100中。
源極線SL例如設(shè)置于存儲(chǔ)單元行MRl-MRn以及虛擬存儲(chǔ)單元行DMR的 源極區(qū)S側(cè)的基底100上，在Y方向上延伸并電性連接源極區(qū)S。在本實(shí)施 例中，源極線SL上并未形成任何用以連接至外部電路的插塞，而只利用虛 擬存儲(chǔ)單元行鹿R與虛擬位線DBL作為電流通路。
如圖2A所示，存儲(chǔ)單元陣列MA例如在X方向上成鏡像配置，相鄰兩 個(gè)存儲(chǔ)單元陣列MA共享漏極區(qū)D或源極區(qū)S。舉例來(lái)說(shuō)，存儲(chǔ)單元陣列MA 在選擇柵極線SGD側(cè)與相鄰的存儲(chǔ)單元陣列MA共享漏極區(qū)D;存儲(chǔ)單元陣 列MA在選擇柵極線SGS側(cè)與相鄰的存儲(chǔ)單元陣列MA共享源極區(qū)S (及源極 線)。
在本發(fā)明的與非門型非易失性存儲(chǔ)器中，由于直接使用虛擬存儲(chǔ)單元 行畫R與虛擬位線DBL作為連接源極線的電流通路，因此不需要額外的工 藝制作源極線插塞。在本發(fā)明的與非門型非易失性存儲(chǔ)器中，只需要占用 一條虛擬位線的 空間作為連接源極線的電流通路，由于不需如已知技術(shù)那樣至少占用三條 虛擬位線的空間制作源極線插塞，因此本發(fā)明與已知技術(shù)相比，本發(fā)明可 以節(jié)省存儲(chǔ)器面積，提高組件集成度。
而且，在本發(fā)明的與非門型非易失性存儲(chǔ)器中，虛擬存儲(chǔ)單元行中的 選擇單元可作為操控源極線的電路使用，因此不需要額外制作用于操控源 極線的電路，可以節(jié)省存儲(chǔ)器面積，提高組件集成度。
在本發(fā)明的與非門型非易失性存儲(chǔ)器中，由于不需如已知技術(shù)那樣至 少占用三條虛擬位線的空間制作源極線插塞，因此存儲(chǔ)器陣列的圖案較為 規(guī)則，可以提高微影蝕刻工藝的工藝裕度。
上述說(shuō)明本發(fā)明的與非門型非易失性存儲(chǔ)器，接著說(shuō)明本發(fā)明的與非 門型非易失性存儲(chǔ)器的搡作方法，其包括程序化、擦除與數(shù)據(jù)讀取等操作 模式。就本發(fā)明的非易失性存儲(chǔ)器的操作方法而言，以下僅提供一較佳實(shí) 施例作為說(shuō)明。但本發(fā)明的非易失性存儲(chǔ)器陣列的操作方法，并不限定于 這些方法。其中，圖2A示出了對(duì)存儲(chǔ)器陣列進(jìn)行程序化操作的一實(shí)例的示
意圖。圖2B示出了存儲(chǔ)器陣列進(jìn)行讀取操作的一實(shí)例的示意圖。圖2C示
出了對(duì)所有存儲(chǔ)單元進(jìn)行擦除操作的一實(shí)例的示意圖。而且，在下述說(shuō)明
中是以圖2A至圖2C中所示的存儲(chǔ)單元M12為實(shí)例說(shuō)明。
請(qǐng)參照?qǐng)D2A,對(duì)選定的存儲(chǔ)單元行MR1的存儲(chǔ)單元MU進(jìn)行程序化操 作時(shí)，于存儲(chǔ)單元M12所耦接的位線BL1施加電壓Vpl,于非選定的位線 BL2、 BL3 ~ BLn與虛擬位線DBL施加電壓Vp2,于選擇柵極線SGD施加電壓 Vp3,于選定的存儲(chǔ)單元M12所耦4^的字符線WL2上施加電壓Vp4,非選定 的字符線WL1、 WL3 ~ WLx上施加電壓Vp5,于選褲4冊(cè)極線SGS施加電壓Vp6， 以利用信道F-N隧道效應(yīng)程序化選定的存儲(chǔ)單元M12。電壓Vp4與電壓Vpl 的電壓差可引發(fā)F-N隧道效應(yīng)，電壓Vp3大于或等于選擇單元Til ~Tln、 T1D的啟始電壓，電壓Vp2可抑制非選定的存儲(chǔ)單元行MR2-MRn的選擇單元 T12 Tln、虛擬存儲(chǔ)單元行DMR的選擇單元T1D開(kāi)啟，電壓Vp5大于或等 于存儲(chǔ)單元的啟始電壓，且電壓Vp6小于選擇單元T21 T2n、 T2D的啟始 電壓。
在本實(shí)施例中，電壓Vpl為0伏特左右；電壓Vp2為2. 4伏特左右； 電壓Vp3為2. 4伏特左右；電壓Vp4為26伏特左右；電壓Vp5為10伏特左右；電壓Vp6為Q伏特左右。
在進(jìn)行上述程序化操作時(shí)，對(duì)于與選定存儲(chǔ)單元M12共享字符線WL2 的其它非選定存儲(chǔ)單元M22、 M32、 Mn2及虛擬存儲(chǔ)單元DM2而言，由于在 這些非選定存儲(chǔ)單元M22、 M32、 Mn2及虛擬存儲(chǔ)單元DM2所耦接的非選定 位線BL2 ~ BLn及虛擬位線DBL施加抑制選擇單元T12 ~ Tln、選擇單元T1D 開(kāi)啟的電壓，因此可以抑制非選定存儲(chǔ)單元M22、 M32、 Mn2及虛擬存儲(chǔ)單 元DM2被程序化。此外，因?yàn)榉沁x定的字符線WL1、 WL3 WLx施加的電壓 只是用于打開(kāi)非選定存儲(chǔ)單元的信道，而不足以引發(fā)FN隧道效應(yīng)，所以其 它非選定存儲(chǔ)單元不會(huì)被程序化。
請(qǐng)參照?qǐng)D2B,對(duì)選定的存^f渚單元行MRl的選定存儲(chǔ)單元M12進(jìn)行讀取 操作時(shí)，于選定存儲(chǔ)單元M12所耦接的位線BL1施加電壓Vrl,于選擇柵極 線SGD施加電壓Vr2,于選擇柵極線SGS施加電壓Vr3，于選定存儲(chǔ)單元M12 所耦接的字符線WL2上施加電壓Vr4,于非選定的字符在線WL1、 WL3-WLx 施加電壓Vr5,以讀取選定存儲(chǔ)單元M12,其中電壓Vr2大于或等于選擇單 元T11-Tln、 T1D的啟始電壓，電壓Vr3大于或等于選4奪單元T21 T2n、 T2D的啟始電壓，電壓Vr5大于或等于存儲(chǔ)單元的啟始電壓。源極線經(jīng)由虛 擬存儲(chǔ)單元行及虛擬位線DBL接地。
在本實(shí)施例中，電壓Vrl為1. 2伏特左右；電壓V"為5伏特左右； 電壓Vr3為5伏特左右；電壓Vr4為0伏特左右；電壓Vr5為6. 5伏特左 右。
在上述偏壓情況下，可藉由偵測(cè)存儲(chǔ)單元的信道電流大小來(lái)判斷儲(chǔ)存 于此存儲(chǔ)單元M12中的數(shù)字信息。
接著說(shuō)明本發(fā)明NAND(與非門)型非易失性存儲(chǔ)器的擦除方法。本發(fā)明 的擦除方法為對(duì)整個(gè)NAND (與非門)型非易失性存儲(chǔ)單元陣列進(jìn)行擦除為例 作說(shuō)明。
對(duì)存儲(chǔ)單元陣列進(jìn)行擦除操作時(shí)，于所有的字符線WL1 ~ WLx施加電壓 Vel,并且于基底施加電壓Ve2,以利用通道F-N隧道效應(yīng)擦除存儲(chǔ)單元， 其中電壓Vel與Ve2的電壓差可引發(fā)F-N隧道效應(yīng)。
在本實(shí)施例中，電壓Vel為i伏特左右，Ve2為24伏特左右。 上述本發(fā)明的擦除方法是以對(duì)整個(gè)NAND (與非門)型非易失性存儲(chǔ)器陣 列作擦除為例作說(shuō)明。當(dāng)然本發(fā)明的NAND(與非門)型非易失性存儲(chǔ)單元陣列的擦除操作也可藉由字符線WL1 ~WLx的控制，而以節(jié)區(qū)或是區(qū)塊為單位
進(jìn)行擦除。
在上述操作方法中，本發(fā)明的NAND(與非門)型非易失性存儲(chǔ)器，由于 虛擬存儲(chǔ)單元行DMR中的所有虛擬存儲(chǔ)單元DMl-DMx不作為存儲(chǔ)單元使用， 虛擬存儲(chǔ)單元DMl-DMx的啟始電壓極低，因此進(jìn)行NAND(與非門)型非易失 性存儲(chǔ)器陣列的操作時(shí)，虛擬存儲(chǔ)單元DM1-DMx下的通道都處于開(kāi)啟狀態(tài)，
此外，虛擬存儲(chǔ)單元行DMR中的選擇單元T1D、 T2D可作為操控源極線 的電路使用，因此不需要額外制作用于操控源極線的電路。
綜上所述，在本發(fā)明的與非門型非易失性存儲(chǔ)器及其操作方法中，由 于直接使用虛擬存儲(chǔ)單元行DMR與虛擬位線DBL作為連接源極線的電流通 路，因此不需要額外的工藝制作源極線插塞，且存儲(chǔ)器陣列的圖案較為規(guī) 則，可以提高微影蝕刻工藝的工藝裕度。而且，虛擬存儲(chǔ)單元行中的選擇 單元可作為操控源極線的電路使用，因此不需要額外制作用于操控源極線 的電路。此外，本發(fā)明只需要占用一條虛擬位線的空間作為連接源極線的 電流通路，因此本發(fā)明可以節(jié)省存儲(chǔ)器面積，提高組件集成度。
雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，本 領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍的前提下可作若干的更動(dòng)與潤(rùn) 飾，因此本發(fā)明的保護(hù)范圍以本申請(qǐng)的權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種與非門型非易失性存儲(chǔ)器，包括多個(gè)存儲(chǔ)單元陣列，各個(gè)存儲(chǔ)單元陣列包括一第一選擇柵極線、多條字符線與一第二選擇柵極線，平行設(shè)置于一基底上，并往一第一方向延伸；多條位線與一虛擬位線，平行設(shè)置于該基底上，并往一第二方向延伸，該第二方向與該第一方向交錯(cuò)，其中每一所述位線與該第一選擇柵極線、所述字符線及該第二選擇柵極線的交點(diǎn)對(duì)應(yīng)一存儲(chǔ)單元行，該虛擬位線與該第一選擇柵極線、所述字符線及該第二選擇柵極線的交點(diǎn)對(duì)應(yīng)一虛擬存儲(chǔ)單元行；多個(gè)漏極區(qū)，分別設(shè)置于所述存儲(chǔ)單元行與該虛擬存儲(chǔ)單元行的一第一側(cè)的該基底中，所述漏極區(qū)分別電性連接所述位線與該虛擬位線；多個(gè)源極區(qū)，分別設(shè)置于該存儲(chǔ)單元行與該虛擬存儲(chǔ)單元行的一第二側(cè)的該基底中；以及一源極線，設(shè)置于該存儲(chǔ)單元行的該第二側(cè)的該基底上，往該第二方向延伸并電性連接所述源極區(qū)，其中該虛擬存儲(chǔ)單元行及該虛擬位線作為連接該源極線的電流通路。
2. 如權(quán)利要求1所述的與非門型非易失性存儲(chǔ)器，其中每一所述位線 與每一所述字符線的交點(diǎn)對(duì)應(yīng)一存儲(chǔ)單元。
3. 如權(quán)利要求1所述的與非門型非易失性存儲(chǔ)器，其中每一所述位線 與該第 一選擇柵極線、該第二選擇柵極線的交點(diǎn)分別對(duì)應(yīng) 一選擇單元。
4. 如權(quán)利要求1所述的與非門型非易失性存儲(chǔ)器，其中所述存儲(chǔ)單元 陣列在該第二方向上呈鏡像配置，相鄰兩所述存儲(chǔ)單元陣列共享所述漏極 區(qū)或所述源極區(qū)。
5. —種與非門型非易失性存儲(chǔ)器的操作方法，適用于一存儲(chǔ)單元陣列， 該存儲(chǔ)單元陣列包括 一第一選擇柵極線、多條字符線與一第二選擇柵極 線，平行設(shè)置于一基底上，并往一第一方向延伸；多條位線與一虛擬位線， 平行設(shè)置于該基底上，并往一第二方向延伸，該第二方向與該第一方向交 錯(cuò)，其中每一所述位線與該第一選擇柵極線、所述字符線及該第二選擇柵 極線的交點(diǎn)對(duì)應(yīng)一存儲(chǔ)單元行，該虛擬位線與該第一選^^柵極線、所述字符線及該第二選擇柵極線的交點(diǎn)對(duì)應(yīng)一虛擬存儲(chǔ)單元行；多個(gè)漏極區(qū)，分別設(shè)置于所述存儲(chǔ)單元行與該虛擬存儲(chǔ)單元行的一第一側(cè)的該基底中，所述漏極區(qū)分別電性連接所述位線與該虛擬位線；多個(gè)源極區(qū)，分別設(shè)置于 該存儲(chǔ)單元行與該虛擬存儲(chǔ)單元行的一第二側(cè)的該基底中；以及一源極線， 設(shè)置于該存儲(chǔ)單元行的該第二側(cè)的該基底上，往該第二方向延伸并電性連 接所述源極區(qū)，其中該虛擬存儲(chǔ)單元行及該虛擬位線作為連接該源極線的 電流通路，每一所述位線與每一所述字符線的交點(diǎn)對(duì)應(yīng)一存儲(chǔ)單元，每一 所述位線與該第一選擇柵極線的交點(diǎn)分別對(duì)應(yīng)一第一選擇單元、每一所述 位線與該第二選擇柵極線的交點(diǎn)分別對(duì)應(yīng) 一第二選擇單元，該方法包括對(duì)選定的該存儲(chǔ)單元行的選定的該存儲(chǔ)單元進(jìn)行程序化操作時(shí)，于選 定的該存儲(chǔ)單元所耦接的該位線施加一第一電壓，于非選定的所述位線與 該虛擬位線施加一第二電壓，于該第一選擇柵極線施加一第三電壓，于選 定的該存儲(chǔ)單元所耦接的該字符在線施加一第四電壓，非選定的所述字符 在線施加一第五電壓，于該第二選擇柵極線施加一第六電壓，以利用信道 F-N隧道效應(yīng)程序化選定的該存儲(chǔ)單元，其中該第四電壓與該第一電壓的電 壓差可引發(fā)F-N隧道效應(yīng)，該第三電壓大于或等于該第一選擇單元的啟始 電壓，該第二電壓可抑制非選定的所述存儲(chǔ)單元行的該第一選擇單元開(kāi)啟， 該第五電壓大于或等于所述存儲(chǔ)單元的啟始電壓，且該第六電壓小于該第 二選擇單元的啟始電壓。
6. 如權(quán)利要求5所述的與非門型非易失性存儲(chǔ)器的操作方法，其中該 第一電壓為0伏特左右；該第二電壓為2. 4伏特左右；該第三電壓為2.4 伏特左右；該第四電壓為26伏特左右；該第五電壓為10伏特左右；該第 六電壓為0伏特左右。
7. 如權(quán)利要求5所述的與非門型非易失性存儲(chǔ)器的操作方法，還包括 對(duì)選定的該存儲(chǔ)單元行的選定的該存儲(chǔ)單元進(jìn)行讀取操作時(shí)，于選定的該存儲(chǔ)單元所耦接的該位線施加一第七電壓，于該第一選擇柵極線施加 一第八電壓，于該第二選擇柵極線施加一第九電壓，于選定的該存儲(chǔ)單元 所耦接的該字符在線施加一第十電壓，于非選定的所述字符在線施加一第 十一電壓，以讀取選定的該存儲(chǔ)單元，其中該第八電壓大于或等于該第一 選擇單元的啟始電壓，該第九電壓大于或等于該第二選擇單元的啟始電壓，該第十一電壓大于或等于該存儲(chǔ)單元的啟始電壓，且該源極線經(jīng)由該虛擬存儲(chǔ)單元行及該虛擬位線接地。
8. 如權(quán)利要求7所述的與非門型非易失性存儲(chǔ)器的操作方法，其中該第七電壓為1. 2伏特左右；該第八電壓為5伏特左右；該第九電壓為5伏 特左右；該第十電壓為0伏特左右；該第十一電壓為6. 5伏特左右。
9. 如權(quán)利要求5所述的與非門型非易失性存儲(chǔ)器的操作方法，還包括 對(duì)所述存儲(chǔ)單元進(jìn)行擦除操作時(shí)，于所有的所述字符線施加 一 第十二電壓，并且于該基底施加一第十三電壓，以利用信道F-N隧道效應(yīng)擦除所 述存儲(chǔ)單元，其中該第十二電壓與該第十三電壓的電壓差可引發(fā)F-N隧道 效應(yīng)。
10. 如權(quán)利要求9所述的與非門型非易失性存儲(chǔ)器的操作方法，其中該 第十二電壓為0伏特左右，該第十三電壓為24伏特左右。
全文摘要
一種與非門型非易失性存儲(chǔ)器，具有多條位線與虛擬位線。每一位線與第一選擇柵極線、多條字符線及第二選擇柵極線的交點(diǎn)對(duì)應(yīng)一個(gè)存儲(chǔ)單元行，虛擬位線與第一選擇柵極線、多條字符線及第二選擇柵極線的交點(diǎn)對(duì)應(yīng)一個(gè)虛擬存儲(chǔ)單元行。源極線設(shè)置于多個(gè)存儲(chǔ)單元行的一側(cè)的基底上，其中由虛擬存儲(chǔ)單元行及虛擬位線作為連接源極線的電流通路。
文檔編號(hào)H01L27/115GK101567215SQ20081009543
公開(kāi)日2009年10月28日 申請(qǐng)日期2008年4月23日 優(yōu)先權(quán)日2008年4月23日
發(fā)明者洪至偉, 翁偉哲, 陳政瑋 申請(qǐng)人:力晶半導(dǎo)體股份有限公司