移位寄存單元、移位寄存器及顯示面板的制作方法
【專利摘要】本申請(qǐng)公開(kāi)了移位寄存單元、移位寄存器及顯示面板。所述移位寄存單元用于驅(qū)動(dòng)顯示面板上的掃描線，包括鎖存器、邏輯運(yùn)算電路以及緩沖器；鎖存器包括第一信號(hào)輸出端；邏輯運(yùn)算電路包括第一晶體管、第二晶體管和第一輸入端，其中，第一晶體管和第二晶體管的溝道類型不同，第一輸入端與第一信號(hào)輸出端連接；緩沖器的輸入端與邏輯運(yùn)算電路的輸出端連接，緩沖器的輸出端與掃描線連接。本申請(qǐng)公開(kāi)的移位寄存單元、移位寄存器及顯示面板能夠簡(jiǎn)化邊框范圍內(nèi)的電路結(jié)構(gòu)，有效縮小了邊框面積，有利于窄邊框的設(shè)計(jì)。
【專利說(shuō)明】
移位寄存單元、移位寄存器及顯示面板
技術(shù)領(lǐng)域
[0001]本申請(qǐng)涉及顯示技術(shù)領(lǐng)域，具體涉及顯示驅(qū)動(dòng)技術(shù)領(lǐng)域，尤其涉及移位寄存單元、移位寄存器及顯示面板。
【背景技術(shù)】
[0002]顯示面板的邊框區(qū)域內(nèi)設(shè)有柵極驅(qū)動(dòng)電路，通常柵極驅(qū)動(dòng)電路包括多個(gè)級(jí)聯(lián)的移位寄存單元。圖1所示為現(xiàn)有的一種移位寄存單元的電路結(jié)構(gòu)示意圖，在圖1中，移位寄存單元100包括兩個(gè)時(shí)鐘信號(hào)輸入端CKll和CK12、高電平信號(hào)輸入端Vghl、低電平信號(hào)輸入端Vgl 1、移位信號(hào)輸入端Stvl 1、移位信號(hào)輸出端Next 1、重置信號(hào)端RSTl、柵極驅(qū)動(dòng)信號(hào)輸出端Gout 1、鎖存器111、與非門(mén)112以及緩沖電路113。其中鎖存器11包括12個(gè)TFT (薄膜晶體管，Thin Film Transistor)，與非門(mén)112包括4個(gè)TFT，緩沖電路113包括6個(gè)TFT，重置單元114包括I個(gè)TFT，即一級(jí)移位寄存單元至少包括23個(gè)TFT。為了適應(yīng)窄邊框的需求，需要優(yōu)化移位寄存單元的電路結(jié)構(gòu)，減少移位寄存單元中電路元件的數(shù)量，以縮小顯示面板的邊框尺寸。

【發(fā)明內(nèi)容】

[0003]為了解決上述技術(shù)問(wèn)題，本申請(qǐng)?zhí)峁┝艘莆患拇鎲卧⒁莆患拇嫫骷帮@示面板。
[0004]第一方面，本申請(qǐng)?zhí)峁┝艘环N移位寄存單元，用于驅(qū)動(dòng)顯示面板上的掃描線，移位寄存單元包括鎖存器、邏輯運(yùn)算電路以及緩沖器;鎖存器包括第一信號(hào)輸出端;邏輯運(yùn)算電路包括第一晶體管、第二晶體管和第一輸入端，其中，第一晶體管和第二晶體管的溝道類型不同，第一輸入端與第一信號(hào)輸出端連接;緩沖器的輸入端與邏輯運(yùn)算電路的輸出端連接，緩沖器的輸出端與掃描線連接。
[0005]第二方面，本申請(qǐng)?zhí)峁┝艘环N移位寄存器，包括N個(gè)級(jí)聯(lián)的上述移位寄存單元，其中N為正整數(shù)。
[0006]第三方面，本申請(qǐng)?zhí)峁┝艘环N顯示面板，包括多條掃描線以及上述移位寄存器，其中，移位寄存器中每一級(jí)移位寄存單元的輸出端分別與一條掃描線連接。
[0007]本申請(qǐng)?zhí)峁┑囊莆患拇鎲卧?、移位寄存器和顯示面板，減少了現(xiàn)有移位寄存單元設(shè)計(jì)中的晶體管數(shù)量，簡(jiǎn)化了移位寄存單元的電路結(jié)構(gòu)，有利于顯示面板窄邊框的設(shè)計(jì)，并且能夠在保證電路穩(wěn)定工作的同時(shí)降低移位寄存器的功耗。
【附圖說(shuō)明】
[0008]通過(guò)閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例詳細(xì)描述，本申請(qǐng)的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯:
[0009]圖1是現(xiàn)有的一種移位寄存單兀的電路結(jié)構(gòu)不意圖；
[0010]圖2是本申請(qǐng)?zhí)峁┑囊莆患拇鎲卧囊粋€(gè)實(shí)施例的結(jié)構(gòu)示意圖；
[0011]圖3是本申請(qǐng)?zhí)峁┑囊莆患拇鎲卧械逆i存器的一個(gè)實(shí)施例的結(jié)構(gòu)示意圖；
[0012]圖4是本申請(qǐng)?zhí)峁┑囊莆患拇鎲卧囊粋€(gè)實(shí)施例的具體電路結(jié)構(gòu)示意圖；
[0013]圖5是本申請(qǐng)?zhí)峁┑囊莆患拇鎲卧牧硪粋€(gè)實(shí)施例的具體電路結(jié)構(gòu)示意圖；
[0014]圖6是本申請(qǐng)實(shí)施例提供的移位寄存單元的一個(gè)工作時(shí)序示意圖；
[0015]圖7是本申請(qǐng)?zhí)峁┑囊莆患拇嫫鞯囊粋€(gè)實(shí)施例的結(jié)構(gòu)示意圖；
[0016]圖8是本申請(qǐng)?zhí)峁┑囊莆患拇嫫鞯牧硪粋€(gè)實(shí)施例的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0017]下面結(jié)合附圖和實(shí)施例對(duì)本申請(qǐng)作進(jìn)一步的詳細(xì)說(shuō)明?？梢岳斫獾氖?，此處所描述的具體實(shí)施例僅僅用于解釋相關(guān)發(fā)明，而非對(duì)該發(fā)明的限定。另外還需要說(shuō)明的是，為了便于描述，附圖中僅示出了與有關(guān)發(fā)明相關(guān)的部分。
[0018]需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。下面將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本申請(qǐng)。
[0019]請(qǐng)參考圖2，其示出了本申請(qǐng)?zhí)峁┑囊莆患拇鎲卧囊粋€(gè)實(shí)施例的結(jié)構(gòu)示意圖。其中，移位寄存單元200用于驅(qū)動(dòng)顯示面板上的掃描線。如圖2所示，移位寄存單元200包括鎖存器21、邏輯運(yùn)算電路22以及緩沖器23。鎖存器21包括第一信號(hào)輸出端Outl，邏輯運(yùn)算電路包括第一晶體管Ml、第二晶體管M2以及第一輸入端In2。其中，第一晶體管Ml和第二晶體管M2的溝道類型不同，第一輸入端In2與第一信號(hào)輸出端Outl連接。緩沖器23的輸入端In3與邏輯運(yùn)算電路22的輸出端0ut2連接，緩沖器23的輸出端0ut3與掃描線G連接。
[0020]在本實(shí)施例中，鎖存器21通過(guò)第一信號(hào)輸出端OutI向邏輯運(yùn)算電路22提供第一信號(hào)，邏輯運(yùn)算電路22用于對(duì)第一信號(hào)和一個(gè)時(shí)鐘信號(hào)CK進(jìn)行與運(yùn)算，或者邏輯運(yùn)算電路22用于對(duì)第一信號(hào)和一個(gè)時(shí)鐘信號(hào)CK的反相信號(hào)進(jìn)行或運(yùn)算，緩沖器23可以用于對(duì)邏輯運(yùn)算電路22輸出的信號(hào)進(jìn)行穩(wěn)壓處理。
[0021]進(jìn)一步地，鎖存器21可以包括輸入端Inl，鎖存器的輸入端Inl可以用于接收柵極信號(hào)。鎖存器21可以用于傳輸和鎖存柵極信號(hào)，邏輯運(yùn)算電路22和緩沖器23對(duì)柵極信號(hào)移位、穩(wěn)壓后輸出。
[0022]上述實(shí)施例提供的移位寄存單元200可以實(shí)現(xiàn)柵極信號(hào)的移位，通過(guò)將移位寄存單元200簡(jiǎn)化為由鎖存器21、包含兩個(gè)不同溝道類型的晶體管的邏輯運(yùn)算電路22和緩沖器23構(gòu)成的電路結(jié)構(gòu)，能夠縮小移位寄存單元200所占用的邊框面積，有利于邊框的進(jìn)一步減小。
[0023]在一些實(shí)施例中，移位寄存單元200還包括輸入信號(hào)端和第一節(jié)點(diǎn)。移位寄存單元200的輸入信號(hào)端可以為上述實(shí)施例中移位寄存單元200的鎖存器21的輸入端Inl，用于輸入柵極信號(hào)。鎖存器21可以進(jìn)一步包括第一時(shí)鐘反相器、第二時(shí)鐘反相器和第一反相器。
[0024]進(jìn)一步參考圖3，其示出了本申請(qǐng)?zhí)峁┑囊莆患拇鎲卧械逆i存器的一個(gè)實(shí)施例的結(jié)構(gòu)示意圖。其中，移位寄存單元包括鎖存器、邏輯運(yùn)算電路、緩沖器、輸入信號(hào)端IN和第一節(jié)點(diǎn)NI。鎖存器300包括第一信號(hào)輸出端Out;邏輯運(yùn)算電路包括第一晶體管、第二晶體管和第一輸入端，第一晶體管和第二晶體管的溝道類型不同，第一輸入端與第一信號(hào)輸出端Out連接;緩沖器的輸入端與邏輯運(yùn)算電路的輸出端連接，緩沖器的輸出端與掃描線連接。
[0025]如圖3所示，鎖存器300包括第一時(shí)鐘信號(hào)輸入端CKl、第一時(shí)鐘反相器31、第二時(shí)鐘反相器32以及第一反相器R1。第一時(shí)鐘反相器31包括第一控制端311，第二時(shí)鐘反相器32包括第二控制端321。其中，第一控制端311輸入的信號(hào)和第二控制端321輸入的信號(hào)由第一時(shí)鐘信號(hào)輸入端CKl輸入的信號(hào)控制。具體地，第一控制端311與第一時(shí)鐘信號(hào)輸入端CKl連接，其輸入的信號(hào)為第一時(shí)鐘信號(hào)輸入端CKl輸入的信號(hào);第二控制端321經(jīng)過(guò)反相器RO與第一時(shí)鐘信號(hào)輸入端CKl連接，其輸入的信號(hào)為第一時(shí)鐘信號(hào)輸入端CKl輸入的信號(hào)的反相信號(hào)，即第一控制端311輸入的信號(hào)和第二控制端321輸入的信號(hào)互為反相信號(hào)。
[0026]第一時(shí)鐘反相器31的輸入端313與輸入信號(hào)端IN連接，第二時(shí)鐘反相器32的輸入端323與第一反相器的輸出端332連接，第一時(shí)鐘反相器的輸出端314和第二時(shí)鐘反相器的輸出端324與第一節(jié)點(diǎn)NI連接。第一反相器Rl的輸入端331與第一節(jié)點(diǎn)NI連接。第一信號(hào)輸出端Out與第一節(jié)點(diǎn)NI連接或第一信號(hào)輸出端Out與第一反相器Rl的輸出端332連接。
[0027]在本實(shí)施例中，第一時(shí)鐘信號(hào)輸入端CKl輸入高電平信號(hào)時(shí)，第一時(shí)鐘反相器31等效為一個(gè)反相器，此時(shí)第一時(shí)鐘反相器31的輸出端314輸出的信號(hào)為第一時(shí)鐘反相器31的輸入信號(hào)端IN輸入的信號(hào)的反相信號(hào)；第二時(shí)鐘反相器32不工作，第二時(shí)鐘反相器32的輸出端324處于懸空狀態(tài)，第一節(jié)點(diǎn)NI的電位信號(hào)為輸入信號(hào)端IN輸入的信號(hào)。
[0028]第一時(shí)鐘信號(hào)輸入端CKl輸入低電平信號(hào)時(shí)，第一時(shí)鐘反相器31不工作，第一反相器31的輸出端314為懸空狀態(tài);第二時(shí)鐘反相器32等效為一個(gè)反相器，此時(shí)第二時(shí)鐘反相器32的輸出端324輸出的信號(hào)為第一節(jié)點(diǎn)NI的電位信號(hào)經(jīng)過(guò)兩次反相之后的信號(hào)，即與第一節(jié)點(diǎn)NI的電位信號(hào)相同。
[0029]鎖存器300還包括第二信號(hào)輸出端Next，鎖存器300的第二信號(hào)輸出端Next與第一反相器Rl的輸出端332連接，用于輸出柵極移位信號(hào)。第二信號(hào)輸出端Next輸出與第一節(jié)點(diǎn)NI的電位相反的信號(hào)。
[0030]在本實(shí)施例中，鎖存器300可以通過(guò)第一信號(hào)輸出端Out向邏輯運(yùn)算電路提供第一信號(hào)。其中第一信號(hào)輸出端Out可以輸出與第一節(jié)點(diǎn)NI的電位一致的信號(hào)，或者可以輸出與第一節(jié)點(diǎn)NI的電位相反的信號(hào)。鎖存器300利用兩個(gè)時(shí)鐘反相器和一個(gè)反相器對(duì)輸入信號(hào)端IN輸入的信號(hào)進(jìn)行傳遞，實(shí)現(xiàn)了柵極信號(hào)的傳輸和鎖存。
[0031]以下結(jié)合圖4和圖5進(jìn)一步描述移位寄存單元中的鎖存器、邏輯運(yùn)算電路及緩沖器的電路結(jié)構(gòu)。
[0032]請(qǐng)參考圖4，其示出了本申請(qǐng)?zhí)峁┑囊莆患拇鎲卧囊粋€(gè)實(shí)施例的具體電路結(jié)構(gòu)示意圖。
[0033]如圖4所示，移位寄存單元400包括鎖存器41、邏輯運(yùn)算電路42、緩沖器43、信號(hào)輸入端IN、第一節(jié)點(diǎn)N1、第二時(shí)鐘信號(hào)輸入端CK2。鎖存器41包括第一信號(hào)輸出端Out、第一時(shí)鐘信號(hào)輸入端CKl、第一電壓信號(hào)輸入端Vgh和第二電壓信號(hào)輸入端Vgl。鎖存器41包括第一反相器411、第一時(shí)鐘反相器以及第二時(shí)鐘反相器。第一時(shí)鐘反相器包括第一控制端、第二時(shí)鐘反相器包括第二控制端，第一控制端輸入的信號(hào)和第二控制端輸入的信號(hào)由第一時(shí)鐘信號(hào)輸入端CKl輸入的信號(hào)控制。
[0034]具體地，第一時(shí)鐘反相器包括第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、第七晶體管M7以及第八晶體管M8。第二時(shí)鐘反相器包括第三晶體管M3、第四晶體管M4、第九晶體管M9、第十晶體管MlO、第^^一晶體管Ml I以及第十二晶體管Ml 2。其中，第三晶體管M3、第五晶體管M5、第六晶體管M6、第九晶體管M9、第十晶體管MlO的溝道類型相同；第四晶體管M4、第七晶體管M7、第八晶體管M8、第十一晶體管M11、第十二晶體管M12的溝道類型相同；第三晶體管M3和第四晶體管M4的溝道類型不同。圖4僅以第三晶體管M3、第五晶體管M5、第六晶體管M6、第九晶體管M9、第十晶體管MlO為P型晶體管，第四晶體管M4、第七晶體管M7、第八晶體管M8、第^^一晶體管M11、第十二晶體管M12為N型晶體管為例示意性說(shuō)明，在實(shí)際應(yīng)用中，第三晶體管M3、第五晶體管M5、第六晶體管M6、第九晶體管M9、第十晶體管Ml O可以為N型晶體管，這時(shí)第四晶體管M4、第七晶體管M7、第八晶體管M8、第^^一晶體管Ml 1、第十二晶體管Ml 2為P型晶體管，本申請(qǐng)對(duì)此不作限定。
[0035]進(jìn)一步地，第三晶體管M3的第一極與第一電壓信號(hào)輸入端Vgh連接，第四晶體管M4的第一極與第二電壓信號(hào)輸入端Vgl連接，第三晶體管M3的柵極和第四晶體管M4的柵極與第一時(shí)鐘信號(hào)輸入端CKl連接，第三晶體管M3和第四晶體管M4的第二極與第五晶體管M5的柵極連接。第五晶體管M5的第一極與第一電壓信號(hào)輸入端Vgh連接，第五晶體管M5的第二極與第六晶體管M6的第一極連接。第六晶體管M6的柵極與輸入信號(hào)端IN連接，第六晶體管M6的第二極與第一節(jié)點(diǎn)NI連接。第七晶體管M7的柵極與輸入信號(hào)端IN連接，第七晶體管M7的第一極與第八晶體管M8的第二極連接，第七晶體管M7的第二極與第一節(jié)點(diǎn)NI連接。第八晶體管M8的柵極與第一時(shí)鐘信號(hào)輸入端CKl連接，第八晶體管M8的第一極與第二電壓信號(hào)輸入端Vgl連接。第九晶體管M9的柵極與第一時(shí)鐘信號(hào)輸入端CKl連接，第九晶體管M9的第一極與第一電壓信號(hào)輸入端Vgh連接，第九晶體管M9的第二極與第十晶體管MlO的第一極連接。第十晶體管MlO的柵極與第一反相器的輸出端連接，第十晶體管MlO的第二極與第一節(jié)點(diǎn)NI連接。第^^一晶體管Ml I的柵極與第一反相器411的輸出端連接，第i^一晶體管Ml I的第一極與第十二晶體管M12的第二極連接，第十一晶體管Mll的第二極與第一節(jié)點(diǎn)NI連接。第十二晶體管M12的柵極與第三晶體管M3的第二極連接，第十二晶體管M12的第一極與第二電壓信號(hào)輸入端Vgl連接。
[0036]在本實(shí)施例中，第六晶體管M6的柵極和第七晶體管M7的柵極連接至第一時(shí)鐘反相器的輸入端，第六晶體管M6的第二極和第七晶體管M7的第二極連接至第一時(shí)鐘反相器的輸出端;第十晶體管MlO的柵極和第十一晶體管Mll的柵極連接至第二時(shí)鐘反相器的輸入端，第十晶體管MlO的第二極和第十一晶體管Mll的第二極連接至第二時(shí)鐘反相器的輸出端。鎖存器41的第一信號(hào)輸出端Out與第一節(jié)點(diǎn)NI連接。鎖存器還包括第一反相器411。第一反相器411的輸入端與第一節(jié)點(diǎn)NI連接，第一反相器411的輸出端與第二信號(hào)輸出端Next連接。
[0037]邏輯運(yùn)算電路42包括第一晶體管Ml、第二晶體管M2、第一輸入端421和第二輸入端422。第一輸入端421與鎖存器41的第一信號(hào)輸出端Out連接，第二輸入端422與第二時(shí)鐘信號(hào)輸入端CK2連接。
[0038]在本實(shí)施例中，第一晶體管Ml的柵極和第二晶體管M2的柵極與第二輸入端422連接，第一晶體管Ml的第一極與第一輸入端421連接，第二晶體管M2的第一極與第一電壓信號(hào)輸入端Vgh連接。第一晶體管Ml的第二極和第二晶體管M2的第二極與邏輯運(yùn)算電路的輸出端423連接。其中，第二晶體管M2與第三晶體管M3的溝道類型相同。
[0039]在本實(shí)施例中，邏輯運(yùn)算電路42用于對(duì)第一輸入端421輸入的信號(hào)和第二輸入端422輸入的信號(hào)的反相信號(hào)進(jìn)行或運(yùn)算。第一輸入端421輸入的信號(hào)為第一節(jié)點(diǎn)NI的電位信號(hào)，第二輸入端422輸入的信號(hào)為第二時(shí)鐘信號(hào)輸入端CK2輸入的信號(hào)，則邏輯運(yùn)算電路42的輸出端423輸出的信號(hào)為第一節(jié)點(diǎn)NI的電位信號(hào)和第二時(shí)鐘信號(hào)輸入端CK2輸入的信號(hào)的反相信號(hào)進(jìn)行或運(yùn)算后的信號(hào)。
[0040]緩沖器43包括第二反相器，第二反相器的輸入端431與邏輯運(yùn)算電路42的輸出端423連接，第二反相器的輸出端432與緩沖器43的輸出端連接。緩沖器43的輸出端與移位寄存單元400的輸出端Gout連接。
[0041 ] 在一些實(shí)施例中，移位寄存單元400還可以包括重置單元44ο重置單元44包括重置信號(hào)輸入端Reset和第十三晶體管M13，第十三晶體管M13的柵極與重置信號(hào)輸入端Reset連接，第十三晶體管M13的第一極與第一電壓信號(hào)輸入端Vgh連接，第十三晶體管M13的第二極與第一節(jié)點(diǎn)NI連接，第十三晶體管M13與第三晶體管M3的溝道類型相同。重置單元44可以將第一節(jié)點(diǎn)NI的電位信號(hào)重置為高電平信號(hào)，鎖存器41的第二信號(hào)輸出端Next的信號(hào)被重置為低電平信號(hào)，這時(shí)移位寄存單元400輸出低電平信號(hào)。在切換不同幀的顯示畫(huà)面時(shí)，可以利用重置單元44將移位寄存單元400輸出的信號(hào)重置為低電平信號(hào)，以在上一幀畫(huà)面顯示結(jié)束后停止對(duì)子像素的掃描。
[0042]上述實(shí)施例中，利用邏輯運(yùn)算電路和緩沖器簡(jiǎn)化了移位寄存單元的電路結(jié)構(gòu)?？梢钥闯?，本實(shí)施例提供的移位寄存單元共包含17個(gè)晶體管，相較于圖1所示的包含23個(gè)晶體管的移位寄存單元的設(shè)計(jì)，減少了晶體管的數(shù)量，從而有利于縮小移位寄存單元的尺寸，能夠進(jìn)一步減小邊框?qū)挾?。同時(shí)，由于減少了晶體管的數(shù)量，還可以降低移位寄存單元的功耗。
[0043]請(qǐng)參考圖5，其示出了本申請(qǐng)?zhí)峁┑囊莆患拇鎲卧牧硪粋€(gè)實(shí)施例的具體電路結(jié)構(gòu)示意圖。
[0044]如圖5所示，移位寄存單元500包括鎖存器51、邏輯運(yùn)算電路52、緩沖器53、信號(hào)輸入端IN、第一節(jié)點(diǎn)N1、第二時(shí)鐘信號(hào)輸入端CK2。鎖存器51包括第一信號(hào)輸出端Out、第一時(shí)鐘信號(hào)輸入端CKl、第一電壓信號(hào)輸入端Vgh和第二電壓信號(hào)輸入端Vgl。鎖存器51包括第一反相器511、第一時(shí)鐘反相器以及第二時(shí)鐘反相器。第一時(shí)鐘反相器包括第一控制端、第二時(shí)鐘反相器包括第二控制端，第一控制端輸入的信號(hào)和第二控制端輸入的信號(hào)由第一時(shí)鐘信號(hào)輸入端CKl輸入的信號(hào)控制。
[0045]具體地，第一時(shí)鐘反相器包括第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、第七晶體管M7以及第八晶體管M8。第二時(shí)鐘反相器包括第三晶體管M3、第四晶體管M4、第九晶體管M9、第十晶體管MlO、第^^一晶體管Ml I以及第十二晶體管Ml 2。其中，第三晶體管M3、第五晶體管M5、第六晶體管M6、第九晶體管M9、第十晶體管MlO的溝道類型相同；第四晶體管M4、第七晶體管M7、第八晶體管M8、第十一晶體管M11、第十二晶體管M12的溝道類型相同；第三晶體管M3和第四晶體管M4的溝道類型不同。圖4僅以第三晶體管M3、第五晶體管M5、第六晶體管M6、第九晶體管M9、第十晶體管MlO為P型晶體管，第四晶體管M4、第七晶體管M7、第八晶體管M8、第^^一晶體管M11、第十二晶體管M12為N型晶體管為例示意性說(shuō)明，在實(shí)際應(yīng)用中，第三晶體管M3、第五晶體管M5、第六晶體管M6、第九晶體管M9、第十晶體管Ml O可以為N型晶體管，這時(shí)第四晶體管M4、第七晶體管M7、第八晶體管M8、第^^一晶體管Ml 1、第十二晶體管Ml 2為P型晶體管，本申請(qǐng)對(duì)此不作限定。
[0046]進(jìn)一步地，第三晶體管M3的第一極與第一電壓信號(hào)輸入端Vgh連接，第四晶體管M4的第一極與第二電壓信號(hào)輸入端Vgl連接，第三晶體管M3的柵極和第四晶體管M4的柵極與第一時(shí)鐘信號(hào)輸入端CKl連接，第三晶體管M3和第四晶體管M4的第二極與第五晶體管M5的柵極連接。第五晶體管M5的第一極與第一電壓信號(hào)輸入端Vgh連接，第五晶體管M5的第二極與第六晶體管M6的第一極連接。第六晶體管M6的柵極與輸入信號(hào)端IN連接，第六晶體管M6的第二極與第一節(jié)點(diǎn)NI連接。第七晶體管M7的柵極與輸入信號(hào)端IN連接，第七晶體管M7的第一極與第八晶體管M8的第二極連接，第七晶體管M7的第二極與第一節(jié)點(diǎn)NI連接。第八晶體管M8的柵極與第一時(shí)鐘信號(hào)輸入端CKl連接，第八晶體管M8的第一極與第二電壓信號(hào)輸入端Vgl連接。第九晶體管M9的柵極與第一時(shí)鐘信號(hào)輸入端CKl連接，第九晶體管M9的第一極與第一電壓信號(hào)輸入端Vgh連接，第九晶體管M9的第二極與第十晶體管MlO的第一極連接。第十晶體管MlO的柵極與第一反相器511的輸出端512連接，第十晶體管MlO的第二極與第一節(jié)點(diǎn)NI連接。第^^一晶體管Ml I的柵極與第一反相器511的輸出端512連接，第^^一晶體管Mll的第一極與第十二晶體管M12的第二極連接，第十一晶體管Mll的第二極與第一節(jié)點(diǎn)NI連接。第十二晶體管M12的柵極與第三晶體管M3的第二極連接，第十二晶體管M12的第一極與第二電壓信號(hào)輸入端Vgl連接。
[0047]在本實(shí)施例中，第六晶體管M6的柵極和第七晶體管M7的柵極連接至第一時(shí)鐘反相器的輸入端，第六晶體管M6的第二極和第七晶體管M7的第二極連接至第一時(shí)鐘反相器的輸出端;第十晶體管MlO的柵極和第十一晶體管Mll的柵極連接至第二時(shí)鐘反相器的輸入端，第十晶體管MlO的第二極和第十一晶體管Mll的第二極連接至第二時(shí)鐘反相器的輸出端。鎖存器還包括第一反相器511。第一反相器511的輸入端與第一節(jié)點(diǎn)NI連接，第一反相器511的輸出端與第二信號(hào)輸出端Next連接。鎖存器51的第一信號(hào)輸出端Out與第一反相器511的輸出端512連接。
[0048]邏輯運(yùn)算電路52包括第一晶體管Ml、第二晶體管M2、第一輸入端521和第二輸入端522。第一輸入端521與鎖存器51的第一信號(hào)輸出端Out連接，第二輸入端522與第二時(shí)鐘信號(hào)輸入端CK2連接，第一晶體管Ml的第二極和第二晶體管M2的第二極與邏輯運(yùn)算電路的輸出端523連接。。其中，第一晶體管Ml和第二晶體管M2的溝道類型不同，第二晶體管M2與第三晶體管M3的溝道類型相同。
[0049]在本實(shí)施例中，第一晶體管Ml的柵極和第二晶體管M2的柵極與第二輸入端522連接，第一晶體管Ml的第一極與第一輸入端521連接，第二晶體管M2的第一極與第二電壓信號(hào)輸入端Vg I連接。
[0050]邏輯運(yùn)算電路52可以對(duì)第一輸入端521和第二輸入端522輸入的信號(hào)進(jìn)行與運(yùn)算。在本實(shí)施例中，第一輸入端521輸入的信號(hào)為鎖存器的第二輸出端Next輸出的信號(hào)，第二輸入端522輸入的信號(hào)為第二時(shí)鐘信號(hào)輸入端CK2輸入的信號(hào)，則邏輯運(yùn)算電路52的輸出端523輸出的信號(hào)為第二輸出端Next輸出的信號(hào)和第二時(shí)鐘信號(hào)輸入端CK2輸入的信號(hào)進(jìn)行與運(yùn)算后的得出的信號(hào)。
[0051 ] 緩沖器53包括第三反相器531和第四反相器532。第三反相器531的輸入端5311與邏輯運(yùn)算電路52的輸出端523連接，第三反相器531的輸出端5312與第四反相器532的輸入端5321連接，第四反相器532的輸出端5322與緩沖器53的輸出端連接。緩沖器53的輸出端與移位寄存單元500的輸出端Gout連接。
[0052]在一些實(shí)施例中，移位寄存單元500還可以包括重置單元54。重置單元54包括重置信號(hào)輸入端Reset和第十三晶體管M13，第十三晶體管M13的柵極與重置信號(hào)輸入端Reset連接，第十三晶體管M13的第一極與第一電壓信號(hào)輸入端Vgh連接，第十三晶體管M13的第二極與第一節(jié)點(diǎn)NI連接，第十三晶體管M13與第三晶體管M3的溝道類型相同。重置單元54可以將第一節(jié)點(diǎn)NI的電位信號(hào)重置為高電平信號(hào)，鎖存器51的第二信號(hào)輸出端Next的信號(hào)被重置為低電平信號(hào)，這時(shí)移位寄存單元500輸出低電平信號(hào)。
[0053]從圖5可以看出，與圖4所示實(shí)施例不同的是，圖5所示移位寄存單元500中鎖存器51的第一信號(hào)輸出端Out與第一反相器511的輸出端連接，也即與鎖存器51的第二輸出端Next連接，緩沖器53包括兩個(gè)級(jí)聯(lián)的反相器。由于反相器輸出的信號(hào)實(shí)質(zhì)上由第一電壓信號(hào)輸入端Vgh和第二電壓信號(hào)輸入端Vgl提供，不受到時(shí)鐘信號(hào)翻轉(zhuǎn)時(shí)產(chǎn)生的噪聲的影響，因此，本實(shí)施例提供的移位寄存單元500在減少晶體管數(shù)量、縮小邊框尺寸、降低功耗的同時(shí)可以進(jìn)一步保證柵極移位信號(hào)的穩(wěn)定性。
[0054]繼續(xù)參考圖6，其示出了本申請(qǐng)實(shí)施例提供的移位寄存單元的一個(gè)工作時(shí)序示意圖。
[0055]對(duì)于圖4所示移位寄存單元400，圖6示出了輸入信號(hào)端IN、第一時(shí)鐘信號(hào)輸入端CKl、第二時(shí)鐘信號(hào)輸入端CK2輸入的信號(hào)以及鎖存器41的第二輸出端Next、移位寄存單元400的輸出端Gout輸出的信號(hào)。
[0056]在第一階段Tl，第一時(shí)鐘信號(hào)輸入端CKl輸入高電平信號(hào)，第二時(shí)鐘信號(hào)輸入端CK2輸入低電平信號(hào)，輸入信號(hào)端IN輸入高電平信號(hào)，這時(shí)，第一時(shí)鐘反相器處于工作狀態(tài)，第二時(shí)鐘反相器的輸出端為懸空狀態(tài)，第一時(shí)鐘反相器將輸入信號(hào)端IN輸入的信號(hào)反相后輸出至第一節(jié)點(diǎn)NI，這時(shí)，第一節(jié)點(diǎn)NI的電位信號(hào)為低電位信號(hào)，第一信號(hào)輸出端Out輸出低電平信號(hào)，第一反相器411將第一節(jié)點(diǎn)NI的低電位信號(hào)反相后輸出，鎖存器41的第二信號(hào)輸出端Next輸出高電平信號(hào)，邏輯運(yùn)算電路42對(duì)第一信號(hào)輸出端Out輸出的低電平信號(hào)和第二時(shí)鐘信號(hào)輸入端CK2輸入的低電平信號(hào)的反相信號(hào)進(jìn)行或運(yùn)算后向邏輯運(yùn)算電路42的輸出端423輸出高電平信號(hào)，之后經(jīng)過(guò)緩沖器43中的一級(jí)反相器后移位寄存單元400的輸出端Gout輸出低電平信號(hào)。
[0057]在第二階段，第一時(shí)鐘信號(hào)輸入端CKl輸入低電平信號(hào)，第二時(shí)鐘信號(hào)輸入端CK2輸入高電平信號(hào)，這時(shí)，第一時(shí)鐘反相器的輸出端為懸空狀態(tài)，第二時(shí)鐘反相器處于工作狀態(tài)，第一反相器411將第一節(jié)點(diǎn)NI的低電位信號(hào)反相后輸出至鎖存器41的第二信號(hào)輸出端Next，鎖存器41的第二信號(hào)輸出端Next輸出高電平信號(hào)，第二時(shí)鐘反相器將鎖存器41的第二信號(hào)輸出端Next輸出的高電平信號(hào)反相后輸出至第一信號(hào)輸出端Out，這時(shí)，第一信號(hào)輸出端Out輸出低電平信號(hào)。邏輯運(yùn)算電路42對(duì)第一信號(hào)輸出端Out輸出的低電平信號(hào)和第二時(shí)鐘信號(hào)輸入端CK2輸入的高電平信號(hào)的反相信號(hào)進(jìn)行或運(yùn)算后向邏輯運(yùn)算電路42的輸出端423輸出低電平信號(hào)，經(jīng)過(guò)緩沖器43中的一級(jí)反相器后移位寄存單元400的輸出端Gout輸出高電平信號(hào)。
[0058]在第三階段T3，第一時(shí)鐘信號(hào)輸入端CKl輸入高電平信號(hào)，第二時(shí)鐘信號(hào)輸入端CK2輸入低電平信號(hào)，輸入信號(hào)端IN輸入低電平信號(hào)，這時(shí)，第一時(shí)鐘反相器處于工作狀態(tài)，第二時(shí)鐘反相器的輸出端為懸空狀態(tài)，第一時(shí)鐘反相器將輸入信號(hào)端IN輸入的信號(hào)反相后輸出至第一節(jié)點(diǎn)NI，這時(shí)，第一節(jié)點(diǎn)NI的電位信號(hào)為高電位信號(hào)，第一信號(hào)輸出端Out輸出高電平信號(hào)，第一反相器511將第一節(jié)點(diǎn)NI的高電位信號(hào)反相后輸出，鎖存器41的第二信號(hào)輸出端Next輸出低電平信號(hào)，邏輯運(yùn)算電路42對(duì)第一信號(hào)輸出端Out輸出的高電平信號(hào)和第二時(shí)鐘信號(hào)輸入端CK2輸入的低電平信號(hào)的反相信號(hào)進(jìn)行或運(yùn)算后向邏輯運(yùn)算電路42的輸出端423輸出高電平信號(hào)，經(jīng)過(guò)緩沖器43中的一級(jí)反相器后移位寄存單元400的輸出端Gout輸出低電平信號(hào)。
[0059]在第四階段T4，第一時(shí)鐘信號(hào)輸入端CKl輸入低電平信號(hào)，第二時(shí)鐘信號(hào)輸入端CK2輸入高電平信號(hào)，這時(shí)，第一時(shí)鐘反相器的輸出端為懸空狀態(tài)，第二時(shí)鐘反相器處于工作狀態(tài)，第一反相器411將第一節(jié)點(diǎn)NI的高電平信號(hào)反相后輸出至鎖存器41的第二信號(hào)輸出端Next，鎖存器41的第二信號(hào)輸出端Next輸出低電平信號(hào)，第二時(shí)鐘反相器將鎖存器41的第二信號(hào)輸出端Next輸出的低電平信號(hào)反相后輸出至第一信號(hào)輸出端Out，這時(shí)，第一信號(hào)輸出端Out輸出高電平信號(hào)。邏輯運(yùn)算電路42對(duì)第一信號(hào)輸出端Out輸出的高電平信號(hào)和第二時(shí)鐘信號(hào)輸入端CK2輸入的高電平信號(hào)的反相信號(hào)進(jìn)行或運(yùn)算后向邏輯運(yùn)算電路42的輸出端423輸出高電平信號(hào)，經(jīng)過(guò)緩沖器43中的兩級(jí)反相器后移位寄存單元400的輸出端Gout輸出低電平信號(hào)。
[0060]對(duì)于圖5所示移位寄存單元500，圖6示出了輸入信號(hào)端IN、第一時(shí)鐘信號(hào)輸入端CKl、第二時(shí)鐘信號(hào)輸入端CK2輸入的信號(hào)以及鎖存器51的第二輸出端Next、移位寄存單元500的輸出端Gout輸出的信號(hào)。
[0061 ]在第一階段TI，第一時(shí)鐘信號(hào)輸入端CKI輸入高電平信號(hào)，第二時(shí)鐘信號(hào)輸入端CK2輸入低電平信號(hào)，輸入信號(hào)端IN輸入高電平信號(hào)，這時(shí)，第一時(shí)鐘反相器處于工作狀態(tài)，第二時(shí)鐘反相器的輸出端為懸空狀態(tài)，第一時(shí)鐘反相器將輸入信號(hào)端IN輸入的信號(hào)反相后輸出至第一節(jié)點(diǎn)NI，這時(shí)，第一節(jié)點(diǎn)NI的電位信號(hào)為低電位信號(hào)，第一反相器511將第一節(jié)點(diǎn)NI的低電位信號(hào)反相后輸出，鎖存器51的第一信號(hào)輸出端Out和第二信號(hào)輸出端Next輸出高電平信號(hào)，邏輯運(yùn)算電路52對(duì)鎖存器51的第一信號(hào)輸出端Out輸出的高電平信號(hào)和第二時(shí)鐘信號(hào)輸入端CK2輸入的低電平信號(hào)進(jìn)行與運(yùn)算后向邏輯運(yùn)算電路52的輸出端523輸出低電平信號(hào)，經(jīng)過(guò)緩沖器53中的兩級(jí)反相器后移位寄存單元500的輸出端Gout輸出低電平信號(hào)。
[0062]在第二階段T2，第一時(shí)鐘信號(hào)輸入端CKl輸入低電平信號(hào)，第二時(shí)鐘信號(hào)輸入端CK2輸入高電平信號(hào)，這時(shí)，第一時(shí)鐘反相器的輸出端為懸空狀態(tài)，第二時(shí)鐘反相器處于工作狀態(tài)，第一反相器511將第一節(jié)點(diǎn)NI的低電位信號(hào)反相后輸出至第一信號(hào)輸出端Out，第二時(shí)鐘反相器將第一信號(hào)輸出端Out輸出的高電平信號(hào)反相后輸出至第二反相器的輸出端。這時(shí)，鎖存器51的第一信號(hào)輸出端Out和第二信號(hào)輸出端Next輸出高電平信號(hào)。邏輯運(yùn)算電路52對(duì)第一信號(hào)輸出端Out輸出的高電平信號(hào)和第二時(shí)鐘信號(hào)輸入端CK2輸入的高電平信號(hào)進(jìn)行與運(yùn)算后向邏輯運(yùn)算電路52的輸出端523輸出高電平信號(hào)，經(jīng)過(guò)緩沖器53中的兩級(jí)反相器后移位寄存單元500的輸出端Gout輸出高電平信號(hào)。
[0063]在第三階段T3，第一時(shí)鐘信號(hào)輸入端CKl輸入高電平信號(hào)，第二時(shí)鐘信號(hào)輸入端CK2輸入低電平信號(hào)，輸入信號(hào)端IN輸入低電平信號(hào)，這時(shí)，第一時(shí)鐘反相器處于工作狀態(tài)，第二時(shí)鐘反相器的輸出端為懸空狀態(tài)，第一時(shí)鐘反相器將輸入信號(hào)端IN輸入的信號(hào)反相后輸出至第一節(jié)點(diǎn)NI，這時(shí)，第一節(jié)點(diǎn)NI的電位信號(hào)為高電位信號(hào)，第一反相器511將第一節(jié)點(diǎn)NI的高電位信號(hào)反相后輸出，鎖存器51的第一信號(hào)輸出端Out和第二信號(hào)輸出端Next輸出低電平信號(hào)，邏輯運(yùn)算電路52對(duì)第一信號(hào)輸出端Out輸出的低電平信號(hào)和第二時(shí)鐘信號(hào)輸入端CK2輸入的低電平信號(hào)進(jìn)行與運(yùn)算后向邏輯運(yùn)算電路52的輸出端523輸出低電平信號(hào)，經(jīng)過(guò)緩沖器53中的兩級(jí)反相器后移位寄存單元500的輸出端Gout輸出低電平信號(hào)。
[0064]在第四階段T4，第一時(shí)鐘信號(hào)輸入端CKl輸入低電平信號(hào)，第二時(shí)鐘信號(hào)輸入端CK2輸入高電平信號(hào)，這時(shí)，第一時(shí)鐘反相器的輸出端為懸空狀態(tài)，第二時(shí)鐘反相器處于工作狀態(tài)，第一反相器將第一節(jié)點(diǎn)NI的高電位信號(hào)反相后輸出至第一信號(hào)輸出端Out，第二時(shí)鐘反相器將第一信號(hào)輸出端Out輸出的低電位信號(hào)反相后輸出至第二時(shí)鐘反相器的輸出端。這時(shí)，鎖存器51的第一信號(hào)輸出端Out和第二信號(hào)輸出端Next輸出低電平信號(hào)。邏輯運(yùn)算電路52對(duì)第一信號(hào)輸出端Out輸出的低電平信號(hào)和第二時(shí)鐘信號(hào)輸入端CK2輸入的高電平信號(hào)進(jìn)行與運(yùn)算后向邏輯運(yùn)算電路52的輸出端523輸出低電平信號(hào)，經(jīng)過(guò)緩沖器53中的兩級(jí)反相器后移位寄存單元500的輸出端Gout輸出低電平信號(hào)。
[0065]從圖6可以看出，移位寄存單元的輸出端Gout輸出的信號(hào)的上升沿與輸入信號(hào)端IN輸入的信號(hào)的上升沿之間具有一個(gè)時(shí)鐘脈寬的延時(shí)，由此本申請(qǐng)實(shí)施例提供的移位寄存單元實(shí)現(xiàn)了柵極信號(hào)的移位。
[0066]本申請(qǐng)還提供了移位寄存器，包括N個(gè)級(jí)聯(lián)的上述移位寄存單元，其中N為正整數(shù)。請(qǐng)參考圖7，其示出了本申請(qǐng)?zhí)峁┑囊莆患拇嫫鞯囊粋€(gè)實(shí)施例的結(jié)構(gòu)示意圖。
[0067]如圖7所示，移位寄存器700包括N個(gè)級(jí)聯(lián)的移位寄存單元SRl 1、SR12、SR13、…、SRlN-1、SR1N，其中每一級(jí)移位寄存單元SRll、SR12、SR13、".、SR1N-1、SR1N均可以為上述結(jié)合圖4或圖5描述的移位寄存單元。第一級(jí)移位寄存單元SRll的輸入信號(hào)端IN輸入啟動(dòng)信號(hào)Stv，第二級(jí)至第N級(jí)移位寄存單元SR12至SRlN中的每一級(jí)移位寄存單元的輸入信號(hào)端IN與上一級(jí)移位寄存單元中的鎖存器的輸出端Next連接。每一級(jí)移位寄存單元SRll、SR12、SR13、…、31?謂-1、31?謂的第一時(shí)鐘信號(hào)端0^1和第二時(shí)鐘信號(hào)端0^2分別對(duì)應(yīng)圖4或圖5所示移位寄存單元中的第一時(shí)鐘信號(hào)輸入端CKl和第二時(shí)鐘信號(hào)輸入端CK2。
[0068]在本實(shí)施例中，第一時(shí)鐘信號(hào)端CLKl和第二時(shí)鐘信號(hào)端CLK2分別用于接收第一時(shí)鐘信號(hào)CKVl I和第二時(shí)鐘信號(hào)CKV12。第一時(shí)鐘信號(hào)CKVl I和第二時(shí)鐘信號(hào)CKV12為周期相同、占空比相同的時(shí)鐘信號(hào)。
[0069]每一級(jí)移位寄存單元SR11、SR12、SR13、".、SR1N-1、SR1N還可以包括重置信號(hào)輸入端rst。各級(jí)移位寄存單元SRi1、sri2、sri3、"^srin-Usrin的重置信號(hào)輸入端RST均用于接收重置信號(hào)Resetl。
[0070]繼續(xù)參考圖8，其示出了本申請(qǐng)?zhí)峁┑囊莆患拇嫫鞯牧硪粋€(gè)實(shí)施例的結(jié)構(gòu)示意圖。[0071 ] 如圖8所示，移位寄存器800包括N個(gè)級(jí)聯(lián)的移位寄存單元SR21、SR22、SR23、SR24、…、SR2N，N為正整數(shù)。其中每一級(jí)移位寄存單元SR21、SR22、SR23、SR24、…、SR2N均可以為上述圖4或圖5中的移位寄存單元。第一級(jí)移位寄存單元SR21的輸入信號(hào)端IN輸入第一啟動(dòng)信號(hào)Stvl，第二級(jí)移位寄存單元SR22的輸入信號(hào)端IN輸入第二啟動(dòng)信號(hào)Stv2。每一級(jí)移位寄存單元31?21、31?22、31?23、31?24、."、31?2~的第一時(shí)鐘信號(hào)端0^1和第二時(shí)鐘信號(hào)端CLK2分別對(duì)應(yīng)圖4或圖5所示移位寄存單元中的第一時(shí)鐘信號(hào)輸入端CKl和第二時(shí)鐘信號(hào)輸入端CK2。
[0072]在本實(shí)施例中，第2i_l級(jí)移位寄存單元SR2(2i_l)的第一時(shí)鐘信號(hào)輸入端CLKl和第二時(shí)鐘信號(hào)輸入端CLK2分別輸入第一時(shí)鐘信號(hào)CKV21和第二時(shí)鐘信號(hào)CKV22，第2i級(jí)移位寄存單元SR2(2i)的第一時(shí)鐘信號(hào)輸入端CLKl和第二時(shí)鐘信號(hào)輸入端CLK2分別輸入第三時(shí)鐘信號(hào)CKV23和第四時(shí)鐘信號(hào)CKV24。第j級(jí)移位寄存單元SR2j的輸入信號(hào)端IN與第j-2級(jí)移位寄存單元SR2(j-2)中的鎖存器的輸出端Next連接，其中i，j為正整數(shù)且2i彡N，2<j<N。第一時(shí)鐘信號(hào)CKV21、第二時(shí)鐘信號(hào)CKV22、第三時(shí)鐘信號(hào)CKV23和第四時(shí)鐘信號(hào)CKV24的周期相同、占空比相同。
[0073]每一級(jí)移位寄存單元SR21、SR22、SR23、SR24、…、SR2N還可以包括重置信號(hào)輸入端RST ο各級(jí)移位寄存單元SR21、SR22、SR23、SR24、…、SR2N的重置信號(hào)輸入端RST均用于接收重置信號(hào)Reset2。
[0074]本申請(qǐng)上述實(shí)施例提供的移位寄存器，簡(jiǎn)化了每一級(jí)移位寄存單元的電路結(jié)構(gòu)，能夠有效地減小移位寄存器所占用的邊框面積，進(jìn)一步縮小了顯示器邊框的尺寸，同時(shí)，由于減少了移位寄存單元中的晶體管數(shù)量，可以降低移位寄存器的功耗。
[0075]本申請(qǐng)實(shí)施例還提供了一種顯示面板，包括多條掃描線以及上述移位寄存器。移位寄存器中每一級(jí)移位寄存單元的輸出端分別與一條掃描線連接，用于向一條掃描線輸出移位信號(hào)。當(dāng)采用圖7所示移位寄存器時(shí)，可以逐條向掃描線輸出移位信號(hào)，實(shí)現(xiàn)顯示面板的逐行掃描；當(dāng)采用圖8所示移位寄存器時(shí)，可以隔行向掃描線輸出移位信號(hào)，實(shí)現(xiàn)顯示面板的隔行掃描。
[0076]可以理解，上述顯示面板還包括一些公知的結(jié)構(gòu)，諸如像素陣列、與像素陣列中的像素單元一一對(duì)應(yīng)連接的薄膜晶體管、與掃描線絕緣相交的數(shù)據(jù)線、源極驅(qū)動(dòng)電路等等。其中，數(shù)據(jù)線用于將需要顯示的數(shù)據(jù)信號(hào)通過(guò)薄膜晶體管傳遞至每個(gè)像素單元中。
[0077]以上描述僅為本申請(qǐng)的較佳實(shí)施例以及對(duì)所運(yùn)用技術(shù)原理的說(shuō)明。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，本申請(qǐng)中所涉及的發(fā)明范圍，并不限于上述技術(shù)特征的特定組合而成的技術(shù)方案，同時(shí)也應(yīng)涵蓋在不脫離所述發(fā)明構(gòu)思的情況下，由上述技術(shù)特征或其等同特征進(jìn)行任意組合而形成的其它技術(shù)方案。例如上述特征與本申請(qǐng)中公開(kāi)的(但不限于)具有類似功能的技術(shù)特征進(jìn)行互相替換而形成的技術(shù)方案。
【主權(quán)項(xiàng)】
1.一種移位寄存單元，用于驅(qū)動(dòng)顯示面板上的掃描線，其特征在于，所述移位寄存單元包括鎖存器、邏輯運(yùn)算電路以及緩沖器； 所述鎖存器包括第一信號(hào)輸出端； 所述邏輯運(yùn)算電路包括第一晶體管、第二晶體管和第一輸入端，其中，所述第一晶體管和所述第二晶體管的溝道類型不同，所述第一輸入端與所述第一信號(hào)輸出端連接； 所述緩沖器的輸入端與所述邏輯運(yùn)算電路的輸出端連接，所述緩沖器的輸出端與所述掃描線連接。2.根據(jù)權(quán)利要求1所述的移位寄存單元，其特征在于，所述移位寄存單元還包括輸入信號(hào)端以及第一節(jié)點(diǎn)； 所述鎖存器包括第一時(shí)鐘反相器、第二時(shí)鐘反相器和第一反相器;所述第一時(shí)鐘反相器包括第一控制端，所述第二時(shí)鐘反相器包括第二控制端，所述第一控制端輸入的信號(hào)和所述第二控制端輸入的信號(hào)互為反相信號(hào)； 所述第一時(shí)鐘反相器的輸入端與所述輸入信號(hào)端連接，所述第二時(shí)鐘反相器的輸入端與所述第一反相器的輸出端連接，所述第一時(shí)鐘反相器的輸出端和所述第二時(shí)鐘反相器的輸出端與所述第一節(jié)點(diǎn)連接； 所述第一反相器的輸入端與所述第一節(jié)點(diǎn)連接； 所述第一信號(hào)輸出端與所述第一節(jié)點(diǎn)連接或所述第一信號(hào)輸出端與所述第一反相器的輸出端連接。3.根據(jù)權(quán)利要求2所述的移位寄存單元，其特征在于，所述移位寄存單元還包括第二時(shí)鐘信號(hào)輸入端； 所述邏輯運(yùn)算電路還包括第二輸入端;所述第二輸入端與所述第二時(shí)鐘信號(hào)輸入端連接。4.根據(jù)權(quán)利要求3所述的移位寄存單元，其特征在于，所述第一晶體管的柵極和所述第二晶體管的柵極與所述第二輸入端連接； 所述第一晶體管的第二極和所述第二晶體管的第二極與所述邏輯運(yùn)算電路的輸出端連接。5.根據(jù)權(quán)利要求4所述的移位寄存單元，其特征在于，所述第一晶體管的第一極與所述第一輸入端連接，所述第一信號(hào)輸出端與所述第一節(jié)點(diǎn)連接，所述第二晶體管的第一極與所述第一電壓信號(hào)輸入端連接。6.根據(jù)權(quán)利要求5所述的移位寄存單元，其特征在于，所述緩沖器包括第二反相器； 所述第二反相器的輸入端與所述邏輯運(yùn)算電路的輸出端連接，所述第二反相器的輸出端與所述緩沖器的輸出端連接。7.根據(jù)權(quán)利要求4所述的移位寄存單元，其特征在于，所述第一晶體管的第一極與所述第一輸入端連接，所述第一信號(hào)輸出端與所述第一反相器的輸出端連接，所述第二晶體管的第一極與所述第二電壓信號(hào)輸入端連接。8.根據(jù)權(quán)利要求7所述的移位寄存單元，其特征在于，所述緩沖器包括第三反相器和第四反相器； 所述第三反相器的輸入端與所述邏輯運(yùn)算電路的輸出端連接，所述第三反相器的輸出端與所述第四反相器的輸入端連接； 所述第四反相器的輸出端與所述緩沖器的輸出端連接。9.根據(jù)權(quán)利要求2-8任一項(xiàng)所述的移位寄存單元，其特征在于，所述鎖存器還包括第一時(shí)鐘信號(hào)輸入端、第一電壓信號(hào)輸入端和第二電壓信號(hào)輸入端； 所述第一控制端輸入的信號(hào)和所述第二控制端輸入的信號(hào)由所述第一時(shí)鐘信號(hào)輸入端輸入的信號(hào)控制； 所述第一時(shí)鐘反相器包括第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管； 所述第二時(shí)鐘反相器包括所述第三晶體管、所述第四晶體管、第九晶體管、第十晶體管、第i^一晶體管以及第十二晶體管； 其中，所述第三晶體管、第五晶體管、第六晶體管、第九晶體管、第十晶體管的溝道類型相同，所述第四晶體管、第七晶體管、第八晶體管、第十一晶體管、第十二晶體管的溝道類型相同，所述第三晶體管和第四晶體管的溝道類型不同，所述第三晶體管和第二晶體管的溝道類型相同； 所述第三晶體管的第一極與所述第一電壓信號(hào)輸入端連接，所述第四晶體管的第一極與所述第二電壓信號(hào)輸入端連接，所述第三晶體管的柵極和所述第四晶體管的柵極與所述第一時(shí)鐘信號(hào)輸入端連接，所述第三晶體管和所述第四晶體管的第二極與所述第五晶體管的柵極連接； 所述第五晶體管的第一極與所述第一電壓信號(hào)輸入端連接，所述第五晶體管的第二極與所述第六晶體管的第一極連接； 所述第六晶體管的柵極與所述輸入信號(hào)端連接，所述第六晶體管的第二極與所述第一節(jié)點(diǎn)連接； 所述第七晶體管的柵極與所述輸入信號(hào)端連接，所述第七晶體管的第一極與所述第八晶體管的第二極連接，所述第七晶體管的第二極與所述第一節(jié)點(diǎn)連接； 所述第八晶體管的柵極與所述第一時(shí)鐘信號(hào)輸入端連接，所述第八晶體管的第一極與所述第二電壓信號(hào)輸入端連接； 所述第九晶體管的柵極與所述第一時(shí)鐘信號(hào)輸入端連接，所述第九晶體管的第一極與所述第一電壓信號(hào)輸入端連接，所述第九晶體管的第二極與所述第十晶體管的第一極連接； 所述第十晶體管的柵極與所述第一反相器的輸出端連接，所述第十晶體管的第二極與所述第一節(jié)點(diǎn)連接； 所述第十一晶體管的柵極與所述第一反相器的輸出端連接，所述第十一晶體管的第一極與所述第十二晶體管的第二極連接，所述第十一晶體管的第二極與所述第一節(jié)點(diǎn)連接； 所述第十二晶體管的柵極與所述第三晶體管的第二極連接，所述第十二晶體管的第一極與所述第二電壓信號(hào)輸入端連接。10.根據(jù)權(quán)利要求9所述的移位寄存單元，其特征在于，所述移位寄存單元還包括重置單元； 所述重置單元包括重置信號(hào)輸入端和第十三晶體管，所述第十三晶體管的柵極與所述重置信號(hào)輸入端連接，所述第十三晶體管的第一極與所述第一電壓信號(hào)輸入端連接，所述第十三晶體管的第二極與所述第一節(jié)點(diǎn)連接，所述第十三晶體管與所述第三晶體管的溝道類型相同。11.一種移位寄存器，其特征在于，所述移位寄存器包括N個(gè)級(jí)聯(lián)的如權(quán)利要求1所述的移位寄存單元，其中N為正整數(shù)。12.根據(jù)權(quán)利要求11所述的移位寄存器，其特征在于，第一級(jí)所述移位寄存單元的輸入信號(hào)端輸入啟動(dòng)信號(hào)，第二級(jí)至第N級(jí)所述移位寄存單元中的每一級(jí)移位寄存單元的輸入信號(hào)端與上一級(jí)移位寄存單元中的鎖存器的輸出端連接。13.根據(jù)權(quán)利要求11所述的移位寄存器，其特征在于，第一級(jí)所述移位寄存單元的輸入信號(hào)端輸入第一啟動(dòng)信號(hào)，第二級(jí)所述移位寄存單元的輸入信號(hào)端輸入第二啟動(dòng)信號(hào)，第2i_l級(jí)所述移位寄存單元的第一時(shí)鐘信號(hào)輸入端和第二時(shí)鐘信號(hào)輸入端分別輸入第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)，第2i級(jí)所述移位寄存單元的第一時(shí)鐘信號(hào)輸入端和第二時(shí)鐘信號(hào)輸入端分別輸入第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)；第j級(jí)所述移位寄存單元的輸入信號(hào)端與第j_2級(jí)所述移位寄存單元中的鎖存器的輸出端連接，其中i，j為正整數(shù)且2i<N，2<j<N。14.一種顯示面板，包括多條掃描線以及如權(quán)利要求11-13任一項(xiàng)所述的移位寄存器，其中，所述移位寄存器中每一級(jí)所述移位寄存單元的輸出端分別與一條所述掃描線連接。
【文檔編號(hào)】G11C19/28GK106057117SQ201610490239
【公開(kāi)日】2016年10月26日
【申請(qǐng)日】2016年6月28日
【發(fā)明人】藍(lán)學(xué)新, 胡勝華
【申請(qǐng)人】廈門(mén)天馬微電子有限公司, 天馬微電子股份有限公司