移位寄存器單元、驅動方法、柵極驅動電路及顯示裝置的制造方法
【專利摘要】本發(fā)明公開了一種移位寄存器單元、驅動方法、柵極驅動電路及顯示裝置，屬于顯示技術領域。該移位寄存器單元包括：控制模塊、輸出模塊和削角模塊；該控制模塊分別與輸入信號端、復位信號端、控制信號端、第一時鐘信號端、上拉節(jié)點和輸出端連接，用于控制該上拉節(jié)點和輸出端的電位；該輸出模塊分別與第二時鐘信號端、該上拉節(jié)點和輸出端連接，用于向該輸出端輸出來自該第二時鐘信號端的第二時鐘信號；該削角模塊分別與該輸出端和第三時鐘信號端連接，用于向該輸出端輸出該第三時鐘信號，以拉低該移位寄存器單元的輸出端在第二輸出階段輸出信號的電位，從而減緩了柵極電壓變化的幅度，避免顯示畫面出現閃爍和殘像等現象。本發(fā)明用于顯示圖像。
【專利說明】
移位寄存器單元、驅動方法、柵極驅動電路及顯示裝置
技術領域
[0001]本發(fā)明涉及顯示技術領域，特別涉及一種移位寄存器單元、驅動方法、柵極驅動電路及顯示裝置。
【背景技術】
[0002]顯示裝置在顯示圖像時，需要利用移位寄存器(柵極驅動電路)對像素單元進行掃描，移位寄存器包括多個級聯(lián)移位寄存器單元，每個移位寄存器單元對應一行像素單元，并能夠對該行像素單元中薄膜晶體管的柵極輸出掃描脈沖信號，由多個移位寄存器單元實現對顯示裝置的像素單元的逐行掃描驅動，以顯示圖像。
[0003]相關技術有一種移位寄存器單元，它通常通過多個晶體管和電容器來控制輸出端輸出信號的電位的高低。但是，顯示裝置中的薄膜晶體管的柵極和源極之間通常具有寄生電容，所以當移位寄存器施加到薄膜晶體管的柵極的掃描脈沖信號的電平發(fā)生變化時，比如由高電平變到低電平，柵極電位會產生巨大跌落，而受寄生電容的影響，源極電位也會產生巨大跌落，產生潰通(feed through)現象，從而造成顯示畫面出現閃爍和殘像等現象，顯示裝置的顯示效果較差。

【發(fā)明內容】

[0004]為了解決相關技術中顯示裝置的顯示效果較差的問題，本發(fā)明提供了一種移位寄存器單元、驅動方法、柵極驅動電路及顯示裝置。所述技術方案如下:
[0005]第一方面，提供了一種移位寄存器單元，所述移位寄存器單元包括:
[0006]控制模塊、輸出模塊和削角模塊；
[0007]所述控制模塊分別與輸入信號端、復位信號端、控制信號端、第一時鐘信號端、上拉節(jié)點和輸出端連接，用于在來自所述輸入信號端的輸入信號、來自所述復位信號端的復位信號，來自所述控制信號端的控制信號以及來自所述第一時鐘信號端的第一時鐘信號的控制下，控制所述上拉節(jié)點和所述輸出端的電位；
[0008]所述輸出模塊分別與第二時鐘信號端、所述上拉節(jié)點和所述輸出端連接，用于在所述上拉節(jié)點的控制下，向所述輸出端輸出來自所述第二時鐘信號端的第二時鐘信號；
[0009]所述削角模塊分別與所述輸出端和第三時鐘信號端連接，用于在來自所述第三時鐘信號端的第三時鐘信號的控制下，向所述輸出端輸出所述第三時鐘信號。
[0010]可選的，所述控制模塊包括:輸入子模塊、復位子模塊和降噪子模塊；
[0011 ]所述輸入子模塊分別與輸入信號端和上拉節(jié)點連接，用于在來自所述輸入信號端的輸入信號的控制下，控制所述上拉節(jié)點的電位；
[0012]所述復位子模塊分別與復位信號端、控制信號端、所述上拉節(jié)點、下拉節(jié)點和所述輸出端連接，用于在所述復位信號、所述控制信號和所述下拉節(jié)點的控制下，控制所述上拉節(jié)點和所述輸出端的電位；
[0013]所述降噪子模塊分別與第一時鐘信號端、所述上拉節(jié)點、所述控制信號端、所述下拉節(jié)點和所述輸出端連接，用于在所述第一時鐘信號、所述控制信號和所述上拉節(jié)點的控制下，對所述下拉節(jié)點和所述輸出端進行降噪。
[0014]可選的，所述削角模塊，包括:第一晶體管；
[0015]所述第一晶體管的第一極與所述第三時鐘信號端連接，所述第一晶體管的柵極和第二極與所述輸出端連接。
[0016]可選的，所述輸出模塊，包括:第二晶體管和電容器；
[0017]所述第二晶體管的柵極與所述上拉節(jié)點連接，第一級與所述第二時鐘信號端連接，第三極與所述輸出端連接；
[0018]所述電容器的一端與所述上拉節(jié)點連接，另一端與所述輸出端連接。
[0019]可選的，所述輸入子模塊包括:第三晶體管；
[0020]所述第三晶體管的柵極與所述輸入信號端連接，第一極與所述輸入信號端連接，第二極與所述上拉節(jié)點連接；
[0021]所述復位子模塊包括:第四晶體管、第五晶體管和第六晶體管；
[0022]所述第四晶體管的柵極與所述復位信號端連接，第一極與所述控制信號端連接，第二極與所述上拉節(jié)點連接；
[0023]所述第五晶體管的柵極與所述下拉節(jié)點連接，第一極與所述控制信號端連接，第二極與所述上拉節(jié)點連接；
[0024]所述第六晶體管的柵極與所述復位信號端連接，第一極與所述控制信號端連接，第二極與所述輸出端連接；
[0025]所述降噪子模塊包括:第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管、第十二晶體管和第十三晶體管；
[0026]所述第七晶體管的柵極與所述第一時鐘信號端連接，第一極與所述輸入信號端連接，第二極與所述上拉節(jié)點連接；
[0027]所述第八晶體管的柵極與所述第一時鐘信號端連接，第一極與所述第一時鐘信號端連接，第二極與所述第九晶體管的柵極連接；
[0028]所述第九晶體管的柵極分別與所述第八晶體管的第二極以及所述第十晶體管的第二極連接，所述第九晶體管的第一極與所述第一時鐘信號端連接，所述第九晶體管的第二極與所述下拉節(jié)點連接；
[0029]所述第十晶體管的柵極與所述上拉節(jié)點連接，第一極與所述控制信號端連接，第二極與所述第九晶體管的柵極連接；
[0030]所述第十一晶體管的柵極與所述上拉節(jié)點連接，第一極與所述控制信號端連接，第二極與所述下拉節(jié)點連接；
[0031]所述第十二晶體管的柵極與所述第一時鐘信號端連接，第一極與所述控制信號端連接，第二極與所述輸出端連接；
[0032]所述第十三晶體管的柵極與所述下拉節(jié)點連接，第一極與所述控制信號端連接，第二極與所述輸出端連接。
[0033]可選的，所述晶體管均為N型晶體管。
[0034]第二方面，提供了一種移位寄存器單元的驅動方法，用于第一方面所述的移位寄存器單元，所述移位寄存器單元包括:控制模塊、輸出模塊和削角模塊，所述方法包括:
[0035]輸入階段，輸入信號端輸入的輸入信號為第一電位，所述控制模塊控制所述上拉節(jié)點的電位為第一電位；
[0036]第一輸出階段，第二時鐘信號端輸入的第二時鐘信號為第一電位，所述上拉節(jié)點保持第一電位，所述控制模塊向輸出端輸出來自所述第二時鐘信號端的第二時鐘信號；
[0037]第二輸出階段，第三時鐘信號端輸入的第三時鐘信號為第三電位，所述第二時鐘信號保持第一電位，所述第一電位高于所述第三電位，所述控制模塊繼續(xù)向所述輸出端輸出所述第二時鐘信號，所述削角模塊向所述輸出端輸出所述第三時鐘信號，使得所述輸出端輸出信號的電位高于所述第三電位且低于所述第一電位；
[0038]復位階段，第一時鐘信號端輸入的第一時鐘信號為第一電位，復位信號端輸入的復位信號為第一電位，控制信號端輸入的控制信號為第二電位，所述控制模塊分別向所述上拉節(jié)點和所述輸出端輸出所述控制信號。
[0039]可選的，所述控制模塊包括:輸入子模塊、復位子模塊和降噪子模塊；
[0040]所述輸入階段中，所述輸入信號為第一電位，所述輸入子模塊控制所述上拉節(jié)點的電位為第一電位；
[0041]所述復位階段中，所述第一時鐘信號為第一電位，所述降噪子模塊控制所述下拉節(jié)點的電位為第一電位，所述復位信號為第一電位，所述控制信號為第二電位，所述復位子模塊分別向所述上拉節(jié)點和所述輸出端輸出所述控制信號。
[0042]可選的，所述第一電位相對于所述第二電位為高電位；
[0043]所述第三電位相對于所述第二電位為高電位。
[0044]可選的，所述第三時鐘信號的脈沖周期是所述第二時鐘信號的脈沖周期的一半。
[0045]可選的，所述第二時鐘信號的占空比為二分之一，所述第三時鐘信號的占空比大于或等于四分之三。
[0046]第三方面，提供了一種柵極驅動電路，所述柵極驅動電路包括至少兩個級聯(lián)的如第一方面所述的移位寄存器單元。
[0047]第四方面，提供了一種顯示裝置，所述顯示裝置包括如第三方面所述的柵極驅動電路。
[0048]本發(fā)明提供的技術方案帶來的有益效果是:
[0049]本發(fā)明提供了一種移位寄存器單元、驅動方法、柵極驅動電路及顯示裝置，該移位寄存器單元中的削角模塊可以在第二輸出階段中，向輸出端輸出第三時鐘信號，由于在該第二輸出階段中，輸出端輸出的信號為第二時鐘信號和第三時鐘信號的合成信號，并且在該第二輸出階段中，第二時鐘信號為第一電位，第三時鐘信號為第三電位，使得輸出端輸出信號的電位位于該兩個電位之間，從而實現了對該輸出端輸出信號削角的效果，避免該輸出信號直接從第一輸出階段的第一電位跌落至復位階段的第二電位，從而減緩了柵極電壓變化的幅度，避免顯示畫面出現閃爍和殘像等現象，改善了顯示裝置的顯示效果。
【附圖說明】
[0050]為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0051 ]圖1是本發(fā)明實施例提供的一種移位寄存器單元的結構示意圖；
[0052]圖2是本發(fā)明實施例提供的另一種移位寄存器單元的結構示意圖；
[0053]圖3是本發(fā)明實施例提供的又一種移位寄存器單元的結構示意圖；
[0054]圖4是本發(fā)明實施例提供的一種移位寄存器單元驅動方法的流程圖；
[0055]圖5是本發(fā)明實施例提供的一種移位寄存器單元的驅動過程的時序圖；
[0056]圖6是本發(fā)明實施例提供的一種柵極驅動電路的結構示意圖；
[0057]圖7是本發(fā)明實施例提供的一種柵極驅動電路輸出端的時序圖。
【具體實施方式】
[0058]為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明實施方式作進一步地詳細描述。
[0059]本發(fā)明所有實施例中采用的晶體管均可以為薄膜晶體管或場效應管或其他特性相同的器件，根據在電路中的作用本發(fā)明的實施例所采用的晶體管主要為開關晶體管。由于這里采用的開關晶體管的源極、漏極是對稱的，所以其源極、漏極是可以互換的。在本發(fā)明實施例中，將其中源極稱為第一級，漏極稱為第二級。按附圖中的形態(tài)規(guī)定晶體管的中間端為柵極、信號輸入端為源極、信號輸出端為漏極。此外，本發(fā)明實施例所采用的開關晶體管包括P型開關晶體管和N型開關晶體管兩種，其中，P型開關晶體管在柵極為低電平時導通，在柵極為高電平時截止，N型開關晶體管為在柵極為高電平時導通，在柵極為低電平時截止。此外，本發(fā)明各個實施例中的多個信號都對應有第一電位和第二電位。第一電位和第二電位僅代表該信號的電位有2個狀態(tài)量。不代表全文中第一電位或第二電位具有特定的數值。第一控制信號和第二控制信號可以為低電位信號。
[0060]圖1是本發(fā)明實施例提供的一種移位寄存器單元的結構示意圖，如圖1所示，該移位寄存器單元可以包括:控制模塊10、輸出模塊20和削角模塊30。
[0061 ]該控制模塊1分別與輸入信號端INPUT、復位信號端RST、控制信號端VSS、第一時鐘信號端CLKl、上拉節(jié)點PU和輸出端Output連接，用于在來自該輸入信號端INPUT的輸入信號、來自該復位信號端RST的復位信號，來自該控制信號端VSS的控制信號以及來自該第一時鐘信號端CLKl的第一時鐘信號的控制下，控制該上拉節(jié)點PU和該輸出端Output的電位；
[0062]該輸出模塊20分別與第二時鐘信號端CLK2、該上拉節(jié)點PU和輸出端Output連接，用于在該上拉節(jié)點PU的控制下，向該輸出端Output輸出來自該第二時鐘信號端CLK2的第二時鐘信號；
[0063]該削角模塊30分別與該輸出端Output和第三時鐘信號端CLK3連接，用于在來自該第三時鐘信號端CLK3的第三時鐘信號的控制下，向該輸出端Output輸出該第三時鐘信號。
[0064]綜上所述，本發(fā)明實施例提供了一種移位寄存器單元，該移位寄存器單元中的削角模塊可以在第二輸出階段中，向輸出端輸出第三時鐘信號，由于在該第二輸出階段中，輸出端輸出的信號為第二時鐘信號和第三時鐘信號的合成信號，并且在該第二輸出階段中，第二時鐘信號為第一電位，第三時鐘信號為第三電位，使得輸出端輸出信號的電位位于該兩個電位之間，從而實現了對該輸出端輸出信號削角的效果，避免該輸出信號直接從第一輸出階段的第一電位跌落至復位階段的第二電位，從而減緩了柵極電壓變化的幅度，避免顯示畫面出現閃爍和殘像等現象，改善了顯示裝置的顯示效果。
[0065]圖2是本發(fā)明實施例提供的另一種移位寄存器單元的結構示意圖，參考圖2，該控制模塊1可以包括:輸入子模塊11、復位子模塊12和降噪子模塊13。
[0066]該輸入子模塊101分別與輸入信號端INPUT和上拉節(jié)點PU連接，用于在來自該輸入信號端INPUT的輸入信號的控制下，控制該上拉節(jié)點PU的電位。
[0067]該復位子模塊102分別與復位信號端RST、控制信號端VSS、該上拉節(jié)點PU、下拉節(jié)點ro和該輸出端output連接，用于在該復位信號、該控制信號和該下拉節(jié)點ro的控制下，控制該上拉節(jié)點PU和該輸出端Output的電位。
[0068]該降噪子模塊103分別與第一時鐘信號端CLKl、該上拉節(jié)點PU、該控制信號端VSS、該下拉節(jié)點PD和該輸出端Output連接，用于在該第一時鐘信號、該控制信號和該上拉節(jié)點PU的控制下，對該下拉節(jié)點F1D和該輸出端Output進行降噪。
[0069]圖3是本發(fā)明實施例提供的另一種移位寄存器單元的結構示意圖，參考圖3，該削角模塊30可以包括:第一晶體管Ml;
[0070]該第一晶體管Ml的第一極與該第三時鐘信號端CLK3連接，該第一晶體管Ml的柵極和第二極與該輸出端Output連接。
[0071 ]該輸出模塊20，包括:第二晶體管M2和電容器；
[0072]該第二晶體管M2的柵極與該上拉節(jié)點PU連接，第一級與該第二時鐘信號端CLK2連接，第三極與該輸出端Output連接；
[0073]該電容器的一端與該上拉節(jié)點PU連接，另一端與該輸出端Output連接。
[0074]該輸入子模塊101包括:第三晶體管M3;
[0075]該第三晶體管M3的柵極與該輸入信號端INPUT連接，第一極與該輸入信號端INPUT連接，第二極與該上拉節(jié)點PU連接；
[0076]該復位子模塊12包括:第四晶體管M4、第五晶體管M5和第六晶體管M6；
[0077]該第四晶體管M4的柵極與該復位信號端RST連接，第一極與該控制信號端VSS連接，第二極與該上拉節(jié)點PU連接；
[0078]該第五晶體管M5的柵極與該下拉節(jié)點H)連接，第一極與該控制信號端VSS連接，第二極與該上拉節(jié)點PU連接；
[0079]該第六晶體管M6的柵極與該復位信號端RST連接，第一極與該控制信號端VSS連接，第二極與該輸出端Output連接；
[0080 ]該降噪子模塊1 3包括:第七晶體管M7、第八晶體管M8、第九晶體管M9、第十晶體管M10、第^^一晶體管M11、第十二晶體管M12和第十三晶體管M13;
[0081]該第七晶體管M7的柵極與該第一時鐘信號端CLKl連接，第一極與該輸入信號端INPUT連接，第二極與該上拉節(jié)點HJ連接；
[0082]該第八晶體管M8的柵極與該第一時鐘信號端CLKl連接，第一極與該第一時鐘信號端CLKl連接，第二極與該第九晶體管M9的柵極連接；
[0083]該第九晶體管M9的柵極分別與該第八晶體管M8的第二極以及該第十晶體管MlO的第二極連接，該第九晶體管M9的第一極與該第一時鐘信號端CLKl連接，該第九晶體管M9的第二極與該下拉節(jié)點H)連接；
[0084]該第十晶體管MlO的柵極與該上拉節(jié)點PU連接，第一極與該控制信號端VSS連接，第二極與該第九晶體管M9的柵極連接；
[0085]該第^^一晶體管MlI的柵極與該上拉節(jié)點連接，第一極與該控制信號端VSS連接，第二極與該下拉節(jié)點H)連接；
[0086]該第十二晶體管M12的柵極與該第一時鐘信號端CLKl連接，第一極與該控制信號端VSS連接，第二極與該輸出端Output連接；
[0087]該第十三晶體管M13的柵極與該下拉節(jié)點PD連接，第一極與該控制信號端VSS連接，第二極與該輸出端Output連接。
[0088]參考圖3可知，在本發(fā)明實施例中，每個移位寄存器單元可以包括13個晶體管和I個電容器，外部電路信號輸入包括控制信號、復位信號、3個時鐘信號、輸入信號以及復位信號，其中每個移位寄存器單元的輸入信號可以為上一級移位寄存器單元的輸出信號，每個移位寄存器單元的復位信號可以為下一級移位寄存器單元的輸出信號，控制信號端VSS輸入的控制信號為直流低電平信號。需要說明的是，在實際應用中，每個移位寄存器單元中的晶體管個數和電容器的個數可以根據實際情況進行增減，本發(fā)明實施例對此不做限定。
[0089]綜上所述，本發(fā)明實施例提供了一種移位寄存器單元，該移位寄存器單元中的削角模塊可以在第二輸出階段中，向輸出端輸出第三時鐘信號，由于在該第二輸出階段中，輸出端輸出的信號為第二時鐘信號和第三時鐘信號的合成信號，并且在該第二輸出階段中，第二時鐘信號為第一電位，第三時鐘信號為第三電位，使得輸出端輸出信號的電位位于該兩個電位之間，從而實現了對該輸出端輸出信號削角的效果，避免該輸出信號直接從第一輸出階段的第一電位跌落至復位階段的第二電位，從而減緩了柵極電壓變化的幅度，避免顯示畫面出現閃爍和殘像等現象，改善了顯示裝置的顯示效果。
[0090]圖4是本發(fā)明實施例提供的一種移位寄存器單元驅動方法的流程圖，該方法可以用于驅動如圖1至圖3任一所示的移位寄存器單元，參考圖1，該移位寄存器單元可以包括:控制模塊10、輸出模塊20和削角模塊30，該方法可以包括:
[0091]步驟401、輸入階段，輸入信號端INPUT輸入的輸入信號為第一電位，該控制模塊1控制該上拉節(jié)點PU的電位為第一電位。
[0092]步驟402、第一輸出階段，第二時鐘信號端CLK2輸入的第二時鐘信號為第一電位，該上拉節(jié)點PU保持第一電位，該控制模塊10向輸出端Output輸出來自該第二時鐘信號端CLK2的第二時鐘信號。
[0093]步驟403、第二輸出階段，第三時鐘信號端CLK3輸入的第三時鐘信號為第三電位，該第二時鐘信號保持第一電位，該第一電位高于該第三電位，該控制模塊10繼續(xù)向該輸出端Output輸出該第二時鐘信號，該削角模塊30向該輸出端Output輸出該第三時鐘信號，使得該輸出端Output輸出信號的電位高于該第三電位且低于該第一電位。
[0094]步驟404、復位階段，第一時鐘信號端CLKl輸入的第一時鐘信號為第一電位，復位信號端RST輸入的復位信號為第一電位，控制信號端VSS輸入的控制信號為第二電位，該控制模塊1分別向該上拉節(jié)點PU和該輸出端Output輸出該控制信號。
[0095]綜上所述，本發(fā)明實施例提供了一種移位寄存器單元的驅動方法，該驅動方法中包括第一輸出階段和第二輸出階段，其中第一輸出階段中，移位寄存器單元輸出端輸出的信號為處于第一電位的第二時鐘信號，該第二輸出階段中，該輸出端輸出的信號為第二時鐘信號和第三時鐘信號的合成信號，由于在該第二輸出階段中，第二時鐘信號為第一電位，第三時鐘信號為第三電位，使得輸出端輸出信號的電位位于該第一電位和第三電位之間，從而實現了對該輸出端輸出信號削角的效果，避免該輸出信號直接從第一輸出階段的第一電位跌落至復位階段的第二電位，從而減緩了柵極電壓變化的幅度，避免顯示畫面出現閃爍和殘像等現象，改善了顯示裝置的顯示效果。
[0096]可選的，參考圖2可知，該控制模塊10可以包括:輸入子模塊101、復位子模塊102和降噪子模塊103。
[0097]在上述步驟401中，該輸入階段中，該輸入信號為第一電位，該輸入子模塊101控制該上拉節(jié)點PU的電位為第一電位。
[0098]在上述步驟403中，該復位階段中，該第一時鐘信號為第一電位，該降噪子模塊103控制該下拉節(jié)點ro的電位為第一電位，該復位信號為第一電位，該控制信號為直流低電平信號，且該控制信號的電位可以為第二電位，該復位子模塊102分別向該上拉節(jié)點PU和該輸出端Output輸出該控制信號。
[0099]圖5是本發(fā)明實施例提供的一種移位寄存器單元驅動過程的時序圖，參考圖5可知，在本發(fā)明實施例中，第一時鐘信號端CLKl和第二時鐘信號端CLK2輸入的時鐘信號的高電位為第一電位vgh，低電位為第二電位vgl，該第三時鐘信號的高電位為第一電位VghJS電位為第三電位Vgh’。
[0100]在輸入階段Tl中，輸入信號端INPUT輸入的輸入信號為第一電位vgh，此時圖3中的第三晶體管M3開啟，第三晶體管M3向該上拉節(jié)點PU輸出該輸入信號，從而將該上拉節(jié)點PU的電位上拉為第一電位vgh。
[0101]在第一輸出階段T2中，第二時鐘信號端CLK2輸入的第二時鐘信號為第一電位vgh，第三時鐘信號端CLK3輸入的第三時鐘信號為第一電位vgh，該上拉節(jié)點PU的電位由于電容C的耦合作用繼續(xù)升高，此時該第一晶體管Ml和第二晶體管M2均為開啟狀態(tài)，第一晶體管Ml向該輸出端Output輸出該第三時鐘信號，該第二晶體管M2向該輸出端Output輸出該第二時鐘信號，由于該第二時鐘信號和第三時鐘信號此時的電位均為第一電位vgh，從圖5中可以看出，此時該輸出端Output輸出信號的電位也為第一電位vgh。
[0102]在第二輸出階段T3中，該第二時鐘信號保持第一電位vgh，第三時鐘信號端CLK3輸入的第三時鐘信號為第三電位vgh’，該第一電位vgh高于該第三電位vgh’，由于該第三電位vgh’相對于該第二電位vgl為高電位，此時該第一晶體管Ml和第二晶體管M2依舊保持開啟狀態(tài)，此時第二晶體管M2繼續(xù)向該輸出端Output輸出該第二時鐘信號，第三晶體管M3向該輸出端Output輸出該第三時鐘信號，使得該輸出端Output輸出信號為該第二時鐘信號和第三時鐘信號的合成信號，參考圖5，該第二輸出階段T3中，該輸出端Output輸出信號的電位vgh”高于該第三電位vgh ’且低于該第一電位vgh，由此可以實現對該輸出端Output輸出信號進行削角的目的。其中該第二輸出階段T3輸出端Output輸出信號的電位vgh”是由該第一電位vgh和該第三電位vgh’共同作用生成的，且該電位vgh”具體數值由第一晶體管Ml和第二晶體管M2的寬長比W/L決定。
[0?03]在復位階段T4中，第一時鐘信號端CLKl輸入的第一時鐘信號為第一電位vgh，控制信號端VSS輸入的控制信號為第二電位vgl，第七晶體管M7和第八晶體管M8開啟，第七晶體管M7向該上拉節(jié)點PU輸出該輸入信號，由于此時該輸入信號為第二電位vgl，因此可以將該上拉節(jié)點PU的電位拉低，同時第八晶體管M8向第九晶體管M9的柵極輸出該第一時鐘信號，該第九晶體管M9開啟，向該下拉節(jié)點PD輸出該第一時鐘信號，使得第五晶體管M5和第十三晶體管M13開啟，該第五晶體管M5和第十三晶體管M13分別向上拉節(jié)點PU和輸出端Output輸出控制信號，該控制信號為第二電位vgl;同時，該復位階段T4中，復位信號端RST輸入的復位信號為第一電位vgh，該第四晶體管M4和第六晶體管M6開啟，該第四晶體管M4和第六晶體管M6分別向該上拉節(jié)點F1U和輸出端Output輸出處于第二電位vgl的控制信號。
[0104]從圖5中可以看出，當移位寄存器單元單元從第二輸出階段T3過渡到復位階段T4時，由于在該第二輸出階段T3中，輸出端Output輸出信號的電位vgh”低于該第一電位vgh，從而實現了對該輸出端輸出信號削角的效果，使得該輸出信號的電位變化可以從第一輸出階段Tl的第一電位vgh變化至第二輸出階段T3的vgh”，再從該vgh”變化至復位階段T4的第二電位vgl，因此可以避免該輸出信號直接從第一輸出階段T2的第一電位vgh跌落至復位階段T4的第二電位vgl，減緩了柵極電壓變化的幅度，避免顯示畫面出現閃爍和殘像等現象，改善了顯示裝置的顯示效果。
[0105]需要說明的是，參考圖5可知，第一時鐘信號和第二時鐘信號的脈沖周期相同，且占空比相同，例如可以均為二分之一，第三時鐘信號的脈沖周期為第二時鐘信號的脈沖周期的一半，以保證該第二時鐘信號從低電平跳變成高電平時，該第三時鐘信號也由低電平跳變至高電平。進一步的，從圖5中可以看出，該第二輸出階段T3的持續(xù)時間(即削角時間)與該第三時鐘信號在一個脈沖周期內處于第三電位的時長相等，因此該第三時鐘信號的占空比可以根據移位寄存器單元所要求的削角時間來確定，由于該削角時間一般小于該第二時鐘信號在每個脈沖周期內處于高電平的時長的四分之一，也即是:T3的持續(xù)時間<(1/4)X (T2持續(xù)時間+T3持續(xù)時間)，因此當該第二時鐘信號的占空比為二分之一時，該第三時鐘信號的占空比可以大于或等于四分之三，當該第二時鐘信號的占空比小于二分之一時，該第三時鐘信號的占空比可以大于四分之三，使得第三時鐘信號在每個脈沖周期內處于第三電位的時長，小于或等于該第二時鐘信號每個脈沖周期內處于第一電位的時長的四分之一。若該移位寄存器單元存在預充電的情況，則相對于無預充電的情況，該第三時鐘信號的占空比可以設置的更小，即該第三時鐘信號的占空比可以根據移位寄存器單元的預充電情況和削角時間共同決定。
[0106]還需要說明的是，在上述各實施例中，均是以各晶體管為N型晶體管，且第一電位和第三電位為高電位，第二電位為低電位為例進行的說明。當然，該各個晶體管還可以采用P型晶體管，當各晶體管均采用P型晶體管時，該第一電位和第三電位可以為低電位，該第二電位可以為高電位，且各個信號端輸入的信號的電位變化可以與圖5所示的電位變化相反(即二者的相位差180度)。
[0107]綜上所述，本發(fā)明實施例提供了一種移位寄存器單元的驅動方法，該驅動方法中包括第一輸出階段和第二輸出階段，其中第一輸出階段中，移位寄存器單元輸出端輸出的信號為處于第一電位的第二時鐘信號，該第二輸出階段中，該輸出端輸出的信號為第二時鐘信號和第三時鐘信號的合成信號，由于在該第二輸出階段中，第二時鐘信號為第一電位，第三時鐘信號為第三電位，使得輸出端輸出信號的電位位于該第一電位和第三電位之間，從而實現了對該輸出端輸出信號削角的效果，避免該輸出信號直接從第一輸出階段的第一電位跌落至復位階段的第二電位，從而減緩了柵極電壓變化的幅度，避免顯示畫面出現閃爍和殘像等現象，改善了顯示裝置的顯示效果。
[0108]圖6是本發(fā)明實施例提供的一種柵極驅動電路的結構示意圖，該柵極驅動電路可以包括至少兩個級聯(lián)的如圖1至3任一所示的移位寄存器單元00，從圖6種可以看出，第N級移位寄存器單元GOA N的復位信號端RST與第N+1級移位寄存器單元GOA N+1的輸出端連接，第N級移位寄存器單元GOA N的輸入信號端INPUT與第N-1級移位寄存器單元GOA N-1的輸出端連接，其中第一級移位寄存器單元的輸入信號端INPUT與幀開啟信號端STV連接。該柵極驅動電路中各個輸出端的時序圖可以如圖7所示，為了保證該柵極驅動電路中各輸出端移位輸出驅動信號，相鄰兩級移位寄存器單元中的輸出模塊和控制模塊所連接的時鐘信號端不相同，例如，若第N級移位寄存器單元GOA N中的輸出模塊所連接的時鐘信號端為第二時鐘信號端CLK2，控制模塊連接的時鐘信號端為第一時鐘信號端CLKl，則第N+1級移位寄存器單元GOA N+1中的輸出模塊所連接的時鐘信號端為第一時鐘信號端CLKl，控制模塊連接的時鐘信號端為第二時鐘信號端CLK2。
[0109]本發(fā)明實施例提供一種顯示裝置，該顯示裝置可以包括如圖6所示的柵極驅動電路。該顯示裝置可以為:液晶面板、電子紙、OLED面板、AM0LE:D面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。
[0110]以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
【主權項】
1.一種移位寄存器單元，其特征在于，所述移位寄存器單元包括: 控制模塊、輸出模塊和削角模塊； 所述控制模塊分別與輸入信號端、復位信號端、控制信號端、第一時鐘信號端、上拉節(jié)點和輸出端連接，用于在來自所述輸入信號端的輸入信號、來自所述復位信號端的復位信號，來自所述控制信號端的控制信號以及來自所述第一時鐘信號端的第一時鐘信號的控制下，控制所述上拉節(jié)點和所述輸出端的電位； 所述輸出模塊分別與第二時鐘信號端、所述上拉節(jié)點和所述輸出端連接，用于在所述上拉節(jié)點的控制下，向所述輸出端輸出來自所述第二時鐘信號端的第二時鐘信號； 所述削角模塊分別與所述輸出端和第三時鐘信號端連接，用于在來自所述第三時鐘信號端的第三時鐘信號的控制下，向所述輸出端輸出所述第三時鐘信號。2.根據權利要求1所述的移位寄存器單元，其特征在于，所述控制模塊包括:輸入子模塊、復位子模塊和降噪子模塊； 所述輸入子模塊分別與所述輸入信號端和所述上拉節(jié)點連接，用于在來自所述輸入信號的控制下，控制所述上拉節(jié)點的電位； 所述復位子模塊分別與所述復位信號端、所述控制信號端、所述上拉節(jié)點、下拉節(jié)點和所述輸出端連接，用于在所述復位信號、所述控制信號和所述下拉節(jié)點的控制下，控制所述上拉節(jié)點和所述輸出端的電位； 所述降噪子模塊分別與所述第一時鐘信號端、所述上拉節(jié)點、所述控制信號端、所述下拉節(jié)點和所述輸出端連接，用于在所述第一時鐘信號、所述控制信號和所述上拉節(jié)點的控制下，對所述下拉節(jié)點和所述輸出端進行降噪。3.根據權利要求1所述的移位寄存器單元，其特征在于，所述削角模塊，包括:第一晶體管； 所述第一晶體管的第一極與所述第三時鐘信號端連接，所述第一晶體管的柵極和第二極與所述輸出端連接。4.根據權利要求1所述的移位寄存器單元，其特征在于，所述輸出模塊，包括:第二晶體管和電容器； 所述第二晶體管的柵極與所述上拉節(jié)點連接，第一級與所述第二時鐘信號端連接，第三極與所述輸出端連接； 所述電容器的一端與所述上拉節(jié)點連接，另一端與所述輸出端連接。5.根據權利要求2所述的移位寄存器單元，其特征在于， 所述輸入子模塊包括:第三晶體管； 所述第三晶體管的柵極與所述輸入信號端連接，第一極與所述輸入信號端連接，第二極與所述上拉節(jié)點連接； 所述復位子模塊包括:第四晶體管、第五晶體管和第六晶體管； 所述第四晶體管的柵極與所述復位信號端連接，第一極與所述控制信號端連接，第二極與所述上拉節(jié)點連接； 所述第五晶體管的柵極與所述下拉節(jié)點連接，第一極與所述控制信號端連接，第二極與所述上拉節(jié)點連接； 所述第六晶體管的柵極與所述復位信號端連接，第一極與所述控制信號端連接，第二極與所述輸出端連接； 所述降噪子模塊包括:第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管、第十二晶體管和第十三晶體管； 所述第七晶體管的柵極與所述第一時鐘信號端連接，第一極與所述輸入信號端連接，第二極與所述上拉節(jié)點連接； 所述第八晶體管的柵極與所述第一時鐘信號端連接，第一極與所述第一時鐘信號端連接，第二極與所述第九晶體管的柵極連接； 所述第九晶體管的柵極分別與所述第八晶體管的第二極以及所述第十晶體管的第二極連接，所述第九晶體管的第一極與所述第一時鐘信號端連接，所述第九晶體管的第二極與所述下拉節(jié)點連接； 所述第十晶體管的柵極與所述上拉節(jié)點連接，第一極與所述控制信號端連接，第二極與所述第九晶體管的柵極連接； 所述第十一晶體管的柵極與所述上拉節(jié)點連接，第一極與所述控制信號端連接，第二極與所述下拉節(jié)點連接； 所述第十二晶體管的柵極與所述第一時鐘信號端連接，第一極與所述控制信號端連接，第二極與所述輸出端連接； 所述第十三晶體管的柵極與所述下拉節(jié)點連接，第一極與所述控制信號端連接，第二極與所述輸出端連接。6.根據權利要求3至5任一所述的移位寄存器單元，其特征在于， 所述晶體管均為N型晶體管。7.—種移位寄存器單元的驅動方法，用于驅動權利要求1至6任一所述的移位寄存器單元，其特征在于，所述移位寄存器單元包括:控制模塊、輸出模塊和削角模塊，所述方法包括: 輸入階段，輸入信號端輸入的輸入信號為第一電位，所述控制模塊控制所述上拉節(jié)點的電位為第一電位； 第一輸出階段，第二時鐘信號端輸入的第二時鐘信號為第一電位，所述上拉節(jié)點保持第一電位，所述控制模塊向輸出端輸出來自所述第二時鐘信號端的第二時鐘信號； 第二輸出階段，第三時鐘信號端輸入的第三時鐘信號為第三電位，所述第二時鐘信號保持第一電位，所述第一電位高于所述第三電位，所述控制模塊繼續(xù)向所述輸出端輸出所述第二時鐘信號，所述削角模塊向所述輸出端輸出所述第三時鐘信號，使得所述輸出端輸出信號的電位高于所述第三電位且低于所述第一電位； 復位階段，第一時鐘信號端輸入的第一時鐘信號為第一電位，復位信號端輸入的復位信號為第一電位，控制信號端輸入的控制信號為第二電位，所述控制模塊分別向所述上拉節(jié)點和所述輸出端輸出所述控制信號。8.根據權利要求7所述的方法，其特征在于，所述控制模塊包括:輸入子模塊、復位子模塊和降噪子模塊； 所述輸入階段中，所述輸入信號為第一電位，所述輸入子模塊控制所述上拉節(jié)點的電位為第一電位； 所述復位階段中，所述第一時鐘信號為第一電位，所述降噪子模塊控制所述下拉節(jié)點的電位為第一電位，所述復位信號為第一電位，所述控制信號為第二電位，所述復位子模塊分別向所述上拉節(jié)點和所述輸出端輸出所述控制信號。9.根據權利要求7或8所述的方法，其特征在于， 所述第一電位相對于所述第二電位為高電位； 所述第三電位相對于所述第二電位為高電位。10.根據權利要求7或8所述的方法，其特征在于， 所述第三時鐘信號的脈沖周期是所述第二時鐘信號的脈沖周期的一半。11.根據權利要求10所述的方法，其特征在于， 所述第二時鐘信號的占空比為二分之一，所述第三時鐘信號的占空比大于或等于四分之三。12.—種柵極驅動電路，其特征在于，所述柵極驅動電路包括至少兩個級聯(lián)的如權利要求I至6任一所述的移位寄存器單元。13.—種顯示裝置，其特征在于，所述顯示裝置包括如權利要求12所述的柵極驅動電路。
【文檔編號】G09G3/20GK106057116SQ201610445665
【公開日】2016年10月26日
【申請日】2016年6月20日
【發(fā)明人】趙劍, 李環(huán)宇
【申請人】京東方科技集團股份有限公司, 合肥鑫晟光電科技有限公司