專利名稱：Cmos半導(dǎo)體裝置及其制造方法
CMOS半導(dǎo)體裝置及其制造方法 技術(shù)領(lǐng)域示例實(shí)施例涉及一種互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)半導(dǎo)體裝置和一種 制造該CMOS半導(dǎo)體裝置的方法，例如，涉及一種雙金屬柵極(dual metal gate)CMOS半導(dǎo)體裝置和一種制造該CMOS半導(dǎo)體裝置的方法。
背景技術(shù)：
為了滿足對于CMOS半導(dǎo)體裝置的更高的集成度和更快的操作速度的 需要，可以將柵極絕緣層和柵電極做薄?？梢蚤_發(fā)介電常數(shù)高于SiCb的介電 常數(shù)的高k柵極絕緣層，從而改進(jìn)物理特性和/或由于使Si02絕緣層變薄所引 入的制造工藝。高k柵極絕緣材料可以用于使絕緣層變厚至大于有效氧化物 的厚度，并且可以降低絕緣層的漏電流。由于一些因素，例如，與多晶硅的 兼容性問題、固定電荷的基礎(chǔ)的缺乏、界面控制困難、遷移率的降低、更高 的柵極耗盡層以及其它的許多因素，導(dǎo)致難以將高k材料用作柵極絕緣層。在現(xiàn)有技術(shù)中的具有金屬插入多晶硅堆疊(metal inserted poly-Si stack)(MIPS)結(jié)構(gòu)的MOS晶體管中，耗盡層不會(huì)形成在柵極中，并且摻雜物 不會(huì)滲透到絕緣層中。通過插入的金屬引起的摻雜物的注入會(huì)導(dǎo)致難以調(diào)節(jié) 逸出功(workfunction)。因此，在CMOS半導(dǎo)體裝置的示例中，具有不同的逸 出功的柵極結(jié)構(gòu)或柵極材料可以用于nMOS晶體管和pMOS晶體管。相關(guān)技術(shù)還公開了一種采用用于nMOS區(qū)域的具有n+逸出功的金屬和 用于pMOS區(qū)域的具有p+逸出功的金屬的雙金屬柵極。相關(guān)技術(shù)還提出一種使用可以附加地將金屬層插入到nMOS區(qū)域或 pMOS區(qū)域中的方法來形成雙金屬柵極的方法。發(fā)明內(nèi)容示例實(shí)施例涉及一種包括由均質(zhì)材料形成在nMOS區(qū)域和pMOS區(qū)域中 的金屬柵極的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)半導(dǎo)體裝置，該CMOS半導(dǎo)體 裝置可以簡化制造工藝并提高產(chǎn)量。示例實(shí)施例還涉及一種制造該COMS半導(dǎo)體裝置的方法。一種可以包括nMOS區(qū)域和pMOS區(qū)域的CMOS半導(dǎo)體裝置，包括 柵極，在nMOS區(qū)域和pMOS區(qū)域中；多晶硅覆蓋層；金屬氮化物層，在多 晶硅覆蓋層之下。 一種CMOS半導(dǎo)體裝置還可以包括柵極之下的柵極絕緣層， 并且nMOS區(qū)域和pMOS區(qū)域的金屬氮化物層可以由相同類型的材料形成， 并具有不同的逸出功。例如，由于摻雜物密度之間的差異會(huì)導(dǎo)致金屬氮化物 層的逸出功的差異。例如，柵極絕緣層可以由Hf02形成，金屬氮化物層可以包含作為摻雜物 的C、 Cl、 F、 N、 O，并可以包含N和/或Ti、 Ta、 W、 Mo、 Al、 Hf、 Zr。nMOS區(qū)域和pMOS區(qū)域的金屬氮化物層可以具有不同的厚度，并且至 少一個(gè)金屬氮化物層可以包括多個(gè)單位金屬氮化物層。厚的金屬氮化物層的 多個(gè)單位金屬氮化物層可以包含不同密度的摻雜物。示例實(shí)施例還提供一種制造CMOS半導(dǎo)體裝置的方法，并可以包括在 包括nMOS區(qū)域和pMOS區(qū)域的硅基底上形成柵極絕緣層。 一種制造CMOS 半導(dǎo)體裝置的方法包括在柵極絕緣層上形成柵極。柵極可以包括與nMOS區(qū) 域和pMOS區(qū)域相對應(yīng)的金屬氮化物層和形成在金屬氮化物層上的多晶硅覆 蓋層。nMOS區(qū)域和pMOS區(qū)域的金屬氮化物層可以由相同類型的材料形成， 并且在金屬氮化物層之間的摻雜物的差異可以被調(diào)節(jié)，使得金屬氮化物層具 有不同的逸出功?？梢酝ㄟ^利用臭氧氣體或臭氧水清潔硅基底來在所述硅基底上形成界面 層，界面層的厚度可以為1.5nm或更薄。例如，可以通過調(diào)節(jié)金屬氮化物層的沉積溫度來調(diào)節(jié)金屬氮化物層之間 的摻雜物差異。pMOS區(qū)域的金屬氮化物層可以厚于nMOS區(qū)域的金屬氮化 物層，并且pMOS區(qū)域的金屬氮化物層的逸出功可以高于nMOS區(qū)域的金屬 氮化物層的逸出功。柵極的形成可以包括在柵極絕緣層上形成第一金屬氮化物層；從第一 金屬氮化物層去除與nMOS區(qū)域相對應(yīng)的部分；在第一金屬氮化物層和nMOS 區(qū)域上形成第二金屬氮化物層。柵極的形成還可以包括在第二金屬氮化物 層上形成多晶硅覆蓋層；將堆疊在柵極絕緣層上的層圖案化，以在硅基底上 形成與nMOS區(qū)域和pMOS區(qū)域相對應(yīng)的柵極。可以在不同的處理溫度下形成第 一金屬氮化物層和第二金屬氮化物層。第一金屬氮化物層的處理溫度可以比所述第二氮化物層的處理溫度低大約100。C或更1'氐。例如，第一金屬氮化物層的處理溫y復(fù)可以為大約450°C,第二 金屬氮化物層的處理溫度可以為大約680°C。例如，金屬氮化物層可以包含N以及從由Ti、 W、 Ta、 Mo、 Al、 Hf、 Zr組成的組中選擇的至少一種材料，摻雜物可以包括從由C、 Cl、 N和O組 成的組中選擇的至少 一種材料。


通過參照附圖來詳細(xì)地描述示例實(shí)施例，示例實(shí)施例的上面的和其它的 特征和優(yōu)點(diǎn)將變得更明顯。附圖意在描述示例實(shí)施例，并不應(yīng)被理解為限制 權(quán)利要求的期望的范圍。除非明確的指出，否則附圖不被視為按比例地繪出。 在附圖中圖1是根據(jù)示例實(shí)施例的具有金屬插入多晶硅堆疊(MIPS)結(jié)構(gòu)的互補(bǔ)金 屬氧化物半導(dǎo)體(CMOS)半導(dǎo)體裝置的剖視圖，在MIPS結(jié)構(gòu)中，金屬氮化物 被插入多晶硅層和高k材料層之間；圖2示出了根據(jù)示例實(shí)施例的圖1的MIPS結(jié)構(gòu)的透射電子顯微鏡(TEM)圖像；圖3是示出了根據(jù)示例實(shí)施例的金屬氮化物被插入多晶硅層和柵極絕緣 層之間的結(jié)構(gòu)以及金屬氮化物沒有被插入多晶硅層和柵極絕緣層之間的結(jié)構(gòu) 的電容(C)和電壓(V)之間的關(guān)系的曲線圖；圖4是示出了當(dāng)在根據(jù)示例實(shí)施例的MIPS結(jié)構(gòu)中TaN的厚度被增加時(shí) nMOS區(qū)域和pMOS區(qū)域的閾值電壓的變化的曲線圖；圖5是示出了根據(jù)示例實(shí)施例的以兩種不同的溫度沉積的TiN薄膜的電 容(C)和電壓(V)之間的關(guān)系的曲線圖；圖6是示出了根據(jù)示例實(shí)施例的對于以680°C的溫度沉積的TiN和以 450。C的溫度沉積的TiN的TiN中的Cl摻雜物的量的曲線圖；圖7示出了根據(jù)示例實(shí)施例的使用HF溶液對各種金屬氮化物層進(jìn)行濕 蝕刻的結(jié)果；圖8示出了根據(jù)示例實(shí)施例的關(guān)于HF溶液的TaN和退火后的Hf02的蝕 刻選擇性。圖9A至圖9G是示出了根據(jù)示例實(shí)施例的制造CMOS半導(dǎo)體裝置的方法的剖視圖；圖9H是根據(jù)示例實(shí)施例的CMOS半導(dǎo)體裝置的示意性剖視圖。
具體實(shí)施方式
這里公開了詳細(xì)的示例實(shí)施例。然而，這里公開的具體的結(jié)構(gòu)和功能的 細(xì)節(jié)僅出于描述示例實(shí)施例的目的。然而，示例實(shí)施例可以以許多替代形式 來實(shí)施，并且不應(yīng)該被理解為僅限于這里闡述的實(shí)施例。因此，盡管示例實(shí)施例可以具有各種修改和可替換的形式，但是在附圖 中實(shí)施例通過示例的方式示出，并將在這里對這些實(shí)施例進(jìn)行詳細(xì)的描述。 然而，應(yīng)該理解的是，不是意圖將示例實(shí)施例限制為公開的具體形式，而是 相反，示例實(shí)施例將覆蓋落入示例實(shí)施例的范圍內(nèi)的所有修改、等同物和替 換物。在對附圖的整個(gè)描述中，相同的標(biāo)號(hào)表示相同的元件。應(yīng)該理解的是，雖然術(shù)語第一、第二等可以在這里用來描述不同的元件， 但是這些元件不應(yīng)該受這些術(shù)語限制。這些術(shù)語僅是用來將一個(gè)元件與另一 元件區(qū)分開。例如，在不脫離示例實(shí)施例的范圍的情況下，第一元件可以被 稱為第二元件，類似地，第二元件可以被稱為第一元件。如這里使用的，術(shù) 語"和/或"包括一個(gè)或多個(gè)相關(guān)所列項(xiàng)的任意組合和所有組合。應(yīng)該理解的是，當(dāng)元件被稱為與另一元件"連接"或"結(jié)合"時(shí)，該元 件可以與另一元件直接連接或直接結(jié)合，或者可以存在中間元件。相反，當(dāng) 元件被稱為與另一元件"直接連接"或"直接結(jié)合"時(shí)，不存在中間元件。 用于描述元件之間的關(guān)系的其它詞語(例如，"在…之間"與"直接在…之間"， "相鄰的"與"直接相鄰的"等)應(yīng)該按相似的方式來解釋。這里使用的術(shù)語只是出于描述具體實(shí)施例的目的，而不是意在限制示例 實(shí)施例。如這里使用的，除非上下文清楚地指出，否則單數(shù)形式也意在包括 復(fù)數(shù)形式。還應(yīng)該理解的是，當(dāng)術(shù)語"包括"和/或"包含"在這里使用時(shí)， 表明存在所述的特征、整體、步驟、操作、元件和/或組件，但不排除存在或 添加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組件和/或它們的組。還應(yīng)注意的是，在一些可選擇的實(shí)施方式中，提到的功能/動(dòng)作可以不按 附圖中標(biāo)注的順序發(fā)生。例如，根據(jù)有關(guān)的功能/動(dòng)作，連續(xù)示出的兩幅圖實(shí)可以包括具有金屬插入多晶硅堆疊(MIPS)結(jié)構(gòu)的雙金屬柵極，并且在多晶硅層和絕緣層之間插入薄的金屬氮化物可以減少與多晶硅的兼容性問題、可以 減少較高的柵極耗盡并可減少來自多晶硅的摻雜物的擴(kuò)散。參照圖1和圖2,可以使用化學(xué)氣相沉積(CVD)或其它類似的工藝將作為 薄金屬氮化物材料的TaN層插入多晶硅層和作為高k材料的柵極氧化物(GoX) HfSiON之間。包括TaN的金屬氮化物可以比其它材料更加熱穩(wěn)定。如果使 用這種MIPS結(jié)構(gòu)，則可以減少在包括高k材料和多晶硅的堆疊結(jié)構(gòu)的使用 過程中發(fā)生的柵極耗盡問題。圖3是示出了金屬氮化物被插入多晶硅層和柵極絕緣層之間的結(jié)構(gòu)以及 金屬氮化物沒有被插入多晶硅層和柵極絕緣層之間的結(jié)構(gòu)的電容和電壓之間 的關(guān)系的曲線圖。圖3的曲線圖(a)示出了 nMOS區(qū)域的電容和電壓之間的關(guān) 系，曲線圖(b)示出了 pMOS區(qū)域的電容和電壓之間的關(guān)系。如圖3中所示， 如果金屬氮化物層被插入多晶硅層和柵極絕緣層之間，則逸出功會(huì)取決于金 屬氮化物。因此，與單一多晶硅結(jié)構(gòu)相比，閾值電壓Vth會(huì)漂移。由單層多 晶硅層形成的柵極的閾值電壓Vth可以被調(diào)節(jié)為給定電壓。在這個(gè)示例實(shí)施 例中，如果金屬氮化物被插入多晶硅層和柵極絕緣層之間，則由于會(huì)難以將 閾值電壓調(diào)節(jié)為適合于半導(dǎo)體裝置的nMOS區(qū)域和pMOS區(qū)域，所以不會(huì)調(diào) 節(jié)閾值電壓。然而，如果在MIPS結(jié)構(gòu)中金屬氮化物是薄的，則金屬氮化物會(huì)受到在 金屬氮化物上的電極的逸出功的影響。圖4示出了在MIPS結(jié)構(gòu)中當(dāng)TaN的厚度增加時(shí)，nMOS區(qū)域和pMOS 區(qū)域的閾值電壓的變化的曲線圖。參照圖4，如果TaN的厚度改變，則閾值 電壓變化。隨著TaN的厚度的增加，nMOS的閾值電壓增加，而隨著TaN的 厚度的增加，pMOS的閾值電壓降低。TaN厚度薄會(huì)有利于在nMOS區(qū)域中使用TaN。與nMOS相比，TaN的 厚度會(huì)影響pMOS區(qū)域的閾值電壓Vth。圖5是示出了以不同的溫度沉積的TiN薄膜的電容(C)和電壓(V)的曲線 圖。在大約450。C和大約680°C的溫度下，將TiN沉積為大約50A的厚度， 圖5是示出了對于這個(gè)示例的電容和電壓的曲線圖。如圖5中所示，如果在 大約450°C的溫度下沉積TiN, Vfb的值可以為大約-0.391V,如果在大約 680°C的溫度下沉積TiN， Vfb的值可以為大約-0.607V。因此，在例如大約 450。C的較低的溫度下沉積的TiN具有的逸出功可以高于在例如大約680°C的較高的溫度下沉積的TiN的逸出功。因此，當(dāng)使用用于pMOS的在高溫下沉積的TiN來制造雙金屬柵極時(shí)， 會(huì)獲得低的閾值電壓Vth。執(zhí)行飛行時(shí)間二次離子質(zhì)譜(Tof-SIMS)分析以分析 在不同溫度下沉積的TiN薄膜的逸出功之間的差異的原因。如圖6中所示， 在大約680。C的溫度下沉積的TiN具有的氯(C1)的含量小于在大約450。C的 溫度下沉積的TiN具有的氯的含量。逸出功會(huì)隨著CI的含量的變化而變化。 例如，在每個(gè)處理溫度下沉積的TiN的逸出功還會(huì)隨著C、 F、 N、 O的含量 的變化而變化。圖7示出了使用HF溶液對各種金屬氮化物層進(jìn)行濕蝕刻的結(jié)果，并且 作為示例示出了在大約450。C的溫度下沉積的TiN、在大約680。C的溫度下 沉積的TiN以及在大約500。C的溫度下沉積的TaN。參照圖7,在大約450°C 的溫度下沉積的TiN具有的蝕刻速率快于在大約680。C的溫度下沉積的TiN 的蝕刻速率。如圖8中所示，在HF溶液中TaN和退火后的Hf02沒有被蝕刻。 當(dāng)堆疊在大約450。C的溫度下沉積的退火后的Hf02和TiN時(shí)，可以去除TiN。圖9A至圖9H是用于示出根據(jù)示例實(shí)施例的制造CMOS半導(dǎo)體裝置的 方法的剖視圖。如圖9H中所示，可以獲得具有包括MIPS結(jié)構(gòu)的雙金屬柵極 的CMOS半導(dǎo)體裝置。在所述CMOS半導(dǎo)體裝置中，可以將GoX、大致680。C 的TiN層和多晶硅層堆疊在nMOS區(qū)域中，可以將GoX、大致450。C的TiN 層、大致680。C的TiN層和多晶硅層堆疊在pMOS區(qū)域中。如圖9A中所示，硅基底1可以設(shè)置在絕緣層la與nMOS區(qū)域和pMOS 區(qū)域之間。作為高k材料的Hf類氧化物可以沉積在硅基底1上，以形成高k 柵極絕緣層(Hf02)2。在沉積高k柵極絕緣層2之前，界面層lb可以形成在 硅基底1上。界面層lb可以具有1.5nm或更小的厚度，并可以通過使用臭氧 氣體或臭氧水清潔硅基底1的表面來得到?？梢岳肏fCU或H20的反應(yīng)物、烷基-氨基類Hf前驅(qū)體、H20、 03等 使用原子層沉積(ALD)來沉積Hf類氧化物。選擇性地，可以利用諸如 Hf-t-Buxoxide、 Hf-MMP等的Hf前驅(qū)體、02、 03、氧自由基等使用CVD來 將Hf02沉積為柵極絕緣層。此外，也可以沉積替代Hf02的HfAlO、 HfSiO 或其它類似材料。在由Hf類氧化物形成絕緣層之后，可以執(zhí)行用于致密化的 沉積后退火(Post Deposition Annealing)(PDA)?？梢栽诎∟ 、 NO、 N20、 02或NH3的氣氛中或包括N2、 NO、 N20、 02和NH3的組合的氣氛中，在大約550°C至大約1050。C的溫度下執(zhí)行PDA。如圖9B中所示，可以在較低的溫度處理中沉積第一 TiN層3a。例如， 第一 TiN層3a可以被沉積為1A至200 A的厚度，并且可以在比第二 TiN層 3b的沉積溫度低的溫度(例如，450。C)下沉積第一 TiN層3a。 TiCl4和NH3可 以被用作前驅(qū)體，并且ALD和CVD可以被用作沉積方法。如圖9C中所示，諸如暴露nMOS區(qū)域的光致抗蝕劑(PR)掩模4的特定 區(qū)域可以形成在pMOS區(qū)域的第一 TiN層3a上。如圖9D中所示，可以去除沒有被PR掩模4覆蓋的nMOS區(qū)域的第一 TiN層3a的暴露部分?？梢栽谌コ谝籘iN層3a的過程中使用PR掩模4作濕蝕刻可以被用于防止對等離子體的損壞。如圖9E中所示，PR掩模4被去除。可以使用灰化工藝和剝離工藝來執(zhí) 行PR掩模4的去除。例如，灰化工藝可以為02灰化、N2灰化或附加地包括 含有氟和氬的材料的N2灰化。使用硬掩模的CVD-TiN去除方法可以被用來 將第一TiN層3a圖案化。如果使用硬掩模，則可以使用Si02、 SiN、多晶硅 或其它類似的材料，并且可以使用對于TiN具有高選擇性的濕化學(xué)材料。如圖9F中所示，可以從nMOS區(qū)域去除第一 TiN層3a,然后例如可以 在比第一TiN層3a的處理溫度高的處理溫度(比如680°C的處理溫度)下將第 二 TiN層3b沉積為1A至200 A的厚度。例如，第一 TiN層3a的處理溫度 和第二TiN層3b的處理溫度之間的差可以在大約50。C至大約300°C的范圍 內(nèi)。如圖9G中所示，多晶硅可以被沉積到第二 TiN層3b上以形成覆蓋層5。 如圖9H中所示，可以使用CMOS工藝來獲得CMOS半導(dǎo)體裝置。例如，第 一 TiN層3a的厚度和第二 TiN層3b的厚度之間的差可以為10A或更大。在上面的示例實(shí)施例中，第一 TiN層3a的處理溫度和第二 TiN層3b的 處理溫度可以被設(shè)定，以調(diào)節(jié)對于TiN的摻雜物(諸如Cl)的量，從而可以調(diào) 節(jié)逸出功。因此，根據(jù)另外的示例實(shí)施例，可以使用在使第一TiN層3a和第件下執(zhí)行的任意的層形成方法。CMOS半導(dǎo)體裝置的示例實(shí)施例可以包括nMOS區(qū)域和pMOS區(qū)域。覆 蓋層可以由多晶硅形成在nMOS區(qū)域和pMOS區(qū)域中。金屬氮化物層可以形成在nMOS區(qū)域和pMOS區(qū)域中的柵極絕緣層之間。在示例實(shí)施例中設(shè)置的 在區(qū)域(比如pMOS區(qū)域)中的金屬氮化物層可以包括具有不同摻雜物密度的 兩個(gè)堆疊結(jié)構(gòu)。例如，可以使用具有不同的摻雜物(比如，Cl)密度的金屬氮化 物層來獲得具有期望的逸出功的雙金屬柵極。
示例實(shí)施例提供可以在nMOS區(qū)域中形成一層TiN層，可以在pMOS 區(qū)域中形成兩層TiN層。根據(jù)其它的示例實(shí)施例，多個(gè)TiN層可以形成在 nMOS區(qū)域和pMOS區(qū)域的任一個(gè)中，并且TiN層的數(shù)量可以變化。
雖然在上面的示例實(shí)施例中已經(jīng)描述了 TiN層，但是可以使用由Ti、 Ta、 W、 Mo、 Al、 Hf和/或Zr形成的氮化物層，并且nMOS區(qū)域和pMOS區(qū)域的 逸出功可以變化。
CMOS半導(dǎo)體裝置可以包括如圖9H中所示的nMOS區(qū)域和pMOS區(qū)域。 可以設(shè)置多晶硅覆蓋層和包括形成在多晶硅覆蓋層上的金屬氮化物層的柵 極。在nMOS區(qū)域和pMOS區(qū)域中，柵極絕緣層可以由諸如Hf02的高k材 料形成在柵極之下。在nMOS區(qū)域和pMOS區(qū)域中的金屬氮化物層具有不同 的摻雜物的含量，所述^I參雜物可以包括C、 Cl、 F、 N和/或0中的至少一種。 此外，金屬氮化物層可以包含Ti、 Ta、 W、 Mo、 Al、 Hf和/或Zr。在nMOS 區(qū)域和pMOS區(qū)域中的金屬氮化物層可以具有不同的厚度，并且具有較厚的 厚度的金屬氮化物層可以具有多層結(jié)構(gòu)，例如，可以具有摻雜物含量不同的 兩個(gè)單位堆疊結(jié)構(gòu)。
如示例實(shí)施例提供的，由相同類型的材料形成的金屬柵極可以被用在 nMOS區(qū)域和pMOS區(qū)域中。因此，在由非均質(zhì)材料形成的柵極中的非均質(zhì) 材料之間的反應(yīng)不會(huì)發(fā)生，并且可以減少CMOS半導(dǎo)體裝置的性能的劣化。 由于已經(jīng)描述了示例實(shí)施例，因此已經(jīng)描述的示例實(shí)施例可以以許多方式變 化將是顯而易見的。這些變化將不被視為脫離示例實(shí)施例的期望的精神和范 圍，并且對于本領(lǐng)域的技術(shù)人員來說，所有這些修改意在包括在權(quán)利要求的 范圍內(nèi)是顯而易見的。
權(quán)利要求
1、一種包括nMOS區(qū)域和pMOS區(qū)域的CMOS半導(dǎo)體裝置，所述CMOS半導(dǎo)體裝置包括柵極，在所述nMOS區(qū)域和pMOS區(qū)域中，包括多晶硅覆蓋層和形成在所述多晶硅覆蓋層之下的金屬氮化物層；柵極絕緣層，在所述柵極中的至少一個(gè)柵極之下，其中，所述nMOS區(qū)域和pMOS區(qū)域的金屬氮化物層由相同類型的材料形成，并根據(jù)摻雜物密度之間的差異而具有不同的逸出功。
2、 如權(quán)利要求1所述的CMOS半導(dǎo)體裝置，其中，所述柵極絕緣層由 Hf02形成。
3、 如權(quán)利要求2所述的CMOS半導(dǎo)體裝置，其中，所述金屬氮化物層 包含#^雜物，所述4參雜物包括C、 Cl、 F、 N和O中的至少一種。
4、 如權(quán)利要求1所述的CMOS半導(dǎo)體裝置，其中，所述金屬氮化物層 包含摻雜物，所述摻雜物包括C、 Cl、 F、 N和O中的至少一種。
5、 如權(quán)利要求1所述的CMOS半導(dǎo)體裝置，其中，所述金屬氮化物層 包含N以及Ti、 Ta、 W、 Mo、 Al、 Hf和Zr中的至少一種。
6、 如權(quán)利要求5所述的CMOS半導(dǎo)體裝置，其中，所述金屬氮化物層 由TiN形成。
7、 如權(quán)利要求5所述的CMOS半導(dǎo)體裝置，其中，所述nMOS區(qū)域的 金屬氮化物層和所述pMOS區(qū)域的金屬氮化物層具有不同的厚度，所述nMOS 區(qū)域的金屬氮化物層和所述pMOS區(qū)域的金屬氮化物層中的至少一個(gè)包括多 個(gè)單位金屬氮化物層。
8、 如權(quán)利要求1所述的CMOS半導(dǎo)體裝置，所述nMOS區(qū)域的金屬氮 化物層和所述pMOS區(qū)域的金屬氮化物層具有不同的厚度，所述nMOS區(qū)域 的金屬氮化物層和所述pMOS區(qū)域的金屬氮化物層中的至少一個(gè)包括多個(gè)單 位金屬氮化物層。
9、 如權(quán)利要求8所述的CMOS半導(dǎo)體裝置，其中，較厚的金屬氮化物 層的所述多個(gè)單位金屬氮化物層包括不同密度的4參雜物。
10、 如權(quán)利要求1所述的CMOS半導(dǎo)體裝置，其中，較厚的金屬氮化物 層的所述多個(gè)單位金屬氮化物層包括不同密度的摻雜物。
11、 如權(quán)利要求1所述的CMOS半導(dǎo)體裝置，其中，所述nMOS區(qū)域的 金屬氮化物層的厚度小于所述pMOS區(qū)域的金屬氮化物層的厚度，并且所述 nMOS區(qū)域的金屬氮化物層的逸出功低于所述pMOS區(qū)域的金屬氮化物層的 逸出功。
12、 一種制造CMOS半導(dǎo)體裝置的方法，所述方法的步驟包括 在包括nMOS區(qū)域和pMOS區(qū)域的硅基底上形成柵極絕緣層； 在所述柵極絕緣層上形成柵極，其中，所述柵極包括與所述nMOS區(qū)域和pMOS區(qū)域相對應(yīng)的金屬氮化物層以及形成在所述金屬氮化物層上的多晶 硅覆蓋層，其中，所述nMOS區(qū)域和pMOS區(qū)域的金屬氮化物層由相同類型的材料 形成，并調(diào)節(jié)所述金屬氮化物層之間的摻雜物差異使得所述金屬氮化物層具 有不同的逸出功。
13、 如權(quán)利要求12所述的方法，其中，通過調(diào)節(jié)所述金屬氮化物層的沉 積溫度來調(diào)節(jié)所述金屬氮化物層之間的摻雜物差異。
14、 如權(quán)利要求12所述的方法，其中，所述pMOS區(qū)域的金屬氮化物 層厚于所述nMOS區(qū)域的金屬氮化物層，并且所述pMOS區(qū)域的金屬氮化物 層的逸出功高于所述nMOS區(qū)域的金屬氮化物層的逸出功。
15、 如權(quán)利要求12所述的方法，其中，形成^JH及的步驟包括 在所述柵極絕緣層上形成第 一金屬氮化物層； 從所述第一金屬氮化物層去除與所述nMOS區(qū)域相對應(yīng)的部分； 在所述第一金屬氮化物層和nMOS區(qū)域上形成第二金屬氮化物層； 在所述第二金屬氮化物層上形成多晶硅覆蓋層；將在所述柵極絕緣層上堆疊的層圖案化，以在所述硅基底上形成與 nMOS區(qū)域和pMOS區(qū)域相對應(yīng)的柵極。
16、 如權(quán)利要求15所述的方法，其中，所述第一金屬氮化物層和所述第 二金屬氮化物層在不同的處理溫度下形成。
17、 如權(quán)利要求16所述的方法，其中，所述第一金屬氮化物層的處理溫 度比所述第二金屬氮化物層的處理溫度低大約100°C或更低。
18、 如權(quán)利要求17所述的方法，其中，所述第一金屬氮化物層的處理溫 度為大約450。C，所述第二金屬氮化物層的處理溫度為大約680°C。
19、 如權(quán)利要求12所述的方法，其中，所述金屬氮化物層包含N以及從由Ti、 W、 Ta、 Mo、 Al、 Hf和Zr組成的組中選擇的至少一種。
20、 如權(quán)利要求19所述的方法,其中，所述摻雜物包括從由C、 Cl、 F、 N和O組成的組中選l奪的至少 一種。
21、 如權(quán)利要求12所述的方法，其中，所述摻雜物包括從由C、 Cl、 F、 N和O組成的組中選4奪的至少一種。
22、 如權(quán)利要求12所述的方法，其中，通過利用臭氧氣體或臭氧水清潔 所述硅基底來在所述硅基底上形成界面層。
23、 如權(quán)利要求22所述的方法，其中，所述界面層具有的厚度為大約 1.5nm或更薄。
全文摘要
示例實(shí)施例提供了一種互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)半導(dǎo)體裝置和一種制造該CMOS半導(dǎo)體裝置的方法。所述CMOS半導(dǎo)體裝置可以包括柵極，在nMOS區(qū)域和pMOS區(qū)域中；多晶硅覆蓋層；金屬氮化物層，在多晶硅覆蓋層之下；柵極絕緣層，在柵極之下。nMOS區(qū)域和pMOS區(qū)域的金屬氮化物層可以由相同類型的材料形成，并可以具有不同的逸出功。因?yàn)榻饘贃艠O由相同類型的金屬氮化物層形成，所以可以簡化工藝，可以增加產(chǎn)量，并可以獲得更高性能的CMOS半導(dǎo)體裝置。
文檔編號(hào)H01L27/092GK101257023SQ200810080578
公開日2008年9月3日 申請日期2008年2月22日 優(yōu)先權(quán)日2007年2月28日
發(fā)明者丁炯碩, 丁英洙, 白賢錫, 成 許 申請人:三星電子株式會(huì)社