專利名稱：堆疊式芯片封裝的制造方法
技術(shù)領(lǐng)域：
本申請案大體上涉及半導體裝置和裝置制作，且更明確地說，涉及多芯片封裝的實 施例。
背景技術(shù)：
半導體工業(yè)中總是存在的目標是減小裝置的大小和增加裝置的性能。然而，這兩個 目標呈現(xiàn)較大的技術(shù)障礙，因為所述兩個目標通常是彼此沖突的。
隨著半導體制造中可實現(xiàn)的最小特征大小減小，鄰近金屬線之間的電容性耦合變成 實現(xiàn)較高性能的顯著阻礙。另外，隨著最小特征大小減小，給定面積中潛在可實現(xiàn)的裝 置的數(shù)目按照二次冪函數(shù)而增加。布線連接的數(shù)目至少同樣快速地增加。為了容納增加 的布線，芯片設計者希望將鄰近線之間的空間縮小到最小可實現(xiàn)尺寸。這具有增加電容 性負載的不利影響。
容納增加的布線并減少電容性負載的一種方式是用較低介電常數(shù)材料來代替絕緣 材料。目前為止常見的絕緣材料是Si02，其具有約為4的介電常數(shù)。Si02現(xiàn)在大多數(shù)超 大規(guī)模集成電路(VLSI)芯片中使用。容納增加的布線并減少電容性負載的另一方式是 通過較密集的封裝來縮短裝置之間的距離。
過去已經(jīng)提出了多芯片封裝；然而，堆疊芯片(即，存儲器芯片、邏輯芯片、處理 器芯片等)的一個重大顧慮是組合件的制造良率。因為任何給定晶片目前在其表面上都 將具有某一百分比的有缺陷芯片，所以當多個晶片被堆疊(例如，IO個晶片的高度)時，
任何給定堆疊中至少一個有缺陷芯片的可能性顯著增加。或者，堆疊已經(jīng)測試并己知為 良好的個別芯片當與在切割之前堆疊晶片相比時涉及較大量的高精度處理。在任一情形 中，都存在由于制造良率引起的高損失量。
需要改進多芯片組合件中大量堆疊芯片的制造良率的方法和裝置。還需要用以增強多芯片組合件的性能、減小多芯片組合件的大小且改進多芯片組合件的其它特性和特征 的經(jīng)改進的方法和裝置。

發(fā)明內(nèi)容


圖1展示根據(jù)本發(fā)明實施例的電子系統(tǒng)。
圖2A到圖2C展示根據(jù)本發(fā)明實施例的芯片組合件的各個階段中的兩個晶片。
圖3A到圖3C展示根據(jù)本發(fā)明實施例的芯片組合件的各個階段中的晶片的橫截面圖。
圖4展示根據(jù)本發(fā)明實施例的多芯片組合件。
圖5展示根據(jù)本發(fā)明實施例的另一多芯片組合件。
具體實施例方式
在以下對本發(fā)明的詳細描述中，參看附圖，附圖形成本發(fā)明的一部分，且附圖中以 說明的方式展示其中可實踐本發(fā)明的具體實施例。在圖式中，相同標號在若干視圖中始 終描述大致相似的組件。充分詳細地描述這些實施例以使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺` 本發(fā)明?？衫闷渌鼘嵤├铱稍诓幻撾x本發(fā)明的范圍的情況下做出結(jié)構(gòu)、邏輯和電 改變。
以下描述中所使用的術(shù)語"晶片"和"襯底"包含用以形成本發(fā)明的集成電路(IC) 結(jié)構(gòu)的具有暴露表面的任何結(jié)構(gòu)。術(shù)語"襯底"被理解為包含半導體晶片。術(shù)語"襯底"
還用于指代處理期間的半導體結(jié)構(gòu)，且可包含已制作于其上的其它層，例如絕緣體上硅 (SOI)等。晶片和襯底兩者都包含摻雜和未摻雜半導體、由基底半導體或絕緣體支撐的
外延半導體層，以及所屬領(lǐng)域的技術(shù)人員眾所周知的其它半導體結(jié)構(gòu)。術(shù)語"導體"被 理解為包含半導體，且術(shù)語"絕緣體"或"電介質(zhì)"被定義為包含與被稱為導體的材料 相比導電性較小的任何材料。
如本申請案中所使用的術(shù)語"水平"被定義為平行于晶片或襯底的常規(guī)平面或表面 的平面，而與晶片或襯底的定向無關(guān)。術(shù)語"垂直"指代垂直于如上文所定義的水平的 方向。例如"在……上"、"側(cè)"(如在"側(cè)壁"中)、"較高"、"較低"、"在……上方" 和"在……下方"等前置詞是相對于在晶片或襯底的頂部表面上的常規(guī)平面或表面而定 義的，而與晶片或襯底的定向無關(guān)。盡管以下描述中使用術(shù)語"存儲器芯片"和"邏輯芯片"，但所屬領(lǐng)域的技術(shù)人員 將認識到，在一個實施例中，芯片可在同一芯片上包含存儲器電路和邏輯電路兩者。在 同一芯片上具有存儲器電路和邏輯電路兩者的芯片被定義為"存儲器芯片"和"邏輯芯 片"兩者，如以下描述中所使用。因此，以下詳細描述不應在限制性意義上看待，且本 發(fā)明的范圍僅由所附權(quán)利要求書連同所述權(quán)利要求書被給予的均等物的完整范圍界定。
包含例如個人計算機的信息處理系統(tǒng)的實施例以展示本發(fā)明的高級裝置應用的實 施例。圖1是并入有由根據(jù)本發(fā)明的一個實施例的方法形成的至少一個多芯片組合件4 的信息處理系統(tǒng)1的框圖。信息處理系統(tǒng)1僅僅是其中可使用本發(fā)明的電子系統(tǒng)的--個 實施例。其它實例包含(但不限于)個人數(shù)據(jù)助理(PDA)、蜂窩式電話、MP3播放器、 飛行器、衛(wèi)星、軍用車輛等。
在此實例中，信息處理系統(tǒng)l包括數(shù)據(jù)處理系統(tǒng)，所述數(shù)據(jù)處理系統(tǒng)包含用以耦合 所述系統(tǒng)的各個組件的系統(tǒng)總線2。系統(tǒng)總線2在信息處理系統(tǒng)1的各個組件之間提供 通信鏈路，且可實施為單個總線，實施為總線組合，或以任何其它合適方式實施。
多芯片組合件4耦合到系統(tǒng)總線2。多芯片組合件4可包含任何電路或操作上兼容 的電路組合。在一個實施例中，多芯片組合件4包含可為任何類型的處理器6。如本文 所使用，"處理器"意指任何類型的計算電路，例如(但不限于)微處理器、微控制器、 圖形處理器、數(shù)字信號處理器(DSP)或任何其它類型的處理器或處理電路。
在一個實施例中，存儲器芯片7包含在多芯片組合件4中。所屬領(lǐng)域的技術(shù)人員將 認識到，可在多芯片組合件4中使用各種各樣的存儲器芯片?？山邮艿念愋偷拇鎯ζ餍?片包含(但不限于)動態(tài)隨機存取存儲器(DRAM)，例如SDRAM、 SLDRAM、 RDRAM 和其它DRAM。存儲器芯片7還可包含非易失性存儲器，例如快閃存儲器。
在一個實施例中，多芯片組合件4中包含不同于處理器芯片的額外邏輯芯片8。不 同于處理器的邏輯芯片8的實例包含模擬到數(shù)字轉(zhuǎn)換器。邏輯芯片8上的其它電路(例 如定制電路、專用集成電路(ASIC)等)也包含在本發(fā)明的一個實施例中。
信息處理系統(tǒng)1還可包含外部存儲器11，所述外部存儲器11又可包含適合于特定 應用的一個或一個以上存儲器元件，例如一個或一個以上硬盤驅(qū)動器12，和/或一個或 一個以上處理可移除媒體13的驅(qū)動器，可移除媒體13例如是軟盤、壓縮光盤(CD)、 數(shù)字視頻光盤(DVD)等。
信息處理系統(tǒng)1還可包含顯示裝置9 (例如監(jiān)視器)、額外的外圍組件10 (例如揚 聲器等)以及鍵盤和/或控制器14，其可包含鼠標、跟蹤球、游戲控制器、語音辨別裝 置或準許系統(tǒng)用戶將信息輸入到信息處理系統(tǒng)1中且從信息處理系統(tǒng)1接收信息的任何其它裝置。
圖2A到圖2C展示根據(jù)本發(fā)明實施例的形成多芯片封裝的工藝中的選定動作。在圖 2A中，展示第一晶片210和第二晶片220。第一晶片210包含許多個別芯片212，且第 二晶片包含許多個別芯片222。
在圖2B中，第二晶片220電耦合到第一晶片210以形成晶片組合件200。在操作 中，多個個別芯片212中的每一者與多個個別芯片222對準并耦合。以晶片形式，芯片 212與222之間的結(jié)合工藝較容易，且產(chǎn)生較高的制造良率。在其它因素中，較大的大 小使得第一晶片210與第二晶片220上的芯片之間的處理和連接較容易。而且，互連工 藝在單個操作中結(jié)合多個芯片212、 222。
在圖2B中，展示第二晶片220具有厚度224。在一種制造方法中，個別芯片222 在附接到第一晶片210之前在晶片220中部分地被劃線。在一種方法中，在結(jié)合之后， 第二晶片220的劃線側(cè)位于第一晶片210與第二晶片220之間的界面處，如圖2B中所 示。
圖2C展示一種制造方法中的一階段，其中第二晶片220從如圖2B中所示的厚度 224變薄為如圖2C中所示的厚度226。在一種制造方法中，第二晶片220的部分劃線由 圖2C中的變薄工藝完成，以允許個別芯片222的分離。盡管將部分劃線和變薄論述為 一種用以使個別芯片222與第二晶片220分離的方法，但本發(fā)明并非限于此。受益于本 發(fā)明的所屬領(lǐng)域的技術(shù)人員將認識到，本發(fā)明包含分離個別芯片222的其它方法，例如 在晶片連接之后進行全厚度鋸切等。
在一個實施例中，第二晶片220以倒裝芯片定向定位有個別芯片222以連接到第一 晶片210上的個別芯片212。在一個實施例中，第一晶片包含大致所有高良率電路，以 增加第一晶片210上的所有或大多數(shù)個別芯片212都無缺陷的可能性。在一個實施例中， 高良率電路的實例僅包含個別芯片212上的再分布平面電路。
在一個實施例中，第二晶片包含存儲器芯片，例如動態(tài)隨機存取存儲器，但本發(fā)明 并非限于此。 一種方法包含在將第二晶片220連接到第一晶片210之前，測試所有個別 芯片222。在測試工藝期間識別有缺陷的芯片。如圖2C中所示，在個別芯片222耦合 到第一晶片210并分離之后，可在不干擾仍連接到第一晶片210的其它芯片222的情況 下，從晶片組合件200移除有缺陷的芯片。移除有缺陷的芯片在芯片222中留下間隙， 例如第一間隙234和第二間隙236。接著可將良好的芯片230和232插入間隙234和間 隙236中，以形成不存在任何有缺陷芯片的芯片222的完整陣列。在芯片222在有缺陷 芯片移除之前已變薄的情況下，使用許多先前變薄的良好芯片來填充例如234和236等間隙。
可重復上文以及圖2A到圖2C中所描述的工藝以形成多晶片堆疊。因為隨著堆疊進 行，有缺陷的芯片被移除且替換，所以最終的晶片堆疊包含不具有任何有缺陷芯片的多 個芯片堆疊。通過堆疊晶片來使堆疊芯片的組合工藝更容易，而且通過在每一額外晶片 級組合期間沿途用良好芯片替換個別有缺陷芯片來顯著增加給定晶片堆疊的制造良率。
在一個實施例中，在堆疊中添加最后一個功能晶片之后，將固持晶片附接到晶片堆 疊。接著可通過變薄等來切割或分離第一晶片(例如再分布電路晶片)。稍后，可移除 或切割等所述固持晶片，以安全地分離個別多芯片堆疊。在一個實施例中，固持晶片附 接是臨時的，且稍后從固持晶片移除個別多芯片堆疊。在一個實施例中，堆疊中在固持 晶片之前的最后一個晶片被劃線的深度大于先前晶片被劃線的深度，以為用較少芯片變 薄來較容易地分離作準備。
根據(jù)本發(fā)明的實施例，使用上文所述的技術(shù)，預期許多不同的芯片堆疊。芯片堆疊 的一個所預期實施例包含位于底部的高良率再分布電路芯片，其中多個存儲器芯片堆疊 在頂部，其中邏輯芯片(例如處理器芯片)堆疊在頂部。在一個實施例中，堆疊中的邏 輯芯片包含邏輯電路和靜態(tài)隨機存取存儲器兩者。其它所預期配置包含鄰近于再分布電 路芯片而定位的邏輯芯片。下文論述此配置(例如多個處理器實施例)的具體原因。盡 管本文中描述包含一再分布電路芯片、至少一個存儲器芯片和一邏輯芯片的芯片堆疊， 但本發(fā)明并非限于此。上文所描述的技術(shù)對制造一個以上芯片的任何堆疊有用。
圖3A到圖3C展示根據(jù)本發(fā)明實施例的芯片制造操作的側(cè)視圖。圖3A中展示第一 芯片310以倒裝芯片定向而定向。第一芯片310包含許多裝置332，例如晶體管、存儲 器單元等。展示裝置332形成于具有厚度316的襯底330中。展示水平再分布電路340 (例如金屬跡線)和通孔或觸點338互連第一芯片310內(nèi)的裝置332?？墒褂靡粋€或一個 以上絕緣體區(qū)334 (例如二氧化硅)來電隔離再分布電路340。
在一個實施例中，第一芯片310包含第一垂直連通通道344和第二垂直連通通道 346。第一垂直連通通道344包含通孔或類似物。若干類型的連通通道344在本發(fā)明的 范圍內(nèi)，其中包含金屬導體、光學導體等。第二垂直連通通道346說明同軸導體實施例。 如圖3A中所示，在連接到另一晶片之前，垂直連通通道不穿過第一晶片310的整個厚 度。
圖3B展示使用連接結(jié)構(gòu)312以倒裝芯片定向耦合到第二芯片320的第一芯片310。 在一個實施例中，第二芯片320包含高良率芯片(例如再分布電路芯片)，且第一芯片 310包含存儲器芯片。然而，圖3A到圖3C中的描述可適用于芯片堆疊中任何兩個芯片之間的連接操作。
在一個實施例中，連接結(jié)構(gòu)312包含焊接結(jié)構(gòu)，例如受控芯片坍塌連接(C4)。許 多焊墊冶金術(shù)中的任何一者均有可能支持連接結(jié)構(gòu)312。一種焊墊冶金術(shù)包含TiNiCuAu 焊墊。在一個實施例中，使用提離工藝來形成TiNiCuAu焊墊。使用提離工藝形成的 TiNiCuAu焊墊的一個優(yōu)點包含形成較小觸點的能力，因而準許較密集的互連配置。盡 管描述了焊接連接結(jié)構(gòu)312，但本發(fā)明并非限于此。其它可能的連接結(jié)構(gòu)312包含金到 金接合連接結(jié)構(gòu)、導電性環(huán)氧樹脂、填充有導體的環(huán)氧樹脂、導電性膜等。
圖3B展示一實施例，其中連接結(jié)構(gòu)312在第一芯片310與第二芯片320之間留下 間隙314。在一個實施例中，用固體材料來填充間隙314。在其它實施例中，間隙314 維持敞開。經(jīng)填充的實施例可使用粘合劑(例如環(huán)氧樹脂或其它填充物材料)來向最終 的多芯片組合件提供額外的機械強度。
在間隙314維持敞開的實施例中，冷卻流體(例如氣體或液體)能夠在芯片堆疊中 的個別芯片之間穿過，以增強操作期間的冷卻。在一個電子系統(tǒng)實施例中，利用間隙314 的冷卻系統(tǒng)耦合到所述系統(tǒng)以冷卻根據(jù)所描述的方法而形成的芯片堆疊。在一個實施例 中，冷卻系統(tǒng)使用氣體或壓縮氣體來流經(jīng)間隙314并冷卻個別芯片。 一種壓縮氣體包含 壓縮氫氣。 一種壓縮氣體包含壓縮氦氣。在選定實施例中，氫氣與氦氣的混合氣體用于 冷卻。預期用于實施本發(fā)明的實施例的液態(tài)冷卻流體包含揮發(fā)性液體和超臨界流體，例 如液態(tài)二氧化碳。
圖3C展示已從如圖3B中所示的厚度316變薄為厚度318的第一芯片310。除了完 成如上文所述的用于芯片分離的劃線之外，使晶片中的芯片變薄還可用于從晶片的背側(cè) 暴露電路以獲得額外的芯片互連性。圖3C展示如上文所述的第一垂直連通通道344和 第二垂直連通通道346。在一個實施例中，變薄工藝以貫穿晶片互連的形式暴露垂直連 通通道，以準許貫穿芯片互連性。
與芯片邊緣互連性相反的貫穿芯片互連性的一個優(yōu)點包含可能的增加的互連性密 度。多芯片堆疊中的芯片之間的芯片邊緣連接受芯片邊緣底材面的量限制。相反，貫穿 芯片連接可穿過每一芯片的平面內(nèi)的任何可用位置。在一個實施例中，使用芯片邊緣連 接和貫穿芯片連接兩者來在多芯片堆疊中的芯片之間連通。盡管描述了貫穿芯片互連， 但僅使用芯片邊緣連接的實施例也在本發(fā)明的范圍內(nèi)。
圖4展示使用上文所述的方法形成的芯片堆疊400的一個實施例。在一個實施例中， 底部芯片410包含高良率芯片，例如再分布電路芯片。展示許多存儲器芯片420位于再 分布電路芯片410之上。邏輯芯片430 (例如處理器芯片)堆疊在芯片堆疊400之上。在一個實施例中，九個存儲器芯片420堆疊在底部芯片410之上，其中單個邏輯芯片430 堆疊在存儲器芯片420之上。其它實施例包含單個堆疊400中的多個再分布電路芯片、 單個堆疊400中的多個邏輯芯片430以及堆疊400的許多不同堆疊次序中的任何一者。 首先放置再分布電路芯片提供了高良率基底晶片，其如上文所述增加制造良率。將至少 一個邏輯芯片430放置在堆疊400的外表面上允許增加對堆疊中較熱運行芯片中的一者 的冷卻。
圖5展示包含多個邏輯芯片(例如多個處理器)的芯片堆疊500。再次將兩個或兩 個以上再分布電路芯片512用作基底，其中兩個或兩個以上邏輯芯片510安裝在再分布 電路芯片512之上。接著將許多存儲器芯片520堆疊在所述兩個或兩個以上邏輯芯片510 之上。
雖然描述了本發(fā)明實施例的許多優(yōu)點，但上述列舉無意為詳盡的。盡管本文已說明 并描述了具體實施例，但所屬領(lǐng)域的技術(shù)人員將了解，適合于實現(xiàn)同一目的的任何布置 均可替代所展示的具體實施例。本申請案意在涵蓋本發(fā)明的任何修改或變化。將理解， 上文的描述意在為說明性的而非限制性的。所屬領(lǐng)域的技術(shù)人員在審閱上文的描述后將 明白上述實施例的組合以及其它實施例。本發(fā)明的范圍包含其中使用上述結(jié)構(gòu)和方法的 任何其它應用。應參考所附權(quán)利要求書連同所述權(quán)利要求書被給予的均等物的完整范圍 來確定本發(fā)明的范圍。
權(quán)利要求
1.一種形成半導體結(jié)構(gòu)的方法，其包括將第一晶片附接到第二晶片，所述第二晶片包含多個半導體芯片；從所述第一晶片的表面移除至少一個選定半導體芯片；以及用至少一個替換半導體芯片來替換所述所移除的半導體芯片。
2. 根據(jù)權(quán)利要求1所述的方法，其進一步包括將所述第一晶片形成為僅包含再分布電 路。
3. 根據(jù)權(quán)利要求1所述的方法，其進一步包括將所述多個半導體芯片選擇為包含存儲 器芯片。
4. 根據(jù)權(quán)利要求3所述的方法，其進一步包括將所述存儲器芯片選擇為包含DRAM 芯片。
5. 根據(jù)權(quán)利要求1所述的方法，其進一步包括將所述多個半導體芯片選擇為包含邏輯 心片。
6. 根據(jù)權(quán)利要求5所述的方法，其進一步包括將所述邏輯芯片選擇為包含靜態(tài)隨機存 取存儲器。
7. 根據(jù)權(quán)利要求1所述的方法，其中將第一晶片附接到第二晶片包含使用受控芯片坍 塌連接結(jié)構(gòu)來耦合所述芯片之間的輸入/輸出區(qū)。
8. 根據(jù)權(quán)利要求1所述的方法，其中將第一晶片附接到第二晶片包含使用金到金接合 連接結(jié)構(gòu)來耦合所述芯片之間的輸入/輸出區(qū)。
9. 根據(jù)權(quán)利要求1所述的方法，其中將所述第一晶片附接到第二晶片包含使用焊墊冶 金術(shù)限制提離連接結(jié)構(gòu)來耦合所述芯片之間的輸入/輸出區(qū)。
10根據(jù)權(quán)利要求9所述的方法，其中將第一晶片附接到第二晶片包含使用TiNiCuAu 連接結(jié)構(gòu)來耦合所述芯片之間的輸入/輸出區(qū)。
11. 根據(jù)前述權(quán)利要求中任一權(quán)利要求所述的方法，其進一步包括將第三晶片附接到所 述第二晶片，所述第三晶片包含第二多個半導體芯片；從所述第三晶片的表面移除所述第二多個中的至少一個選定半導體芯片；以及 用至少一個替換半導體芯片來替換所述所移除的半導體芯片。
12. 根據(jù)權(quán)利要求11所述的方法，其中所述第一晶片僅包含再分布電路，所述第二晶 片僅包含存儲器芯片，且所述第三晶片僅包含邏輯芯片。
13. 根據(jù)前述權(quán)利要求中任一權(quán)利要求所述的方法，其進一步包含使個別芯片堆疊與所 述堆疊半導體晶片分離。
14. 根據(jù)權(quán)利要求13所述的方法，其中個別芯片堆疊包含堆疊九個堆疊存儲器芯片。
15. 根據(jù)權(quán)利要求11所述的方法，其進一步包括在后續(xù)晶片附接之前使至少一個晶片 變薄。
16. 根據(jù)權(quán)利要求13所述的方法，其中分離個別芯片堆疊包含將臨時固持件晶片附接 到所述邏輯晶片。
17. —種形成電子系統(tǒng)的方法，其包括形成半導體結(jié)構(gòu)，其包含堆疊并互連許多半導體晶片，其包含將許多存儲器晶片堆疊在起始晶片上； 將至少一個邏輯晶片附接到所述存儲器晶片；其中在所述堆疊工藝期間，移除并替換所述許多半導體晶片的一者或一者以 上中的選定芯片；使個別芯片堆疊與所述許多半導體晶片分離； 將所述半導體結(jié)構(gòu)耦合到系統(tǒng)電路，所述系統(tǒng)電路包含顯示器屏幕和輸入裝置；以及將冷卻系統(tǒng)耦合到所述半導體結(jié)構(gòu)。
18. 根據(jù)權(quán)利要求17所述的方法，其中將冷卻系統(tǒng)耦合到所述半導體結(jié)構(gòu)包含使冷卻 流體流經(jīng)芯片與間隔在所述芯片之間的互連結(jié)構(gòu)之間的間隙。
19. 根據(jù)權(quán)利要求18所述的方法，其中使冷卻流體流經(jīng)間隙包含使經(jīng)加壓氣體流經(jīng)間
20. 根據(jù)權(quán)利要求19所述的方法，其中所述經(jīng)加壓氣體包含氫氣。
21. 根據(jù)權(quán)利要求20所述的方法，其中所述經(jīng)加壓氣體包含氦氣。
22. 根據(jù)權(quán)利要求18所述的方法，其中使冷卻流體流經(jīng)間隙包含使超臨界流體流經(jīng)間 隙。
23. 根據(jù)權(quán)利要求18所述的方法，其中使冷卻流體流經(jīng)間隙包含使液體流經(jīng)間隙。
全文摘要
本發(fā)明展示用于多芯片堆疊的方法和裝置。本發(fā)明展示一種方法，其通過在將晶片切成個別芯片之前堆疊晶片來將多個芯片組合成堆疊。所展示的方法在組合工藝期間提供有缺陷芯片的移除及其替換，以改進制造良率。
文檔編號H01L21/98GK101553917SQ200780038876
公開日2009年10月7日 申請日期2007年10月17日 優(yōu)先權(quán)日2006年10月19日
發(fā)明者保羅·A·法勒 申請人:美光科技公司