專利名稱：薄膜晶體管及其制造方法
技術領域：
本發(fā)明涉及薄膜晶體管及其制造方法，并且尤其涉及包括氧化 物半導體薄膜層的薄膜晶體管及其制造方法。
背景技術：
很多年以來就已經知道比如氧化鋅或氧化鎂鋅之類的氧化物 具有作為半導體(活性層)的極好性質。近年來，對利用這些化合 物的半導體薄膜層的研究和開發(fā)非?；钴S，目的是將這種半導體薄 膜層應用于電子設備，比如薄膜晶體管(下文中縮寫為TFT)、發(fā) 光設備以及透明導電膜。包括由氧化鋅或氧化鎂鋅制成的半導體薄膜層的氧化物TFT 具有比主要用于液晶顯示的包括非晶硅(a-Si-H)半導體薄膜層的 非晶硅TFT更大的電子遷移率和更好的TFT性質。氧化物TFT的 另一優(yōu)點是能期望高的電子遷移率，因為即使在溫度低至室溫時也 能形成晶體薄膜。這些優(yōu)點已經鼓勵了氧化物TFT的開發(fā)。已經報道了使用氧化物半導體薄膜層的TFT，比如底柵 (bottom gate)型TFT (參見例如日本專利公開No. 2005-033172和No. 2004-349583)和頂柵(top gate)型TFT。底柵型TFT包括例如置于基片上的柵電極、柵絕緣膜、源/漏 電極和氧化物半導體薄膜層的疊層，并且以這個順序層疊。另一方面，頂柵型TFT例如包括置于基片上的源/漏電極、氧 化物半導體薄膜層、柵絕緣膜和柵電極的疊層，并且以這個順序層 疊。在底柵和頂柵型TFT中，每個源/漏電極和主要包括氧化鋅的 氧化物半導體薄膜層之間需要足夠的接觸以確保高電流的驅動力。在一種常規(guī)方法中，電阻低于氧化物半導體薄膜層的源/漏區(qū) 域提供來改進源/漏電極和氧化物半導體薄膜層之間的接觸性質。圖9A示出了根據(jù)常規(guī)方法提供的作為TFT —個例子的 TFT500。 TFT500具有一對夾在布置在基片101上的氧化物半導體 薄膜層103和一對源/漏電極102之間的低電阻導電薄膜110。由于 低電阻導電薄膜110具有比氧化物半導體薄膜層103要低的電阻， 它們改進了每個源/漏電極102和氧化物半導體薄膜層103之間的 接觸。氧化物半導體薄膜層103布置在低電阻導電薄膜110上和基 片101暴露于該對低電阻導電薄膜110之間的區(qū)域上，同時低電阻 導電薄膜110的外周邊110a (參見圖9B下述的平面圖)仍然沒有 被覆蓋。氧化物半導體薄膜層103的所有暴露表面用柵絕緣膜104 覆蓋。柵電極106布置在柵絕緣膜104之上。圖9B是圖9A所示 TFT500的布置的平面圖。在圖9B中，兩個TFT500平行地對齊。 圖9A是沿著圖9B中IXA-IXA線的橫截剖視圖。為了清楚起見， 圖9B省略了圖9A中示出的柵絕緣膜104。在TFT500的制造中，首先圖案化一對源/漏電極102，然后形 成低電阻導電薄膜110。利用光刻技術將低電阻導電薄膜110分為多個彼此間隔開的低電阻導電薄膜110。于是，低電阻導電薄膜110的外周邊U0a(圖9B中的交叉陰影線)從氧化物半導體薄膜層103 的外輪廓突出。如圖9B所示，TFT的氧化物半導體薄膜層之間至 少需要一個距離D (距離D二寬度A+間隙B+寬度A)。較窄的距 離D是優(yōu)選地以便獲得TFT更高的集成度。寬度A由校準儀的掩 模對準精度來限定，換言之由低電阻導電薄膜iio和氧化物半導體 薄膜層103的光刻中的對準精度來限定。對準精度越高，寬度A 就變得越小。另一方面，間隙B由圖案化低電阻導電薄膜110期間 的最小分辨率來限定。最小分辨率越高，間隙B就變得越小。在使 用用于LCD的常規(guī)校準儀時，由對準精度所決定的寬度A為大約 1.5 um，由最小分辨率所決定的間隙B為大約4.0um。因此在常 規(guī)的TFT 500中，氧化物半導體薄膜層103之間的距離D大約為 7.0 y m (1.5 ii m+4.0 u m+1.5 u m)(參見圖9B)。另一方面，在不包括低電阻導電薄膜的TFT的制造中，氧化 物半導體薄膜層平放在多個TFT的源/漏電極上，然后圖案化氧化 物半導體薄膜層。因此，根據(jù)掩模對準精度在TFT500中所需要的 寬度A就不是必須的。因而，從距離D中消除了寬度A，因此距 離D僅包括間隙B。如上所述，對于不包括低電阻導體薄膜的TFT，相鄰氧化物半 導體薄膜層中間的距離D等于間隙B，而對于包括低電阻導體薄膜 的TFT (例如TFT500)，氧化物半導體薄膜層之間的距離D等于 寬度A、間隙B和寬度A之和(寬度A+間隙B+寬度A)。換言之， 在包括低電阻導體薄膜的TFT (例如TFT500)中，為了改進接觸性質，低電阻導體薄膜iio迫使氧化物半導體薄膜層之間的間隙更寬，這導致了獲得高集成度TFT的難度。考慮到上述問題，本發(fā)明的一個目標是通過消除寬度A來減小 氧化物半導體薄膜層之間的距離D以增大薄膜晶體管的集成度。根據(jù)本發(fā)明的一個方面， 一種薄膜晶體管包括基片和一對形成 于基片上的源/漏電極(即源電極和漏電極)，在該對源/漏電極之間 限定出間隙。 一對低電阻導電薄膜設置為使得每個低電阻導電薄膜 覆蓋源/漏電極之一的至少一部分。低電阻導電薄膜之間限定出間 隙。氧化物半導體薄膜層連續(xù)地形成于該對低電阻導電薄膜的上表 面上，并且沿著限定于低電阻導電薄膜之間的間隙延伸以用作溝 道。氧化物半導體薄膜層的側面和低電阻導電薄膜的相應側面在溝 道的溝道寬度方向上彼此相一致。根據(jù)本發(fā)明一個方面的薄膜晶體管的制造方法包括在基片上形成一對源/漏電極；在源/漏電極上形成由氧化物制成的低電阻導 電薄膜；以及沿著限定于低電阻導電薄膜之間的間隙和在低電阻導 電薄膜的上表面上形成用作溝道的氧化物半導體薄膜層。蝕刻低電 阻導電薄膜和氧化物半導體薄膜層以使得氧化物半導體薄膜層的 側面和低電阻導電薄膜的相應側面在溝道的溝道寬度方向上彼此 相一致。


本發(fā)明的其它特點和優(yōu)點將從下面結合附圖的詳細描述中變 得很明顯。圖1A至1C示出了本發(fā)明第一實施例的薄膜晶體管。圖1A是 本發(fā)明的晶體管沿著圖1C中線IA-IA的橫截剖視圖；圖1B是根 據(jù)第一實施例的薄膜晶體管在形成源/漏電極和低電阻導電薄膜之 后的布置的平面圖；和圖1C是根據(jù)第一實施例的薄膜晶體管的布10置的平面圖。圖2A至2D是示出根據(jù)本發(fā)明第一實施例的薄膜晶體管的制 造方法的步驟的橫截剖視圖。圖2A是根據(jù)第一實施例的薄膜晶體 管在基片上形成源/漏電極和低電阻導電薄膜之后的橫截剖視圖； 圖2B是根據(jù)第一實施例的薄膜晶體管在覆蓋氧化物半導體薄膜層 之后的橫截剖視圖；圖2C是根據(jù)第一實施例的薄膜晶體管在執(zhí)行 蝕刻之后的橫截剖視圖；圖2D是根據(jù)第一實施例的薄膜晶體管在 層疊柵絕緣膜和柵電極之后的橫截剖視圖；和圖2E是在層疊接觸 部件、外部源/漏電極和顯示電極之后的橫截剖視圖。圖3是根據(jù)本發(fā)明第二實施例的薄膜晶體管的橫截剖視圖。圖4A至4D是示出根據(jù)本發(fā)明第二實施例的薄膜晶體管的制 造方法的步驟的橫截剖視圖。圖4A是根據(jù)第二實施例的薄膜晶體 管在基片上形成源/漏電極、低電阻導電薄膜和氧化物半導體薄膜 層之后的橫截剖視圖；圖4B是根據(jù)第二實施例的薄膜晶體管在形 成第一絕緣膜之后的橫截剖視圖；圖4C是根據(jù)第二實施例的薄膜 晶體管在執(zhí)行蝕刻之后的橫截剖視圖；和圖4D是根據(jù)第二實施例 的薄膜晶體管在層疊第二柵絕緣膜和柵電極之后的橫截剖視圖。圖5是根據(jù)本發(fā)明第三實施例的薄膜晶體管的橫截剖視圖。圖6A至6D是示出根據(jù)本發(fā)明第三實施例的薄膜晶體管的制 造方法的步驟的橫截剖視圖。圖6A是根據(jù)第三實施例的薄膜晶體 管在基片上形成柵電極和柵絕緣膜之后的橫截剖視圖；圖6B是根 據(jù)第三實施例的薄膜晶體管在形成源/漏電極、低電阻導體薄膜和 氧化物半導體薄膜層之后的橫截剖視圖；圖6C是根據(jù)第三實施例 的薄膜晶體管在執(zhí)行蝕刻之后的橫截剖視圖；和圖6D是根據(jù)第三實施例的薄膜晶體管在形成覆蓋絕緣膜之后的橫截剖視圖。圖7是根據(jù)本發(fā)明第四實施例的薄膜晶體管的橫截剖視圖。圖8A至8D是示出根據(jù)本發(fā)明第四實施例的薄膜晶體管的制 造方法的步驟的橫截剖視圖。圖8A是根據(jù)第四實施例的薄膜晶體 管在基片上形成柵電極和柵絕緣膜之后的橫截剖視圖；圖8B是根 據(jù)第四實施例的薄膜晶體管在形成源/漏電極、低電阻導體薄膜、 氧化物半導體薄膜層和第一覆蓋絕緣膜之后的橫截剖視圖；圖8C 是根據(jù)第四實施例的薄膜晶體管在執(zhí)行蝕刻之后的橫截剖視圖；和 圖8D是根據(jù)第四實施例的薄膜晶體管在形成第二覆蓋絕緣膜之后 的橫截剖視圖。圖9示出了常規(guī)薄膜晶體管的一個例子。圖9A是沿著圖9B 中線IXA-IXA的橫截剖視圖，并且圖9B是圖9所示常規(guī)薄膜晶體 管的布置的平視圖。
具體實施方式
圖1A-1C是根據(jù)本發(fā)明第一實施例的薄膜晶體管的視圖。圖 1A是沿著圖1C中線IA-IA的橫截剖視圖。圖1B示出了處于形成 源/漏電極和低電阻導電薄膜之后和用氧化物半導體薄膜層覆蓋 TFT100之前的制造階段中的TFT100。在圖1B中，多個(附圖中 為兩個)TFT100平行地對齊，以便于集成。圖1C是描述后續(xù)工序 的平面圖。下面將主要參照圖1A以及圖1B和圖1C描述本發(fā)明的 第一實施例。這里使用的"溝道長度方向"指的是垂直于溝道寬度的方向。 溝道長度方向是圖1A中的從右向左方向。這里使用的"溝道寬度 方向"指的是圖1C中的上下方向。根據(jù)本發(fā)明第一實施例的薄膜晶體管100包括基片1、 一對源/ 漏電極2、 一對低電阻導電薄膜IO、氧化物半導體薄膜層3、柵絕緣膜4、柵電極6、接觸部件7a、 一對外部源/漏電極2a和顯示電 極8，它們按照圖1A所示的順序層疊。薄膜晶體管100，如圖1所示，形成于由玻璃(主要包括Si02 和Al203的非堿性玻璃)制成的基片l上。用于基片l的材料并不 限于玻璃，并且其它絕緣材料，比如覆蓋有絕緣體的塑料和覆蓋有 絕緣體的金屬箔，可用來形成根據(jù)本發(fā)明的基片1。該對源/漏電極2層疊在基片1的上表面上。源/漏電極2包括 彼此間隔開的源電極和漏電極。源/漏電極2由金屬制成。導體的氧化物，比如通常用作源/漏 電極的氧化銦錫(ITO)和n+ZnO，優(yōu)選地不用于本發(fā)明的源/漏電 極2中，因為導電的氧化物(比如ITO或n+ZnO)在蝕刻氧化物 半導體薄膜層和低電阻導體薄膜時將會被蝕刻。源/漏電極2在溝道寬度方向(圖1C中的上下方向)上的長度 優(yōu)選地等于或小于氧化物半導體薄膜層3在溝道寬度方向上的長 度。如果源/漏電極2在溝道寬度方向上的長度大于氧化物半導體 薄膜層3在溝道寬度方向上的長度，那么這就阻止了在多個TFT 如圖1C所示那樣集成時薄膜晶體管的高集成度。源/漏電極2可形成為Ti、 Cr、 Ta、 Mo、 W、 Al、 Cu和Ni的 單層或者這些材料中兩種或更多的層疊體，或者作為包含Ti、 Cr、 Ta、 Mo、 W、 Al、 Cu、 Si和Ni之中一種或多種的合金。合金的具 體例子舉例來說包括TiW、 TaW、 MoW、 MoSi、 AlCu、 AlSi和NiSi。源/漏電極2的厚度舉例來說(不過并不限于此)可以為30至 150nm (在源/漏電極2與圖1中的上下方向相應的層的高度方向 上)。低電阻導電薄膜10以圖1B所示的方式形成于該對源/漏電極2上。低電阻導電薄膜IO可以是舉例來說主要包括氧化銦錫(ITO) 或摻雜有鎵(Ga)或鋁(Al)的氧化鋅或類似物的薄膜。如果氧化 物半導體薄膜層3主要包括氧化鋅，則低電阻導電薄膜IO可由沒 有引入雜質的無雜質氧化鋅(intrinsic ZnO)制成。在低電阻導電 薄膜10由沒有引入雜質的無雜質氧化鋅制成時，低電阻導電薄膜 10中的氧化鋅的晶粒尺寸必須大于氧化物半導體薄膜層3中的氧 化鋅的晶粒尺寸。氧化鋅的晶粒尺寸可通過在膜形成期間施加高頻 偏壓或者通過在膜形成期間改變膜形成條件來調節(jié)。低電阻導電薄膜10的電阻高于源/漏電極2的電阻并且低于氧 化物半導體薄膜層3的電阻。因此，源/漏電極2和氧化物半導體 薄膜層3之間的接觸性質就通過使用低電阻導電薄膜10而得到改 進。由氧化物半導體形成的氧化物半導體薄膜層3布置為使得在每 個低電阻導電薄膜10上和該對源/漏電極2之間形成溝道。氧化物 半導體薄膜層3可以是主要包括氧化鋅的氧化物半導體。如同這里 使用的， 一種主要包括氧化鋅的氧化物半導體包括無雜質氧化鋅、 摻雜有p型摻雜物(比如Li、 Na、 N、 C)的氧化鋅、摻雜有n型 摻雜物(比如B、 Al、 Ga、 In)的氧化鋅以及摻雜有Mg、 Be的氧 化鋅。氧化物半導體薄膜層3可以是非晶氧化物半導體，比如IGZO (In-Ga-Zn-0)。氧化物半導體薄膜層3覆蓋每個低電阻導電薄膜10的整個上 表面。至少低電阻導電薄膜10在溝道長度方向上延伸的側面10a (參見圖1C)與氧化物半導體薄膜層3的側面一致地定位。氧化物半導體薄膜層3的厚度可以是舉例來說(不過并不限于 此)大約25至200nm，并且優(yōu)選地大約為50至100nm (在源/漏 電極2的層的高度方向上，相當于圖1中的上下方向)。在本發(fā)明中，低電阻導電薄膜10和氧化物半導體薄膜層3在 溝道寬度方向上以自對準的方式形成，如圖1C所示，因此在從上 面看時氧化物半導體薄膜層3下面的低電阻導電薄膜10不可見。 換言之，低電阻導電薄膜10的整個上表面由氧化物半導體薄膜層 3覆蓋。因而，根據(jù)低電阻導電薄膜10和氧化物半導體薄膜層3 之間的掩模對準精度而提供于相鄰的氧化物半導體薄膜層3之間 的間隔(上述針對圖9B的寬度A)不是必要的。因此，可以將低 電阻導電薄膜IO之間的距離(間隔)縮短到校準儀的最小線寬度 (上述針對圖9B的間隙B)并且這使得能實現(xiàn)薄膜晶體管100的 高集成度。常規(guī)TFT500 (參見圖9)和根據(jù)本發(fā)明第一實施例的TFT100 之間的具體比較如下所述。如上所述，TFT500通過在每個TFT上圖案化低電阻導電薄膜 (110)并然后形成氧化物半導體薄膜層(103)來制造。因此，氧 化物半導體薄膜層(103)之間的距離(間隔)限定為間隙B+2X 寬度A (這里間隙B是由最小分辨率所確定的寬度，并且寬度A 是由低電阻導電薄膜(110)和氧化物半導體薄膜層(103)的光刻 對準精度所確定的區(qū)域的寬度)。如上針對圖9B所述的，在使用用 于LCD的常規(guī)校準儀時，由對準精度所決定的寬度A為大約1.5 um，并且由最小分辨率所決定的間隙B為大約4.0um。因此，在 常規(guī)的TFT500中，氧化物半導體薄膜層(103)之間的距離D大 約為7.0 um (1.5u m+4.0u m+1.5um)(參見圖9B)。另一方面，在根據(jù)本發(fā)明的TFT100的制造中，低電阻導電薄 膜10如圖1B所示形成于TFT100的多對源/漏電極2上(在圖1B 所示的例子中為兩對)。然后氧化物半導體薄膜層3覆蓋在低電阻 導電薄膜10上。氧化物半導體薄膜層3和低電阻導電薄膜10隨后以自對準的方式一起蝕刻以使得低電阻導電薄膜10的側面10a具 有與氧化物半導體薄膜層3的側面相同的形狀從而低電阻導電薄 膜IO和氧化物半導體薄膜層3的側面的位置彼此一致。因此，盡 管由對準精度所確定的寬度A在常規(guī)TFT500中是必須的，然而寬 度A在本發(fā)明的TFTIOO中不是必須的。TFTIOO的相鄰氧化物半 導體薄膜層3之間的距離可以降低到等于由最小分辨率所確定的 間隙B(4.0um)。因此，根據(jù)本發(fā)明的TFT100使得能得到幾乎兩 倍于常規(guī)TFT500的高集成度。柵絕緣膜4形成為覆蓋氧化物半導體薄膜層3的上表面和側面。柵絕緣膜4可以是氧化硅(SiOx)膜、氮氧化硅(SiON)膜、 氮化硅(SiNx)膜或者利用氧或含氧化合物而摻雜有氧的氮化硅 (SiNx)膜。優(yōu)選地，柵絕緣膜4由利用氧或含氧化合物(例如 N20)而摻雜有氧的氮化硅(SiNx)膜所形成。這種摻雜的氮化硅 膜具有比氧化硅化合物(SiOx)或氮氧化硅(SiON)更高的介電 常數(shù)。因此，如果TFT100具有由摻雜有氧的SiNx膜制成的柵絕緣 膜4，那么柵絕緣膜就具有高的介電常數(shù)和對氧化物半導體薄膜層 3而言極好的保護作用。柵電極6形成于柵絕緣膜4上。柵電極6被構造成根據(jù)施加于 薄膜晶體管的柵電壓(gate voltage)控制氧化物半導體薄膜層3中 的電子濃度。柵電極6由金屬膜制成，比如包含Cr或Ti的膜。沿著溝道長度方向，柵電極6的外端6b定位在低電阻導電薄 膜10的內端10c的外側。每個外部源/漏電極2a經由接觸部件7a連接至相應的源/漏電 極2。16顯示電極8用來經由薄膜晶體管將電壓施加于液晶顯示器中的 液晶。顯示電極8由導電的氧化物薄膜形成，比如氧化銦錫(ITO) 薄膜等，因為其必須對可見光具有高的透射性。參照圖2A-2E，下面將描述根據(jù)本發(fā)明第一實施例的薄膜晶體 管(TFT)的制造方法。首先，如圖2A所示，源/漏電極2形成于基片1上。在多個 TFT平行地布置于基片1上的情況下，圖案化相應成對數(shù)目的源/ 漏電極2，如圖1B所示(其中示出了與兩個TFT相應的兩對源/ 漏電極2)。接著，厚度為例如10至100nm的低電阻導電薄膜10 借助于磁控管濺射而覆蓋在源/漏電極2和基片1上。低電阻導電 薄膜IO然后如圖1B所示那樣圖案化。在圖案化中，低電阻導電薄 膜10在與在源電極和漏電極之間延伸的間隙相應的區(qū)域(溝道相 應區(qū)域)中蝕刻。所得到的低電阻導電薄膜IO被分為第一低電阻 導電薄膜片和第二低電阻導電薄膜片。第一低電阻導電薄膜片橋接 所述多個TFT的源電極和漏電極之一 (例如源電極)，而第二低電 阻導電薄膜片橋接所述多個TFT的源電極和漏電極中的另一 個(例 如漏電極)。在這個階段中，低電阻導電薄膜10被形成為在溝道長度方向 上比低電阻導電薄膜10的最終形狀延伸得更長。低電阻導電薄膜 10的外端然后與形成于其上的氧化物半導體薄膜層3 —起蝕刻以 使得低電阻導電薄膜10的外端和氧化物半導體薄膜層3具有相同 的形狀，如下所述。如圖2B所示，氧化物半導體薄膜層3以例如大約50至100nm 的厚度覆蓋在基片1、源/漏電極2和低電阻導電薄膜10的所有暴 露表面上。在用氧化物半導體薄膜層3覆蓋之下，低電阻導電薄膜10與 氧化物半導體薄膜層3—起被蝕刻。優(yōu)選地通過干蝕刻來執(zhí)行蝕刻處理。濕蝕刻也能使用，只不過 不是優(yōu)選的，因為濕蝕刻的邊緣形成非平狀的表面，這會導致將要 形成于這些層上的柵絕緣膜4不充分的階梯式覆蓋以及增大的漏 電流。如果低電阻導電薄膜10由摻雜有鎵(Ga)或鋁(Al)的氧化 鋅或者沒有引入雜質的無雜質氧化鋅(ZnO)制成，比如CH4、 CF4、 CHF3、 Cl2之類的氣體或者包含這些氣體之一和氧氣的氣體可用于 干蝕刻中。另一方面，如果低電阻導電薄膜10由氧化銦錫(ITO) 制成，那么可以使用比如CH4或者CH4和氧氣的混合物之類的氣 體。例如，常規(guī)的活性離子蝕刻(RIE方法)或者感應耦合等離子 體(ICP)蝕刻可用于本發(fā)明的干蝕刻工藝中。低電阻導電薄膜IO 和氧化物半導體薄膜層3 —起蝕刻。于是，每個低電阻導電薄膜 10的外端10b和氧化物半導體薄膜層3的外端3b沿著溝道長度方 向的位置彼此一致，如圖2C所示。而且，低電阻導電薄膜10和氧 化物半導體薄膜層3形成為在溝道寬度方向上具有相同的形狀。低 電阻導電薄膜10和氧化物半導體薄膜層3沿著溝道寬度方向稍微 比源/漏電極2長，如圖1C所示。圖2C是示出在如上所述執(zhí)行干蝕刻之后基片1、源/漏電極2、 低電阻導電薄膜10和氧化物半導體薄膜層3的層疊體。在圖2C所 示的制造階段中，蝕刻表面(圖2C中的3b和10b)必須沿著溝道 長度方向形成于源/漏電極2相應內端2c的外側。然后源/漏電極2 用作蝕刻阻擋件(因為源/漏電極2由金屬制成，如上所述)，因此 僅低電阻導電薄膜IO和氧化物半導體薄膜層3被蝕刻。接著，利用技術并且在不降低半導體薄膜層3的電阻的條件下 在半導體薄膜層3上形成柵絕緣膜4。柵絕緣膜4可以是硅基的絕緣膜，比如氧化硅(SiOx)膜、氮 氧化硅(SiON)膜、氮化硅(SiNx)膜或者利用氧氣或者含氧化 合物作為構成元素而摻雜有氧的氮化硅(SiNx)膜。其中，利用氧 氣或者含氧化合物(例如N20)等摻雜有氧的SiNx膜是期望的， 因為這種膜的構成具有高的介電常數(shù)，并且具有防止氧氣和鋅從氧 化物半導體薄膜層3中降低或移除的極好作用。柵絕緣膜4可以為借助于等離子體增強化學蒸汽沉積(PCVD) 技術在例如基片溫度為25(TC且以4比1的流速比率使用含NH3和 SiH4的混合氣體的條件下形成的100至300nm厚的SiNx膜。如圖2D所示，柵電極6置于柵絕緣膜4上以使得柵電極6的 外端6b都定位在低電阻導電薄膜IO的相應內端10c的外側。如圖2E所示，借助于光刻術在柵絕緣膜4中打開接觸孔以暴 露部分源/漏電極2。外部源/漏電極2a分別通過接觸孔經由接觸部 件7a分別連接至源/漏電極2。在形成TFT陣列的最后步驟中，形 成由氧化銦錫(ITO)制成的顯示電極8等。圖3是示出根據(jù)本發(fā)明第二實施例的薄膜晶體管200的結構的 橫截剖視圖。根據(jù)第二實施例的TFT200具有一些與根據(jù)第一實施 例的TFT100類似的結構。這些結構用相同的附圖標記來標識。然 而，代替根據(jù)第一實施例的TFT100的柵絕緣膜4，根據(jù)第二實施 例的TFT200包括第一柵絕緣膜和第二柵絕緣膜，它們標識為第一 柵絕緣膜41和第二柵絕緣膜5。第一柵絕緣膜41形成為僅覆蓋氧化物半導體薄膜層3的上表 面。第一柵絕緣膜41設置為柵絕緣膜的一部分。第一柵絕緣膜41用作保護氧化物半導體薄膜層3不受用于制造工藝中的抗蝕劑清 除劑(resist stripper)影響的保護膜。第二柵絕緣膜5被層疊以覆蓋源/漏電極2和氧化物半導體薄膜 層3的側面以及第一柵絕緣膜41的整個上表面。由于氧化物半導 體薄膜層3的上表面由第一柵絕緣膜41覆蓋，那么就完成了對氧 化物半導體薄膜層3所有暴露表面的覆蓋。第一柵絕緣膜41和第二柵絕緣膜5可以是氧化硅(SiOx)膜、 氮氧化硅(SiON)膜、氮化硅(SiNx)膜或者利用氧氣或者含氧 化合物作為構成元素而摻雜有氧的氮化硅(SiNx)膜。優(yōu)選地，第 一柵絕緣膜41和第二柵絕緣膜5由利用氧氣或者含氧化合物而慘 雜有氧的SiNx膜構成。這種摻雜的SiNx膜具有比氧化硅化合物 (SiOx)或者氮氧化硅(SiON)更高的介電常數(shù)。第一柵絕緣膜41和第二柵絕緣膜5可以為借助于等離子體增 強化學蒸汽沉積(PCVD)工藝來形成。期望在例如基片溫度為250 。C或更低時借助于等離子體增強化學蒸汽沉積(PCVD)工藝來執(zhí) 行膜的形成。在這個溫度范圍內，不會發(fā)生氧化物半導體薄膜層的 減少或氧和鋅的移除。下面將參照圖4A-4D描述根據(jù)本發(fā)明第二實施例的薄膜晶體 管(TFT)的制造方法。首先，如圖4A所示，源/漏電極2和低電阻導電薄膜IO形成 于基片1上并且如同本發(fā)明的第一實施例。低電阻導電薄膜10形 成于多個TFT200的源/漏電極2上。氧化物半導體薄膜層3形成于 基片1、源/漏電極2和低電阻導電薄膜10的所有暴露表面上。接著，如圖4B所示，用一種方法在不降低氧化物半導體薄膜 層3電阻的條件下將第一柵絕緣膜41形成于氧化物半導體薄膜層3上。然后，光阻材料涂覆在第一柵絕緣膜41上并圖案化。利用 圖案化的光阻材料作為掩模，第一柵絕緣膜41、低電阻導電薄膜 10和氧化物半導體薄膜層3同時地被蝕刻。優(yōu)選地，在蝕刻工藝 中使用干蝕刻，因為干蝕刻的邊緣的位置彼此一致。因而在形成第 一柵絕緣膜41之后抑制了不充分的臺階式覆蓋所導致的漏電流。如同本發(fā)明的第一實施例，如果低電阻導電薄膜10由摻雜有 鎵(Ga)或鋁(Al)的氧化鋅或者沒有引入雜質的無雜質氧化鋅 (ZnO)制成，比如CH4、 CF4、 CHF3、 Cl2之類的氣體或者包含這 些氣體之一和氧氣的氣體可用于干蝕刻中。另一方面，如果低電阻 導電薄膜10由氧化銦錫(ITO)制成，那么可以使用比如CH4或 者CH4和氧氣的混合物之類的氣體。例如，在干蝕刻工藝中可以使 用普通的活性離子蝕刻(RIE方法)或者感應耦合等離子體(ICP) 蝕刻。圖4C示出了在蝕刻和移除光阻材料之后包括氧化物半導體薄 膜層3、低電阻導電薄膜10和第一柵絕緣膜41的層疊體的橫截面。 蝕刻表面3b、蝕刻表面10b和蝕刻表面41b的位置彼此一致。因 此，在形成第二柵絕緣膜5之后，維持了充分的階梯式覆蓋并且抑 制了漏電流。蝕刻表面必須形成于源/漏電極2在溝道長度方向上的各個內 端2c的外側。因而，僅第一柵絕緣膜41、低電阻導電薄膜10和氧 化物半導體薄膜層3被蝕刻。第一柵絕緣膜41不僅與氧化物半導體薄膜層3形成界面而且 還在圖案化TFT的活性區(qū)域時保護氧化物半導體薄膜層3。如果沒 有第一柵絕緣膜41，在圖案化活性層之后用抗蝕劑清除劑移除光 阻材料時，抗蝕劑清除劑就與氧化物半導體薄膜層3的表面接觸。 抗蝕劑清除劑通常會蝕刻氧化物半導體薄膜層3的表面和晶粒晶界并使之粗糙化。然而，如果氧化物半導體薄膜層3的表面上有第 一柵絕緣膜41，第一柵絕緣膜41就用作防止用于光刻工藝中的各 種液體化學物質(比如抗蝕劑清除劑)的保護膜。第一柵絕緣膜 41因此防止氧化物半導體薄膜層3的表面粗糙化。因而，維持了 氧化物半導體薄膜層3和柵絕緣膜之間充分的界面性質。參照圖4D，在圖案化TFT活性層區(qū)域之后，第二柵絕緣膜5 形成于基片1、源/漏電極2、氧化物半導體薄膜層3、低電阻導電 薄膜10和第一柵絕緣膜41的所有暴露表面上。然后在柵絕緣膜5 中打開接觸孔以暴露部分源/漏電極2。在本實施例中，期望在與第 一柵絕緣膜41類似的條件下形成第二柵絕緣膜5。由金屬膜制成的柵電極6形成于第二柵絕緣膜5上。此后，用 與柵電極6相同的材料形成外部源/漏電極2a。外部源/漏電極經由 連接部件7a連接至源/漏電極2。顯示電極8在最后步驟中形成以 形成本發(fā)明第二實施例的TFT陣列(參見圖3所示的TFT)。下面將參照圖5描述根據(jù)本發(fā)明第三實施例的薄膜晶體管。圖5是示出根據(jù)本發(fā)明第三實施例的薄膜晶體管300的結構的 橫截剖視圖。薄膜晶體管300包括基片11、柵電極12、柵絕緣膜 13、源/漏電極14、低電阻導電薄膜20、氧化物半導體薄膜層15、 覆層絕緣膜16、外部源/漏電極14a、接觸部件18a和顯示電極19。 TFT300是其中這些層按照圖5所示順序層疊的底柵型TFT。如圖5所示，薄膜晶體管300形成于基片11上。柵電極12形 成于基片11上。在這個步驟中，柵電極12置于基片11上以使得 柵電極12的外端將沿著溝道長度方向位于低電阻導電薄膜20 (下 述)的內端的外側。柵絕緣膜13層疊在基片11的整個上表面上以覆蓋柵電極12。源/漏電極14層疊在柵絕緣膜13上。源/漏電極14由金屬制成。 通常，源/漏電極由導電氧化物形成，比如氧化銦錫(ITO)和n+ZnO。 然而，在本發(fā)明，導電氧化物不是優(yōu)選的，因為由導電氧化物制成 的源/漏電極在蝕刻氧化物半導體薄膜層和低電阻導電薄膜時也被 蝕刻。源/漏電極14在溝道寬度方向上的長度優(yōu)選地等于或小于氧化 物半導體薄膜層15在溝道寬度方向上的長度。如果源/漏電極14 在溝道寬度方向上的長度大于氧化物半導體薄膜層15的長度，那 么這就阻止了在多個TFT集成時薄膜晶體管的高集成度。低電阻導電薄膜20形成于源/漏電極14上。低電阻導電薄膜 20可以是舉例來說主要包含氧化銦錫(ITO)或者摻雜有鎵(Ga) 或鋁(Al)的氧化鋅等的薄膜。如果氧化物半導體薄膜層15主要 包含氧化鋅，則低電阻導電薄膜20可由沒有雜質引入的無雜質氧 化鋅(ZnO)所制成。當?shù)碗娮鑼щ姳∧?0由沒有雜質引入的無 雜質氧化鋅制成時，低電阻導電薄膜20中的氧化鋅必須具有比氧 化物半導體薄膜層15中的氧化鋅大的晶粒尺寸。低電阻導電薄膜20的電阻高于源/漏電極14的電阻并且低于氧 化物半導體薄膜層15的電阻。因此，每個源/漏電極14和氧化物 半導體薄膜層15之間的接觸性質能通過使用低電阻導電薄膜20得 到改進。氧化物半導體薄膜層15布置為使得在每個低電阻導電薄膜20 上和低電阻導電薄膜20的電極之間形成溝道。氧化物半導體薄膜 層15可由例如主要包含氧化鋅或IGZO的氧化物半導體制成，如 同上述的氧化物半導體薄膜層3。氧化物半導體薄膜層15覆蓋低電阻導電薄膜20的整個上表23面。至少低電阻導電薄膜20的側面具有與氧化物半導體薄膜層15 的側面相同的形狀以使得它們構成平狀表面。因而，根據(jù)低電阻導電薄膜20和氧化物半導體薄膜層15之間 的掩模對準精度而提供于相鄰的氧化物半導體薄膜層15之間的間 隔(即與上述針對圖9B所述的寬度A相應的間隔)不是必要的。 因此，可以將低電阻導電薄膜20之間的距離(間隔)縮短到校準 儀的最小線寬度(即上述針對圖9B的間隙B)，這使得能實現(xiàn)薄膜 晶體管300的高集成度。覆層絕緣膜16形成為覆蓋氧化物半導體薄膜層15的上表面和 側面。外部源/漏電極14a形成為在開口于覆層絕緣膜16中的接觸 孔中經由接觸部件18a連接至源/漏電極14。顯示電極19被構造成經由薄膜晶體管將電壓施加于液晶顯示 器中的液晶。顯示電極19由導電的氧化物薄膜形成，比如氧化銦 錫(ITO)薄膜等，因為其必須對可見光具有高的透射性。參照圖6A-6D，下面將描述根據(jù)本發(fā)明第三實施例的底柵型 TFT的制造方法。如圖6A所示，柵電極12形成于由例如玻璃制成的基片11上。 然后，柵絕緣膜13形成于基片11的整個上表面上以覆蓋柵電極12。 盡管用來形成柵絕緣膜13的方法并沒有特別的限制，但是優(yōu)選地 使用等離子體增強化學蒸汽沉積(PCVD)工藝，這使得能在大面 積的基片上形成膜。參照圖6B，在形成柵絕緣膜13之后，在柵絕緣膜13的整個 上表面上形成金屬膜。金屬膜然后受到光刻處理以形成源/漏電極 14。此后，借助于磁控管濺射工藝在源/漏電極14上形成厚度為例 如大約10至100nm的低電阻導電薄膜20。然后低電阻導電薄膜20被圖案化以橋接多個TFT的源/漏電極14。更具體地，在圖案化 中，低電阻導電薄膜20在與在源電極和漏電極之間延伸的間隙相 應的區(qū)域(溝道相應區(qū)域)中進行蝕刻。所得到的低電阻導電薄膜 20被分為第一低電阻導電薄膜片和第二低電阻導電薄膜片。第一 低電阻導電薄膜片橋接例如所述多個TFT的源電極，而第二低電 阻導電薄膜片橋接例如所述多個TFT的漏電極。在這個階段中， 低電阻導電薄膜20被形成為在溝道長度方向上比低電阻導電薄膜 20的最終形狀延伸得更長。氧化物半導體薄膜層15然后覆蓋在低 電阻導電薄膜20上，如圖6B所示。
光阻材料涂覆在氧化物半導體薄膜層15的上表面上并圖案化。 利用圖案化的光阻材料作為掩模，低電阻導電薄膜20和氧化物半 導體薄膜層15同時地被蝕刻。優(yōu)選地，在蝕刻工藝中使用干蝕刻， 因為干蝕刻的邊緣形成平狀表面。因而，在形成覆層絕緣膜16之 后抑制了不充分的臺階式覆蓋所導致的漏電流。
如果低電阻導電薄膜20由摻雜有鎵(Ga)或鋁(Al)的氧化 鋅或者沒有引入雜質的無雜質氧化鋅(ZM))制成，比如CH4、 CF4、 CHF3、 Cl2之類的氣體或者包含這些氣體之一和氧氣的氣體可用于 干蝕刻中。另一方面，如果低電阻導電薄膜20由氧化銦錫(ITO) 制成，那么可以使用比如CH4或者CH4和氧氣的混合物之類的氣 體。例如，例如，常規(guī)的活性離子蝕刻(RIE方法)或者感應耦合 等離子體(ICP)蝕刻可用于本發(fā)明的干蝕刻工藝中。
圖6C是TFT300在執(zhí)行干蝕刻之后的橫截剖視圖。在此階段 中，氧化物半導體薄膜層15的蝕刻表面15b和低電阻導電薄膜20 的蝕刻表面20b必須在溝道長度方向上位于源/漏電極14的相應內 端14c的外側。源/漏電極14隨后用作蝕刻阻擋件以使得僅低電阻 導電薄膜20和氧化物半導體薄膜層15被蝕刻。在圖案化氧化物半導體薄膜層15之后，覆層絕緣膜16形成來 覆蓋氧化物半導體薄膜層15的所有暴露表面，如圖6D所示。
覆層絕緣膜16可以是氧化硅(SiOx)膜、氮氧化硅(SiON) 膜、氮化硅(SiNx)膜或者利用氧氣或者含氧化合物作為構成元素 而摻雜有氧的氮化硅(SiNx)膜。優(yōu)選地，覆層絕緣膜16由利用 氧氣或者含氧化合物(例如N20)而摻雜有氧的SiNx膜構成。這 種摻雜的SiNx膜具有比氧化硅化合物(SiOx)或者氮氧化硅(SiON) 更高的介電常數(shù)。
覆層絕緣膜16借助于等離子體增強化學蒸汽沉積(PCVD)工 藝來形成。
在形成覆層絕緣膜16之后，形成外部源/漏電極14a。外部源/ 漏電極14a經由接觸部件18a連接至源/漏電極14。顯示電極19在 最后步驟中形成以形成本發(fā)明第三實施例的TFT陣列(參見圖5 所示的TFT)。
最后，將描述本發(fā)明的第四實施例。
圖7是示出根據(jù)本發(fā)明第四實施例的薄膜晶體管400的結構的 橫截剖視圖。根據(jù)第四實施例的TFT400具有一些與根據(jù)第三實施 例的TFT300類似的結構。這些結構用相同的附圖標記來標識。然 而，代替根據(jù)第三實施例的TFT100的覆層絕緣膜16，根據(jù)第四實 施例的TFT400包括第一覆層絕緣膜和第二覆層絕緣膜，它們標識 為第一覆層絕緣膜161和第二覆層絕緣膜17。
第一覆層絕緣膜161形成為僅覆蓋氧化物半導體薄膜層15的 上表面。第一覆層絕緣膜161設置為柵絕緣膜的一部分。第一覆層 絕緣膜161用作保護氧化物半導體薄膜層15免受用于制造工藝中 的抗蝕劑清除劑影響的保護膜。
26第二覆層絕緣膜17提供來保護TFT400。第二覆層絕緣膜17 層疊來覆蓋第一覆層絕緣膜161的所有暴露表面和氧化物半導體 薄膜層15的側面。
第二覆層絕緣膜17確保了氧化物半導體薄膜層15的整個側面 被覆蓋，即使它們的一些部分沒有被第一覆層絕緣膜161所覆蓋。
第一覆層絕緣膜161和第二覆層絕緣膜17可以是是氧化硅 (SiOx)膜、氮氧化硅(SiON)膜、氮化硅(SiNx)膜或者利用 氧氣或者含氧化合物作為構成元素而摻雜有氧的氮化硅(SiNx)膜。 優(yōu)選地，第一覆層絕緣膜161和第二覆層絕緣膜17由利用氧氣或 者含氧化合物(例如N20)而摻雜有氧的SiNx膜構成。這種摻雜 的SiNx膜具有比氧化硅化合物(SiOx)或者氮氧化硅(SiON)更 高的介電常數(shù)。
第一覆層絕緣膜161和第二覆層絕緣膜17通過例如等離子體 增強化學蒸汽沉積(PCVD)工藝來形成。
參照圖8A-8D,下面將描述根據(jù)本發(fā)明第四實施例的薄膜晶體 管(TFT)的制造方法。
首先，如圖8A所示，如同本發(fā)明的第三實施例那樣在基片11 上形成柵電極12和柵絕緣膜13。
接著，如圖8B所示，按順序在柵絕緣膜13上層疊源/漏電極 14、低電阻導電薄膜20、氧化物半導體薄膜層15和第一覆層絕緣 膜161。然后，同時蝕刻低電阻導電薄膜20、氧化物半導體薄膜層 15和第一覆層絕緣膜161。優(yōu)選地，在蝕刻工藝中使用干蝕刻，因 為干蝕刻的邊緣的位置彼此一致。因而在形成第一覆層絕緣膜161 之后抑制了不充分的臺階式覆蓋所導致的漏電流。
如同本發(fā)明的第三實施例那樣，如果低電阻導電薄膜20由摻雜有鎵(Ga)或鋁(Al)的氧化鋅或者沒有引入雜質的無雜質氧化 鋅(ZnO)制成，比如CEU、 CF4、 CHF3、 (312之類的氣體或者包含 這些氣體之一和氧氣的氣體可用于干蝕刻中。另一方面，如果低電 阻導電薄膜20由氧化銦錫(ITO)制成，那么可以使用比如CH4 或者CH4和氧氣的混合物之類的氣體。在本發(fā)明的第四實施例中， 如同本發(fā)明的第一實施例那樣，例如，在干蝕刻工藝中可以使用普 通的活性離子蝕刻(RIE方法)或者感應耦合等離子體(ICP)蝕 刻。
圖8C示出了在蝕刻和移除光阻材料之后包括氧化物半導體薄 膜層15、低電阻導電薄膜20和第一覆層絕緣膜161的層疊體的橫 截面。上述層的蝕刻表面15b、蝕刻表面20b和蝕刻表面161b的 位置彼此一致。因此，在形成第二覆層絕緣膜17之后維持充分的 臺階式覆蓋。
第一覆層絕緣膜161還在圖案化TFT的活性區(qū)域時保護氧化物 半導體薄膜層15。如果沒有第一覆層絕緣膜161，在圖案化活性層 之后用抗蝕劑清除劑移除光阻材料時，抗蝕劑清除劑就與氧化物半 導體薄膜層15的表面接觸?？刮g劑清除劑通常會蝕刻氧化物半導 體薄膜層15的表面和晶粒晶界并使之粗糙化。然而，如果氧化物 半導體薄膜層15的表面上有第一覆層絕緣膜161，第一覆層絕緣 膜161就用作防止用于光刻工藝中的各種液體化學物質(比如抗蝕 劑清除劑)的保護膜。第一覆層絕緣膜161因此防止氧化物半導體 薄膜層15的表面粗糙化。因而，維持了氧化物半導體薄膜層15和 第一覆層絕緣膜161之間充分的界面性質。
參照圖8D，在圖案化TFT的活性層區(qū)域之后，第二覆層絕緣 膜17形成于柵絕緣膜13、源/漏電極14、氧化物半導體薄膜層15、 低電阻導電薄膜20和第一覆層絕緣膜161的所有暴露表面上。然后接觸孔開口于第一覆層17中以暴露部分源/漏電極14。
然后形成經由接觸部件18a連接至源/漏電極14的外部源/漏電 極14a。接著在最后步驟中形成顯示電極19以形成本發(fā)明第四實施 例的TFT陣列(參見圖7所示的TFT)。
如上所述，根據(jù)本發(fā)明的薄膜晶體管具有極好的性能，因此其 優(yōu)選地用作液晶顯示設備等的活性元件。
權利要求
1.一種薄膜晶體管，包括基片(1，11)；一對形成于基片上的源/漏電極(2，14)，在該對源/漏電極之間限定出間隙；一對低電阻導電薄膜(10，20)，每個低電阻導電薄膜(10，20)覆蓋源/漏電極之一的至少一部分，該對低電阻導電薄膜之間限定出間隙；和氧化物半導體薄膜層(3，15)，其連續(xù)地形成于該對低電阻導電薄膜的上表面上，并且沿著限定于低電阻導電薄膜之間的間隙延伸以用作溝道；其中氧化物半導體薄膜層的側面和低電阻導電薄膜的相應側面在溝道的溝道寬度方向上彼此相一致。
2. 根據(jù)權利要求1的薄膜晶體管，其中氧化物半導體薄膜層 (3， 15)在溝道的溝道寬度方向上的長度等于或大于源/漏電極 (2， 14)在溝道寬度方向上的長度。
3. 根據(jù)權利要求1的薄膜晶體管，其中氧化物半導體薄膜層 主要包括氧化鋅。
4. 根據(jù)權利要求1的薄膜晶體管，其中源/漏電極(2， 14) 由金屬制成。
5. 根據(jù)權利要求1的薄膜晶體管，其中每個低電阻導電薄膜 (10， 20)主要包括選自于由氧化銦錫(ITO)、摻雜有鎵(Ga)的氧化鋅和摻雜有鋁(Al)的氧化鋅構成的組中的任何一個。
6. 根據(jù)權利要求1的薄膜晶體管，其中低電阻導電薄膜(IO， 20)由無雜質氧化鋅制成，并且，構成低電阻導電薄膜的氧化鋅 的晶粒尺寸比構成氧化物半導體薄膜層(3， 15)的氧化鋅的晶粒 尺寸大。
7. 根據(jù)權利要求1的薄膜晶體管，還包括置于氧化物半導體薄膜層(3)上的柵絕緣膜，柵絕緣膜(41， 5)具有雙層結構，所述雙層結構包括僅覆蓋氧化物半導體薄膜層 上表面的第一柵絕緣膜(41)和覆蓋第一柵絕緣膜上表面和側面 以及氧化物半導體薄膜層側面的第二柵絕緣膜(5)的層疊體；和置于柵絕緣膜上的柵電極(6)。
8. 根據(jù)權利要求1的薄膜晶體管，還包括置于氧化物半導體薄膜層(15)下面的柵電極(12);和置于氧化物半導體薄膜層上的覆層絕緣膜(161， 17)，所述 覆層絕緣膜具有雙層結構，所述雙層結構包括僅覆蓋氧化物半導 體薄膜層上表面的第一覆層絕緣膜(161)和覆蓋第一覆層絕緣膜 上表面和側面以及氧化物半導體薄膜層側面的第二覆層絕緣膜 (17)的層疊體。
9. 一種薄膜晶體管，包括-具有一對側面的氧化物半導體薄膜層(3， 15);一對低電阻導電薄膜(10， 20)，在該對低電阻導電薄膜之間 沿著與薄膜晶體管的溝道相應的區(qū)域限定出間隙，每個低電阻導 電薄膜具有一對側面，每個側面定位為與氧化物半導體薄膜層的相應側面相一致；和一對源/漏電極(2， 14)，每個源/漏電極都具有一對側面，每個側面定位為與低電阻導電薄膜的相應側面相一致且定位在所述 相應側面的內側。
10. —種薄膜晶體管的制造方法，包括在基片(1)上形成一對源/漏電極(2)，使得在源/漏電極之 間限定出間隙；在源/漏電極上形成低電阻導電薄膜(10)，在低電阻導電薄膜 之間限定出間隙；在低電阻導電薄膜的上表面上和在限定于低電阻導電薄膜之 間的間隙中形成氧化物半導體薄膜層(3)以使得氧化物半導體薄 膜層用作溝道；蝕刻低電阻導電薄膜和氧化物半導體薄膜層以使得低電阻導 電薄膜的側面和氧化物半導體薄膜層的相應側面在溝道的溝道寬 度方向上彼此相一致；和在氧化物半導體薄膜層上安裝柵電極(6)。
11. 根據(jù)權利要求10的方法，其中氧化物半導體薄膜層主要 包括氧化鋅。
12. 根據(jù)權利要求10的方法，還包括在氧化物半導體薄膜層(3)上形成第一柵絕緣膜(41);蝕刻第一柵絕緣膜、低電阻導電薄膜(10)和氧化物半導體 薄膜層以使得低電阻導電薄膜的側面、氧化物半導體薄膜層的相 應側面和第一柵絕緣膜的相應側面至少在溝道寬度方向上彼此相 一致，并且使得低電阻導電薄膜、氧化物半導體薄膜層和第一柵 絕緣膜的相應外端在溝道長度方向上定位在源/漏電極(2)的內端 的外側；和在第一柵絕緣膜(6)上形成第二柵絕緣膜(5)，并且在第二 柵絕緣膜上安裝柵電極。
13. 根據(jù)權利要求10的方法，其中蝕刻是干蝕刻。
14. 一種薄膜晶體管的制造方法，包括在基片(11)上安裝柵電極(12);將柵絕緣膜(13)布置在柵電極上并在柵絕緣膜上形成一對 源/漏電極(14)，使得在源/漏電極之間限定出間隙；形成一對低電阻導電薄膜(20)，它們之間限定出間隙，每個低電阻導電薄膜覆蓋源/漏電極之一的至少一部分，并且其內端在薄膜晶體管的溝道的溝道長度方向上定位在柵電極外端的內側；在低電阻導電薄膜的上表面上和所述間隙中形成氧化物半導體薄膜層(15)以使得氧化物半導體薄膜層用作溝道；和蝕刻低電阻導電薄膜和氧化物半導體薄膜層以使得低電阻導 電薄膜的側面和氧化物半導體薄膜層的相應側面在溝道的溝道寬 度方向上彼此相一致。
15. 根據(jù)權利要求14的方法，其中氧化物半導體薄膜層主要 包括氧化鋅。
16. 根據(jù)權利要求14的方法，還包括在氧化物半導體薄膜層(15)上形成第一覆層絕緣膜(161);蝕刻第一覆層絕緣膜、低電阻導電薄膜(20)和氧化物半導 體薄膜層，使得低電阻導電薄膜的側面、氧化物半導體薄膜層的 相應側面和第一柵絕緣膜的相應側面至少在溝道寬度方向上彼此 相一致；和在第一覆層絕緣膜上形成第二覆層絕緣膜(17)。
17. 根據(jù)權利要求14的方法，其中蝕刻是干蝕刻。
18. —種薄膜晶體管的制造方法，包括形成預定數(shù)目的源/漏電極(2， 14)對，每對源/漏電極包括 沿著溝道相應區(qū)域在其間限定出間隙并且與相鄰對具有間隔的源 電極和漏電極；形成一對沿著溝道相應區(qū)域在其間限定出間隙的低電阻導電 薄膜(10， 20)，其中一個低電阻導電薄膜覆蓋源電極，另一個低 電阻導電薄膜覆蓋漏電極；在該對低電阻導電薄膜上、溝道相應區(qū)域上以及所述間隔上 形成氧化物半導體薄膜層(3， 15);和蝕刻氧化物半導體薄膜層和低電阻導電薄膜，以將它們中的 每個沿著在多對源/漏電極之間限定的間隔分為預定數(shù)目的氧化物 半導體薄膜層片和低電阻導電薄膜片，以使得相應氧化物半導體 薄膜層片的側面被定位成與相應氧化物半導體薄膜層片的側面相 一致。
19. 根據(jù)權利要求18的方法，其中形成該對低電阻導電薄膜 (10, 20)的步驟包括蝕刻低電阻導電薄膜以將該對低電阻導電薄膜形成為其外端定位在低電阻導電薄膜最終形狀的外端的外
全文摘要
一種薄膜晶體管包括基片(1，11)和一對形成于基片上且在其間限定出間隙的源/漏電極(2，14)(即源電極和漏電極)。一對低電阻導電薄膜(10，20)設置為使得每個低電阻導電薄膜覆蓋源/漏電極之一的至少一部分。低電阻導電薄膜在其間限定出間隙。氧化物半導體薄膜層(3，15)連續(xù)地形成于該對低電阻導電薄膜的上表面上并且沿著限定于低電阻導電薄膜之間的間隙延伸以用作溝道。氧化物半導體薄膜層的側面和低電阻導電薄膜的相應側面在溝道的溝道寬度方向上彼此相一致。
文檔編號H01L29/786GK101326644SQ200780000580
公開日2008年12月17日 申請日期2007年2月2日 優(yōu)先權日2006年2月2日
發(fā)明者保刈一志, 古田守, 古田寬, 吉田基彥, 平尾孝, 平松孝浩, 松田時宜, 石井裕滿 申請人:日本財團法人高知縣產業(yè)振興中心;卡西歐計算機株式會社