專利名稱：非易失性存儲器裝置及其操作方法
技術(shù)領(lǐng)域：
示例實施例涉及一種半導(dǎo)體裝置。更具體地講，示例實施例涉及一種能 夠利用電荷存儲層存儲數(shù)據(jù)的非易失性存儲器裝置和一種操作該非易失性存 儲器裝置的方法。
背景技術(shù)：
近年來，由于半導(dǎo)體產(chǎn)品趨向小型化，使得半導(dǎo)體產(chǎn)品中使用的非易失 性存儲器裝置更加高度集成。因此，已引入具有三維結(jié)構(gòu)的非易失性存儲器
裝置來代替?zhèn)鹘y(tǒng)的平面結(jié)構(gòu)。因此，半導(dǎo)體基底已由傳統(tǒng)的體晶片型(bulk wafer type)結(jié)構(gòu)變成各種三維結(jié)構(gòu)。例如，在絕緣體上硅(SOI ， silicon-on-insulator)基底中，半導(dǎo)體層可以設(shè)置在纟色緣體(insulation body)上下。 然而，非易失性存儲器裝置可提高的集成度受到了限制。在傳統(tǒng)的平面 非易失性存儲器裝置和/或傳統(tǒng)的三維非易失性存儲器裝置中，源漏區(qū)(source and drain region)仍然占據(jù)著大面積。具體地講，即使在傳統(tǒng)的具有NAND結(jié) 構(gòu)的非易失性存儲器裝置(在集成度方面是有利的)中，源漏區(qū)也占據(jù)著大面 積，從而限制了集成度的提高。

發(fā)明內(nèi)容
示例實施例提供了一種高度集成的非易失性存儲器裝置。 示例實施例還提供了 一種操作該非易失性存儲器裝置的方法。 提供了 一種包括半導(dǎo)體層的非易失性存儲器裝置的示例實施例。多個上 控制柵電極布置在半導(dǎo)體層的上方。多個下控制柵電極布置在半導(dǎo)體層的下 方，多個上控制柵電極和多個下控制柵電極交替地設(shè)置。多個上電荷存儲層 置于半導(dǎo)體層和上控制柵電極之間。多個下電荷存儲層置于半導(dǎo)體層和下控
制柵電極之間。
根據(jù)示例實施例， 一種非易失性存儲器裝置還可包括電連接到半導(dǎo)體層 的串擦除電極。
根據(jù)示例實施例， 一種非易失性存儲器裝置還可包括串選擇電極和源極 選擇電極，其中，串選擇電極和源極選擇電極形成在半導(dǎo)體層的上方或下方， 并布置在多個上控制柵電極的兩個外側(cè)和多個下控制柵電極的兩個外側(cè)。
根據(jù)示例實施例， 一種非易失性存儲器裝置還可包括源漏區(qū)，該源漏區(qū) 限定在串選擇電極和源極選擇電極的兩側(cè)的半導(dǎo)體層中。源漏區(qū)可被限定在 半導(dǎo)體層的在上控制柵電極的外側(cè)和下控制柵電極的外側(cè)的部分處。
另 一示例實施例提供了 一種包括按行布置的多層半導(dǎo)體層的非易失性存 儲器裝置。多個上控制柵電極按列布置在多層半導(dǎo)體層的上方。多個下控制 柵電極按列布置在多層半導(dǎo)體層的下方，并且多個上控制柵電極和多個下控 制柵電極交替地設(shè)置。多個上電荷存儲層置于多層半導(dǎo)體層的每層和上控制 柵電極之間。多個下電荷存儲層置于多層半導(dǎo)體層的每層和下控制柵電極之 間。
又一示例實施例提供了 一種操作非易失性存儲器裝置的方法。選擇多個 上控制柵電極或多個下控制柵電極中的一個，通過向從所選擇的上控制柵電 極或所選擇的下控制柵電極施加編程電壓，對在上電荷存儲層或下電荷存儲 層中的在所選擇的上控制柵電極或所選擇的下控制柵電極下方的一個電荷存 儲層中的數(shù)據(jù)進(jìn)行編程。選擇多個上控制柵電極或多個下控制柵電極中的一 個，通過向所選4奪的上控制柵電極或所選4奪的下控制柵電極施加讀取電壓， 對在所選擇的上控制柵電極或所選擇的下控制柵電極下方的上電荷存儲層或 下電荷存儲層的數(shù)據(jù)進(jìn)行讀取。
一種方法的示例實施例還可包括通過向電連接到半導(dǎo)體層的串擦除電極 施加擦除電壓，基本同時地擦除存儲在上電荷存儲層和下電荷存儲層中的數(shù) 據(jù)。


通過參照附圖來閱讀詳細(xì)的描述，示例實施例的上述和其它特征、方面
及優(yōu)點將變得更清楚，在附圖中
圖1是示出了非易失性存儲器裝置的示例實施例的剖視圖； 圖2是示出了非易失性存儲器裝置的另 一示例實施例的平面圖； 圖3是圖1的非易失性存儲器裝置的示例實施例的局部放大剖視圖； 圖4是示出了通過仿真獲得的電位的示例分布的剖視圖，該圖有助于解 釋非易失性存儲器裝置的示例實施例的編程操作；
圖5和圖7是示出了通過仿真獲得的電位的示例分布的剖視圖，這些圖 有助于解釋非易失性存儲器裝置的示例實施例的讀取操作；
圖6和圖8是示出了通過仿真獲得的電流密度的示例分布的剖視圖，這 些圖有助于解釋非易失性存儲器裝置的示例實施例的讀取操作；
圖9是示出了通過仿真獲得的電位的示例分布的剖視圖，該圖有助于解 釋非易失性存儲器裝置的示例實施例的擦除操作。
具體實施例方式
現(xiàn)在，將參照附圖更充分地描述各種示例實施例。然而，在此公開的特 定結(jié)構(gòu)和功能方面的細(xì)節(jié)只是代表性的，出于描述示例實施例的目的，并且 本領(lǐng)域的技術(shù)人員應(yīng)該理解，示例實施例可以以許多替換的形式來實施，而 不應(yīng)該被理解為僅僅局限于在這里闡述的實施例。
應(yīng)當(dāng)理解，盡管在這里可以用術(shù)語第一、第二等來描述不同的元件，但 是這些元件不應(yīng)被這些術(shù)語所限制。這些術(shù)語僅用來將一個元件與另 一元件 區(qū)別開來。例如，在不脫離示例實施例的范圍的情況下，第一元件可被稱為 第二元件，類似地，第二元件可被稱為第一元件。如這里所使用的，術(shù)語"和 /或"包括相關(guān)的所列項的一個或多個的任意組合和全部組合。
應(yīng)該理解的是，當(dāng)元件被稱作"連接"或"結(jié)合"到另一元件時，該元 件可直接連接到或直接結(jié)合到另一元件，或者可存在中間元件。相反，當(dāng)元 件被稱作"直接連接"或"直接結(jié)合"到另一元件時，不存在中間元件。其 它用來描述元件之間的關(guān)系的詞語應(yīng)當(dāng)以同樣的方式來解釋(例如，"在...之 間"與"直接在…之間"、"鄰近的"與"直接鄰近的"等)。
這里所用的術(shù)語僅是為了描述示例實施例，而不意圖來限制示例實施例。
如這里所用的，除非上下文另外明確地指明，否則單數(shù)形式也意圖包括復(fù)數(shù)
形式。還應(yīng)該理解，術(shù)語"包含"和/或"包括"在此^吏用時，說明存在所述
特征、整體、步驟、操作、元件和/或組件，但不排除存在或添加一個或多個
其它特征、整體、步驟、操作、元件、組件和/或它們的組。
除非另有定義，否則這里所用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具 有與示例實施例所屬領(lǐng)域的普通技術(shù)人員所通常理解的意思相同的意思。應(yīng)
該進(jìn)一步理解，除非這里明確定義，否則術(shù)語(例如在通用的詞典中定義的術(shù)
語)應(yīng)被解釋為具有與相關(guān)領(lǐng)域和本公開的環(huán)境中它們的意思相 一致的意思， 而將不以理想的或過于正式的含義來解釋它們的意思。
提供以下關(guān)于附圖描述的示例實施例，使得本公開將是徹底且完全的，
標(biāo)號始終表示相同的元件。此外，在附圖中，為了清晰起見，夸大了層和區(qū) 域的厚度。
圖1是示出了非易失性存儲器裝置的示例實施例的剖視圖。
參照圖1，非易失性存儲器裝置包括布置在半導(dǎo)體層100上方的多個上
控制柵電極130a和布置在半導(dǎo)體層100下方的多個下控制柵電極130b。半導(dǎo) 體層100可包括多個區(qū)。半導(dǎo)體層100可包括一個或多個第一區(qū)105。第一 區(qū)105對應(yīng)于上控制柵電極130a下方的區(qū)域或下控制柵電極130b上方的區(qū) 域。第一區(qū)105可用作溝道區(qū)。例如，半導(dǎo)體層100的第一區(qū)105可以是硅 層或硅-鍺層。半導(dǎo)體層IOO還可包括一個或多個第二區(qū)110。 一個或多個第 二區(qū)110可對應(yīng)于源區(qū)和/或漏區(qū)?？蛇x擇地， 一個或多個第二區(qū)110可以是 布置在基底上的獨立的結(jié)構(gòu)。
例如，上控制柵電極130a可以按NAND陣列布置在半導(dǎo)體層100的第 一區(qū)105的上方，下控制柵電極130b可以按另一種NAND陣列布置在半導(dǎo) 體層100的第一區(qū)105的下方。上控制柵電極130a和下控制柵電極130b可 交替地設(shè)置。即，下控制柵電極130b可以置于兩個相鄰的上控制柵電極130a 之間。上控制柵電極130a和下控制柵電極130b的數(shù)量可按照期望的進(jìn)行選 擇，上控制柵電極130a和下控制柵電極130b的數(shù)量不限制示例實施例的范 圍。
上控制柵電極130a和下控制柵電極130b可包括導(dǎo)電層，并可與半導(dǎo)體 層100分隔開。例如，上控制柵電極130a和下控制柵電極130b包括與半導(dǎo) 體層100的第一區(qū)105分隔開的導(dǎo)電層。上控制柵電極130a和下控制柵電極 130b可具有各種寬度W。根據(jù)圖1中示出的示例實施例，上控制柵電極130a 的寬度W和下控制柵電極130b的寬度W相同。此外，上控制柵電極130a 和下控制柵電極130b可各自相互分隔開各種間隔D。根據(jù)圖1中示出的示例 實施例，間隔D相同。此外，根據(jù)示例實施例，上控制柵電極130a的分隔間 隔D可以與下控制柵電極130b的寬度W相同。
例如，假設(shè)上控制柵電極130a和下控制柵電極130b的寬度W為1F，
分隔間隔D也可以是1F。此外，假設(shè)寬度(沿著與圖1中的半導(dǎo)體層100垂 直的方向)為1F，則在一個平面(沿著與圖1中的半導(dǎo)體層垂直的方向)上，包 括上控制柵電極130a之一和下控制柵電極130b之一的一個單元的面積為2F x2F，即4F2。
然而，在修改的示例實施例中，上控制柵電極130a和下控制柵電極130b 的寬度W和分隔間隔D可按照期望的進(jìn)行選擇。例如，上控制柵電極130a 的寬度W和下控制柵電極130b的寬度W可以不同，上控制柵電極130a的 分隔間隔D和下控制4冊電才及130b的分隔間隔D可以不同。作為另 一示例， 下控制柵電極的寬度W可以小于上控制柵電極130a的分隔間隔D。
仍參照圖1,多個上電荷存儲層120a可置于上控制柵電極130a和半導(dǎo) 體層100的第一區(qū)105之間，多個下電荷存儲層120b可置于下控制柵電極 130b和半導(dǎo)體層IOO的第一區(qū)105之間。上電荷存儲層120a和下電荷存儲層 120b可用作浮柵(floating gate)或電荷捕獲層(charge trapping layer)。例如，上 電荷存儲層120a和下電荷存儲層120b可包括多晶硅層、氮化物層、量子點 (quantum dot)和/或納米晶。例如，量子點或納米晶可包括納米結(jié)構(gòu)的金屬或 硅。
在圖1中，多個上隧穿絕緣膜(upper tunnelling insulation film)115a置于上 電荷存儲層120a和半導(dǎo)體層IOO的第一區(qū)105之間，多個下隧穿絕緣膜115b 置于下電荷存儲層120b和半導(dǎo)體層100的第一區(qū)105之間。上隧穿絕緣膜 115a和下隧穿絕緣膜115b具有足以允許電荷隧穿的厚度。例如，上隧穿絕緣 膜115a和下隧穿絕緣膜115b可包括氧化物膜、氮化物膜和/或高介電常數(shù)膜。 高介電常數(shù)膜可表示介電常數(shù)大于氧化物膜和氮化物膜的介電常數(shù)的絕緣 層。
仍參照圖1，多個上阻擋絕緣膜125a置于上電荷存儲層120a和上控制 柵電極130a之間，多個下阻擋絕緣膜125b置于下電荷存儲層120b和下控制 柵電極130b之間。上阻擋絕緣膜125a和下阻擋絕緣膜125b可抑制上電荷存 儲層120a和下電荷存儲層120b的電荷反向隧穿(reversely tunnelling)到上控制 柵電極130a和下控制柵電極130b。例如，上阻擋絕緣膜125a和下阻擋絕緣 膜125b可包括氧化物膜、氮化物膜和/或高介電常數(shù)膜。
串擦除電極(string erase electrode)l35可電連接到半導(dǎo)體層100的第一區(qū) 105。在圖l中，半導(dǎo)體層IOO的第一區(qū)105形成一個串。串擦除電極135用
于向半導(dǎo)體層100的第一區(qū)105有效地施加電信號(例如，電壓)。例如，串擦
除電極135可用于去除存儲在上電荷存儲層120a和下電荷存儲層120b中的 電荷，這將在隨后進(jìn)行描述。串擦除電極135可包括導(dǎo)電層，例如，多晶硅 或金屬。
例如，在下控制柵電極130b的最外側(cè)，串擦除電極135可電連接到半導(dǎo) 體層100的第一區(qū)105。然而，在^f奮改的示例中，在上控制4冊電極130a的最 外側(cè)，串擦除電極135可電連接到半導(dǎo)體層100的第一區(qū)105。此外，在另 一修改的示例中，在上控制柵電極130a之間或在下控制柵電極130b之間， 串擦除電極135可電連接到半導(dǎo)體層100的第一區(qū)105。
串選擇電極(string selection electrode)145和源極選擇電極155可在上控制 柵電極130a的兩個外側(cè)和/或下控制柵電極130b的兩個外側(cè)形成在半導(dǎo)體層 100的上方。在圖1中，串選4奪電極145和源極選4奪電極155在上控制柵電 極130a的兩個外側(cè)和/或下控制柵電極130b的兩個外側(cè)形成在半導(dǎo)體層100 的第一區(qū)105的上方。柵極絕緣膜140可置于串選擇電極145和第一區(qū)105 之間，柵極絕緣膜150可置于源極選擇電極155和第一區(qū)105之間。
半導(dǎo)體層100的第二區(qū)110可被限定在半導(dǎo)體層100的位于串選擇電極 145的兩側(cè)和源極選擇電極155的兩側(cè)的部分處。在下文，第二區(qū)110被稱 作源漏區(qū)110。例如，半導(dǎo)體層100的一個或多個第一區(qū)105摻雜有第一導(dǎo) 電類型的雜質(zhì)，源漏區(qū)110摻雜有與第一導(dǎo)電類型相反的第二導(dǎo)電類型的雜 質(zhì)。例如，第一導(dǎo)電類型和第二導(dǎo)電類型可以是從n型和p型中選擇的一種。
根據(jù)示例實施例，源漏區(qū)110位于上控制柵電極130a和下控制柵電極 130b的外側(cè)。按照不同的說明，根據(jù)示例實施例，源漏區(qū)110沒有形成在半 導(dǎo)體層100的位于上控制柵電極130a之間的和位于下控制柵電極130b之間 的部分處。因此，上控制柵電極130a和下控制柵電極130b可被密集地設(shè)置， 從而提高了圖1示出的非易失性存儲器裝置的集成度。
根據(jù)示例實施例，半導(dǎo)體層100的第一區(qū)105和串選擇電極145的堆疊 結(jié)構(gòu)以及半導(dǎo)體層100的第一區(qū)105和源極選擇電極155的堆疊結(jié)構(gòu)可形成 MOS晶體管的結(jié)構(gòu)。半導(dǎo)體層100的第一區(qū)105和上控制柵電極130a的堆 疊結(jié)構(gòu)以及半導(dǎo)體層100的第一區(qū)105和下控制柵電極130b的堆疊結(jié)構(gòu)可形 成存儲器晶體管。半導(dǎo)體層100的第一區(qū)105可用作位線(bitline)的一部分， 上控制柵電極130a和下控制柵電極130b可用作字線(word line)的一部分。 根據(jù)示例實施例，可在4F2的面積中設(shè)置兩個存儲器晶體管。因此，非
易失性存儲器裝置的集成度可以與傳統(tǒng)的存儲器裝置的集成度的大約兩倍一
樣大，在傳統(tǒng)的存儲器裝置中，在4Fa的面積中最多設(shè)置一個存儲器晶體管。
圖2是示出了非易失性存儲器裝置的示例實施例的平面圖。圖2中的非 易失性存儲器裝置可通過將圖1中的非易失性存儲器裝置進(jìn)行擴(kuò)展而按陣列 設(shè)置。例如，圖1中的非易失性存儲器裝置可代表圖2中的非易失性存儲器 裝置中的一個串或一條位線的剖視結(jié)構(gòu)。因此，為了簡潔起見，在這里將對 圖2的非易失性存儲器裝置中的與圖1的非易失性存儲器裝置的組件相同的 組件不再進(jìn)行重復(fù)描述。
參照圖2,多層半導(dǎo)體層100按行布置。半導(dǎo)體層100的第一區(qū)105可 用作位線BL的一部分。根據(jù)示例實施例，每層半導(dǎo)體層100的一端可連接 到共源極線CSL。共源極線CSL可連接到半導(dǎo)體層100的源漏區(qū)110。每層 半導(dǎo)體層100的另一端可連接到電源。半導(dǎo)體層100的數(shù)量可根據(jù)存儲器塊 的大小進(jìn)行選擇，并且不限制示例實施例的范圍。例如，在圖2中，半導(dǎo)體 層100的數(shù)量對應(yīng)于位線BL的數(shù)量。
返回參照圖1，上隧穿絕緣膜115a、上電荷存儲層120a、上阻擋絕緣膜 125a和上控制柵電極130a的堆疊結(jié)構(gòu)可設(shè)置在半導(dǎo)體層100的第一區(qū)上。如 圖1所示，下隧穿絕緣膜115b、下電荷存儲層120b、下阻擋絕緣膜125b和 下控制柵電極130b的堆疊結(jié)構(gòu)可設(shè)置在半導(dǎo)體層100的第一區(qū)105下面。如 前面關(guān)于圖1所描述的，串選擇電極145和源極選擇電極155也可設(shè)置在半 導(dǎo)體層100的第一區(qū)105上。源漏區(qū)110可被限定在半導(dǎo)體層100的位于串 選擇電極145的兩側(cè)和位于源極選擇電極155的兩側(cè)的部分處。
多條上字線WLU可連接設(shè)置在同一列的上控制柵電極130a，多條下字 線WLL可連接布置在同一列的下控制柵電極130b。因此，上字線WLU可布 置在半導(dǎo)體層100的上方，下字線WLL可布置在半導(dǎo)體層100的下方。例如， 上字線WLU和下字線WLL的數(shù)量可根據(jù)存儲器塊的大小進(jìn)行選擇。上字線 WLU和下字線WLL的數(shù)量不限制圖2中示出的示例實施例的范圍。
參照圖2，串選擇線SSL可連接布置在同一列的串選擇電極145。源極 選擇線GSL可連接布置在同一列的源極選擇電極155。串擦除線SEL可連接 布置在半導(dǎo)體層100的第一區(qū)105上的串擦除電極135。
根據(jù)示例實施例，上控制柵電極130a可形成上字線WLU的一些部分，
下控制柵電極130b可形成下字線WLL的一些部分。串選擇電極145可形成 串選擇線SSL的一部分，源極選擇電極155可形成源極選擇線GSL的一部分。 串擦除電極135可形成串擦除線SEL的一部分。因此，位線BL的一個剖面 可與圖1基本類似。然而，根據(jù)示例實施例的非易失性存儲器裝置將上字線 WLU和下字線WLL的數(shù)量進(jìn)行擴(kuò)展。
在下文中，將關(guān)于圖3至圖9來詳細(xì)描述非易失性存儲器裝置的示例實 施例的操作。
圖3是圖1中的非易失性存儲器裝置的示例實施例的局部放大剖視圖。 參照圖3，將高于導(dǎo)通電壓(pass voltage)的電壓施加到上控制柵電極 130a，在半導(dǎo)體層100的第一區(qū)105的表面的附近形成溝道107。溝道107 不但可以向上控制柵電極130a的正下側(cè)延伸，而且可以向半導(dǎo)體層100的第 一區(qū)105的位于上控制柵電極130a之間的部分延伸。這是因為可通過沿著相 鄰的上控制柵電極130a的側(cè)表面方向的場，例如通過邊緣場(fringe field)Fr' 來形成淺溝道107。
雖然在根據(jù)示例實施例的NAND結(jié)構(gòu)的存儲器晶體管的內(nèi)部沒有源漏 區(qū)110，但是連接溝道107來操作非易失性存儲器裝置。因為沿著側(cè)表面方 向的場的大小受到限制，所以上控制柵電極130a之間的分隔間隔D會受到限 制。在下文，將通過由仿真獲得的電位分布和電流密度的分布來詳細(xì)描述操 作方法。
圖4是示出了通過仿真獲得的電位的示例分布的剖視圖，該圖有助于解 釋根據(jù)示例實施例的非易失性存儲器裝置的編程操作。圖4的非易失性存儲
器裝置生動地示出了圖2的非易失性存儲器裝置中的一條位線的存儲器晶體 管的一些部分，因此，在解釋圖4的非易失性存儲器裝置的過程中，可參照 圖1和圖2。
參照圖4,通過選擇第二上字線WLU2來施加編程電壓VpR，并將位線 BL接地。例如，通過將串擦除線SEL接地，可將位線BL保持在OV。例如， 可選擇允許電荷從半導(dǎo)體層100的第一區(qū)105隧穿到上電荷存儲層120a的電 壓(例如，大約20V)作為編程電壓VPR。在擦除操作之前，可將隧穿電荷保持 在上電荷存儲層120a中。
可以向沒有被選擇的上字線WLU1、 WLU3、 WLU4和下字線WLL1、 WLL2選擇性地施加導(dǎo)通電壓Vpa?？蛇x擇導(dǎo)通電壓VpA作為能夠在半導(dǎo)體層
100的第一區(qū)105中形成如參照圖3所描述的溝道的電壓。如果施加導(dǎo)通電
壓VPA，則可以導(dǎo)通存儲器晶體管。溝道可以減少和/或防止上存儲器晶體管
和下存儲器晶體管之間的相互干擾。例如，上存儲器晶體管的操作會受到存
儲在下存儲器晶體管的下電荷存儲層120b中的電荷的影響。然而，通過在半 導(dǎo)體層100的第一區(qū)105表面的附近形成溝道可以減少和/或防止上存儲器晶 體管和下存儲器晶體管的干擾。
上述通過選擇第二上字線WLU2來執(zhí)行編程操作的方法可應(yīng)用于其它存 儲器晶體管。此外，可通過選擇多條字線來執(zhí)行編程操作。因此，可通過選 擇上字線WLU1 、 WLU2 、 WLU3 、 WLU4和下字線WLL1 、 WLL2中的至少 一條來執(zhí)行編程操作。
此外，可利用多級單元(MLC， multi-level cell)操作方法將數(shù)據(jù)中的兩位 存儲在一個上電荷存儲層120a或一個下電荷存儲層120b中。例如，可以使 存儲在上電荷存儲層120a中的電荷的量或下電荷存儲層120b中的電荷的量 不同，以形成例如包括狀態(tài)(l,l)、 (1,0)、 (O，O)和(O,l)的四級數(shù)據(jù)狀態(tài)。狀態(tài)(l,l) 可代表擦除狀態(tài)，狀態(tài)(O,l)可代表大規(guī)模的(largely)編程狀態(tài)。因為隨著從狀 態(tài)(l,l)變成狀態(tài)(O,l)，存儲的電荷變多，對應(yīng)的存儲器的閾值電壓可增大。
根據(jù)示例實施例，兩個最高有效位(MSB)可被存儲在上存儲器晶體管中， 兩個最低有效位(LSB)可被存儲在下存儲器晶體管中。這樣，可通過這對相鄰 的上存儲器晶體管和下存儲器晶體管來存儲數(shù)據(jù)中的四位。即，數(shù)據(jù)中的四 位可被存儲在4F"的面積中，因此，可實現(xiàn)1位/lF"的數(shù)據(jù)處理。
有助于解釋非易失性存儲器裝置的示例實施例的讀取操作。圖6和圖8是示 出了通過仿真獲得的電流密度的示例分布的剖視圖，這些圖有助于解釋非易 失性存儲器裝置的示例實施例的讀取操作。圖5至圖8的非易失性存儲器裝 置生動地示出了圖2的非易失性存儲器裝置中的一條位線的存儲器晶體管的 一些部分。在描述圖5至圖8的過程中，可參照圖1和圖2。然而，與圖4 不同的是，圖5至圖8還包括一條代替串擦除線SEL的下字線。
在圖5至圖8中，包括第二上字線WLU2的存儲器晶體管處于狀態(tài)(U)， 包括第二下字線WLL2的存儲器晶體管處于狀態(tài)(0,1)。例如，圖5和圖6代 表讀取狀態(tài)(l,l)的操作，圖7和圖8代表讀取狀態(tài)(0,1)的操作。
參照圖5,向所選擇的第二上字線WLU2施加讀取電壓VRE，向沒有被選4奪的其它字線WLU1、 WLU3、 WLU4、 WLL1、 WLL2和WLL3施加導(dǎo)通電壓vpa。讀取電壓vre可以是能夠在擦除狀態(tài)下導(dǎo)通存儲器晶體管的電壓，例如，讀取電壓vre為大約0V,以使?fàn)顟B(tài)(1,1)與狀態(tài)(0,1)區(qū)分開?？梢韵蛭?線BL施加電壓以測定電流的流動。
參照圖6，可以理解，高電流密度區(qū)(即，導(dǎo)通區(qū)ON)可使電流沿著位線 的方向流經(jīng)半導(dǎo)體層100。根據(jù)仿真，如果向位線BL施加大約0.8V的電壓， 則期望大約1(T5A的導(dǎo)通電流(on-current)流過位線BL。因此，由仿真結(jié)果明 白的是，第二上字線WLU2下方的上電荷存儲層120a的數(shù)據(jù)狀態(tài)是(l,l)。
此外，如參照圖3所述，由仿真結(jié)果可以確定的是，可通過邊緣場(FF) 在半導(dǎo)體層100的第一區(qū)105中形成溝道107。
參照圖7，向所選4奪的第二下字線WLL2施加讀取電壓VRE,向沒有被 選才奪的其它字線WLU1、 WLU2、 WLU3、 WLU4、 WLL1和WLL3施加導(dǎo)通 電壓VPA。讀取電壓可以是能夠在編程狀態(tài)下導(dǎo)通存儲器晶體管的電壓，例 如，讀取電壓vre為大約0V，以使?fàn)顟B(tài)(0,1)與狀態(tài)(1，1)區(qū)分開。然而，可選 擇另一讀取電壓，以使?fàn)顟B(tài)(0,1)與狀態(tài)(1,0)或狀態(tài)(0，0)區(qū)分開?？梢韵蛭痪€ BL施加電壓以測定電流的流動。
參照圖8，示出了低電流密度區(qū)(即，截止區(qū)OFF)中斷高電流密度區(qū)，而 使電流沿著位線BL的方向的流動中斷。根據(jù)仿真，如果向位線BL施加大約 0.8V的電壓，則預(yù)期大約IO-"A的截止電流(off-current)流過位線BL。結(jié)果 表明，第二下字線WLL2下方的下電荷存儲層120b的數(shù)據(jù)狀態(tài)是(O，l)。
上述的對于第二上字線WLU2和第二下字線WLL2的讀取操作可應(yīng)用于 其它字線。可通過從上字線WLU1、 WLU2、 WLU3、 WLU4和下字線WLL1 、 WLL2和WLL3中選擇一條字線來執(zhí)行讀取操作。此外，雖然到目前為止示 出了狀態(tài)(1，1)和狀態(tài)(0,1)作為例子，但是可通過改變讀取電壓Vre而將上述 描述應(yīng)用于狀態(tài)(l，O)和狀態(tài)(O,O)。
圖9是示出了通過仿真獲得的電位的示例分布的剖視圖，該圖有助于解 釋非易失性存儲器裝置的示例實施例的擦除操作。圖9的非易失性存儲器裝 置生動地示出了圖2的非易失性存儲器裝置中的一條位線的存儲器晶體管的 一些部分，因此，在描述圖9的過程中，可參照圖1和圖2。
參照圖9，可通過向串擦除線SEL施加擦除電壓Ver并將上字殘WLU1 、 WLU2、 WLU3、 WLU4和下字線WLL1、 WLL2接地(GND),基本同時擦除
存儲在上電荷存儲層120a和下電荷存儲層120b中的數(shù)據(jù)。例如，如果擦除 電壓VER為正電壓(例如，大約18V),則半導(dǎo)體層100的第一區(qū)105中的空穴 可與上電荷存儲層120a和下電荷存儲層120b中的電子結(jié)合。
非易失性存儲器裝置的示例實施例的集成度會高于傳統(tǒng)的非易失性存儲 器裝置的集成度。例如，因為在半導(dǎo)體層的相對側(cè)上的上控制柵電極和下控 制柵電極交替地設(shè)置，所以非易失性存儲器裝置的示例實施例的集成度可以 與傳統(tǒng)的非易失性存儲器裝置的集成度的大約兩倍一樣高。
此外，在非易失性存儲器裝置的示例實施例中，可以從存儲器晶體管中 省略源漏區(qū)，從而提高了集成度。
此外，在非易失性存儲器裝置的示例實施例中，可通過利用MLC搡作 方法來實現(xiàn)1位/lF2的數(shù)據(jù)處理。
雖然已經(jīng)在附圖和上面的描述中具體示出了示例實施例，但是本領(lǐng)域的 普通技術(shù)人員應(yīng)該理解，在不脫離該公開的精神和范圍的情況下，在此可以 進(jìn)行形式和細(xì)節(jié)方面的各種改變。
權(quán)利要求
1、一種非易失性存儲器裝置，包括至少一層半導(dǎo)體層；多個上控制柵電極，布置在至少一層半導(dǎo)體層的一部分的上方；多個下控制柵電極，布置在至少一層半導(dǎo)體層的一部分的下方，所述多個上控制柵電極和所述多個下控制柵電極交替地設(shè)置；多個上電荷存儲層，置于至少一層半導(dǎo)體層和上控制柵電極之間；多個下電荷存儲層，置于至少一層半導(dǎo)體層和下控制柵電極之間。
2、 如權(quán)利要求1所述的非易失性存儲器裝置，還包括電連接到至少一層 半導(dǎo)體層的至少一個串擦除電極。
3、 如權(quán)利要求2所述的非易失性存儲器裝置，其中，至少一個串擦除電 極布置在多個上控制柵電極和多個下控制柵電極中的一個的外側(cè)。
4、 如權(quán)利要求1所述的非易失性存儲器裝置，還包括 至少一個串選擇電極和至少一個源極選擇電極，形成在至少一層半導(dǎo)體層的上方和下方中的一個位置，并布置在多個上控制柵電極的兩個外側(cè)和多 個下控制柵電極的兩個外側(cè)上。
5、 如權(quán)利要求4所述的非易失性存儲器裝置，還包括至少 一 個源漏區(qū)，限定在至少 一 個串選對奪電的兩側(cè)和至少 一 個源極選 擇電極的兩側(cè)的至少一層半導(dǎo)體層中。
6、 如權(quán)利要求5所述的非易失性存儲器裝置，其中，至少一個源漏區(qū)被 限定在至少一層半導(dǎo)體層的在多個上控制柵電極的外側(cè)和多個下控制柵電極 的外側(cè)的部分處。
7、 如權(quán)利要求5所述的非易失性存儲器裝置，其中，至少一層半導(dǎo)體層 的所述一部分摻雜有第 一導(dǎo)電類型的雜質(zhì)，至少一個源漏區(qū)摻雜有與第 一導(dǎo) 電類型相反的第二導(dǎo)電類型的雜質(zhì)。
8、 如權(quán)利要求1所述的非易失性存儲器裝置，其中，多個上控制柵電極 中的每個的寬度和多個下控制柵電極中的每個的寬度相等。
9、 如權(quán)利要求1所述的非易失性存儲器裝置，其中，多個上控制柵電極 中的每個的寬度、多個下控制柵電極中的每個的寬度、上控制柵電極之間的 間隔和下控制^j^電才及之間的間隔均相同。
10、 如權(quán)利要求1所述的非易失性存儲器裝置，還包括多個上隧穿絕緣膜，置于至少一層半導(dǎo)體層和多個上電荷存儲層之間； 多個下隧穿絕緣膜，置于至少 一層半導(dǎo)體層和多個下電荷存儲層之間； 多個上阻擋絕緣膜，置于多個上電荷存儲層和多個上控制柵電極之間； 多個下阻擋絕緣膜，置于多個下電荷存儲層和多個下控制柵電極之間。
11、 如權(quán)利要求1所述的非易失性存儲器裝置，其中，至少一層半導(dǎo)體 層用作至少一條位線的一部分，多個上控制柵電極和多個下控制柵電極按 NAND結(jié)構(gòu)布置。
12、 如權(quán)利要求1所述的非易失性存儲器裝置，其中 至少一層半導(dǎo)體層是按行布置的多層半導(dǎo)體層；多個上控制柵電極按列布置在多層半導(dǎo)體層的上方； 多個下控制柵電極按列布置在多層半導(dǎo)體層的下方，并且多個上控制柵 電極和多個下控制柵電極交替地設(shè)置；多個上電荷存儲層置于多層半導(dǎo)體層的每層和上控制柵電極之間； 多個下電荷存儲層置于多層半導(dǎo)體層的每層和下控制柵電極之間。
13、 如權(quán)利要求12所述的非易失性存儲器裝置，還包括 多條上字線，連接布置在同一列的多個上控制柵電極； 多條下字線，連接布置在同一列的多個下控制柵電極。
14、 如權(quán)利要求12所述的非易失性存儲器裝置，還包括電連接到多個半 導(dǎo)體層的多個串擦除電極。
15、 如權(quán)利要求14所述的非易失性存儲器裝置，還包括連接多個串擦除 電極的串擦除線。
16、 如權(quán)利要求14所述的非易失性存儲器裝置，還包括連接多個半導(dǎo)體 層的端部的共源極線。
17、 一種操作權(quán)利要求1所述的非易失性存儲器裝置的方法，所述方法 包括如下步驟選擇多個上控制柵電極和多個下控制柵電極中的用于編程的一個控制柵 電極，并且通過向從多個上控制柵電極和多個下控制柵電極中的所選擇的一 個控制柵電極施加編程電壓，對在上電荷存儲層和下電荷存儲層中的與從多 個上控制柵電極和多個下控制柵電極中為編程所選擇的一個控制柵電極對應(yīng) 的電荷存儲層中的數(shù)據(jù)進(jìn)行編程；選擇多個上控制柵電極和多個下控制柵電極中用于讀取的一個控制柵電 極，并且通過向所選擇的上控制柵電極或所選擇的下控制柵電極施加讀取電 壓，從上電荷存儲層和下電荷存儲層中的與從多個上控制柵電極和多個下控 制柵電極中為讀取所選擇的一個控制柵電極對應(yīng)的電荷存儲層讀取數(shù)據(jù)。
18、 如權(quán)利要求17所述的方法，還包括在對數(shù)據(jù)進(jìn)行編程的過程中，向沒有被選擇用于編程的多個上控制柵電 極和多個下控制柵電極施加導(dǎo)通電壓。
19、 如權(quán)利要求17所述的方法，還包括在對數(shù)據(jù)進(jìn)行編程的過程中，將電連接到半導(dǎo)體層的串擦除電極接地。
20、 如權(quán)利要求17所述的方法，還包括在對數(shù)據(jù)進(jìn)行讀取的過程中，向沒有被選擇用于讀取的多個上控制柵電 極和多個下控制斥冊電極施加導(dǎo)通電壓； 測定流過半導(dǎo)體層的電流。
21、 如權(quán)利要求17所述的方法，還包括通過向電連接到半導(dǎo)體層的串擦除電極施加擦除電壓，基本同時地擦除 存儲在上電荷存儲層和下電荷存儲層中的數(shù)據(jù)。
22、 如權(quán)利要求21所述的方法，還包括 在擦除過程中，將上控制柵電極和下控制柵電極接地。
全文摘要
本發(fā)明提供了一種高度集成的非易失性存儲器裝置和一種操作該非易失性存儲器裝置的方法。該非易失性存儲器裝置包括半導(dǎo)體層。多個上控制柵電極布置在半導(dǎo)體層的上方。多個下控制柵電極布置在半導(dǎo)體層的下方，多個上控制柵電極和多個下控制柵電極交替地設(shè)置。多個上電荷存儲層置于半導(dǎo)體層和上控制柵電極之間。多個下電荷存儲層置于半導(dǎo)體層和下控制柵電極之間。
文檔編號H01L27/115GK101207136SQ20071019919
公開日2008年6月25日 申請日期2007年12月20日 優(yōu)先權(quán)日2006年12月22日
發(fā)明者宋承桓, 樸允童, 樸奎燦, 李政勛, 玄在雄, 趙慶來, 金元柱, 金錫必, 陳暎究 申請人:三星電子株式會社