專利名稱：半導(dǎo)體結(jié)構(gòu)的形成方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體結(jié)構(gòu)，且特別是有關(guān)于具有至少三種間隙壁 厚度的存儲(chǔ)器裝置。
背景技術(shù)：
根據(jù)晶體管的設(shè)計(jì)及其內(nèi)在特性，調(diào)整晶體管源極與漏極間的柵極下方 信道長(zhǎng)度或可借著于柵極周圍的間隙壁來定義信道區(qū)的長(zhǎng)度，以改變信道區(qū) 的電阻而影響晶體管的效能。例如，源極/漏極區(qū)可借著使用柵極及間隙壁作 為掩模，經(jīng)由離子植入工藝而定義出來。因此，柵極周圍的間隙壁的寬度會(huì) 直接影響源極/漏極區(qū)的尺寸及位置。間隙壁越薄時(shí)，柵極下方的源極/漏極 區(qū)會(huì)越接近，較短的信道區(qū)長(zhǎng)度可使晶體管的操作速度提升。
例如在存儲(chǔ)器的應(yīng)用中，位于數(shù)組區(qū)的柵極周圍的間隙壁，便會(huì)盡可能 地作薄以增加晶體管的操作速度，因而增加存儲(chǔ)器寫入或輸出的效率。位于 周邊區(qū)中需要較高操作電壓的晶體管需要較厚的間隙壁以增加其信道區(qū)長(zhǎng)度
而使其具有較高的崩潰電壓(breakdown voltage)，且亦需要一種以上的間 隙壁厚度以于個(gè)別用途的晶體管定義適合的信道區(qū)長(zhǎng)度。
因此，業(yè)界亟需于集成電路中的不同區(qū)域形成不同厚度的間隙壁，以定 義適合的信道區(qū)長(zhǎng)度而符合個(gè)別組件的操作需求，并且形成不同厚度間隙壁 過程中，還要能避免影響后續(xù)工藝的良率。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括提供基底，基底包括數(shù)組 區(qū)及周邊區(qū)，且數(shù)組區(qū)中包括多個(gè)第一柵極堆棧，而周邊區(qū)中包括低電壓組
4件的第二柵極堆棧及高電壓組件的第三柵極堆棧，形成第一介電層覆蓋于第 一柵極堆棧、第二柵極堆棧、及第三柵極堆棧的上方及側(cè)壁，沉積第二介電 層于第一介電層上，移除位于第一柵極堆棧及第二柵極堆棧上的第二介電層， 而留下第三柵極堆棧上的第二介電層，再次沉積第二介電層于第一柵極堆棧、 第二柵極堆棧、及第三柵極堆桟上，回蝕刻第二介電層，以露出第一介電層， 移除數(shù)組區(qū)中的第二介電層以露出第一介電層，以及回蝕刻第一介電層以露 出第一柵極堆棧、第二柵極堆棧、及第三柵極堆棧的上表面，而于第一柵極 堆棧、第二柵極堆棧、及第三柵極堆棧的側(cè)壁分別形成第一間隙壁、第二間 隙壁、及第三間隙壁，其中第三間隙壁的厚度大于第二間隙壁，而第二間隙 壁的厚度大于第一間隙壁。
由此，本發(fā)明的優(yōu)點(diǎn)是可于半導(dǎo)體結(jié)構(gòu)中的不同組件周邊，形成不同 厚度的間隙壁?？山柚煌穸鹊拈g隙壁形成不同長(zhǎng)度的信道(源極與漏極間 的距離)或輕摻雜源極/漏極區(qū)以符合不同組件的需求。且透過分次沉積較薄的 介電層來組合成較厚的間隙壁，可避免形成較厚的介電層時(shí)所產(chǎn)生的缺陷，
例如因階梯覆蓋率不佳所產(chǎn)生的孔洞或懸突(overhang)等不利后續(xù)工藝的缺 陷。且在本發(fā)明一實(shí)施例中，僅需兩道掩模工藝便可形成三種厚度的間隙壁， 可節(jié)省成本。


圖l至圖IO是一系列工藝剖面圖，用以說明本發(fā)明一實(shí)施例中形成三種 不同厚度間隙壁的制作流程。 符號(hào)說明-
10 基底；12 數(shù)組區(qū)；14~周邊區(qū)；16 第一柵極堆棧；18 第二柵極堆棧；
20 第三柵極堆棧；U 淺溝槽絕緣區(qū)；16a 第一輕摻雜源極/漏極區(qū)；18a 第 二輕摻雜源極/漏極區(qū)；20a 第三輕摻雜源極/漏極區(qū)；22 第一介電層；24a (第
5一次沉積的)第二介電層；26 第一光阻層；24b (第二次沉積的)第二介電層；
28 第二光阻層；16b 第一源極/漏極區(qū)；18b 第二源極/漏極區(qū)；20b 第三源
極/漏極區(qū)。
具體實(shí)施例方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉
出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下
本發(fā)明所提供的間隙壁結(jié)構(gòu)及其制法適用于許多種半導(dǎo)體結(jié)構(gòu)，特別適
用于結(jié)構(gòu)中部分區(qū)域組件間的開口(或間隙)的深寬比(aspect ratio)較高且區(qū)域 中的組件需要較薄的間隙壁，而在其它區(qū)域的組件又需要較厚的間隙壁。例 如，在非揮發(fā)性存儲(chǔ)器(nonvolatile memory cdl)的應(yīng)用中，存儲(chǔ)器可例如區(qū)分 成數(shù)組區(qū)(array region)及周邊區(qū)(periphery region)。
圖1至圖IO是一系列工藝剖面圖，用以說明本發(fā)明一實(shí)施例中形成三種 不同厚度間隙壁的制作流程。
現(xiàn)請(qǐng)參照?qǐng)D1，首先提供基底10?；?0包括數(shù)組區(qū)12與周邊區(qū)14。 基底10可為半導(dǎo)體基底，例如硅基底、硅鍺基底、其它半導(dǎo)體化合物基底、 或絕緣層上覆硅(SOI)等。在數(shù)組區(qū)12中，包括多個(gè)第一柵極堆棧16，其間 具有多個(gè)寬度不一的開口(或間隙)，這些開口中至少一開口的深寬比高于2.6。 在周邊區(qū)14中，包括低電壓組件的第二柵極堆桟18及高電壓組件的第三柵 極堆棧20。第二柵極堆棧18與第三柵極堆棧20間的基底可包括淺溝槽絕緣 區(qū)ll。上述的柵極堆棧可以公知的方式制作。其中，第一柵極堆棧16、第二 柵極堆棧18、及第三柵極堆棧20中皆分別包括例如柵極電極、柵極介電層、 及/或其它材料層等，此處為簡(jiǎn)化圖標(biāo)不顯示于圖中。此外，可視需要以第一 柵極堆棧16、第二柵極堆棧18、及第三柵極堆棧20為屏蔽層，并對(duì)基底10 進(jìn)行輕摻雜離子植入工藝以分別于柵極堆桟兩旁的基底10上形成第一輕摻雜 源極/漏極區(qū)16a、第二輕摻雜源極/漏極區(qū)18a、及第三輕摻雜源極/漏極區(qū)20a。
6輕摻雜源極/漏極區(qū)的形成可例如將砷離子或磷離子以較低的能量與摻雜量植
入基底10中。輕摻雜源極/漏極區(qū)的形成可有效地避免熱電子效應(yīng)。
為了增進(jìn)組件的操作速度與密度，在后續(xù)工藝中第一柵極堆棧16將被形 成上較薄的間隙壁，而需要較高操作電壓組件的第二柵極堆棧18與第三柵極 堆棧20將分別被形成上次厚及較厚的間隙壁，以確保較高操作電壓的組件能 在免于發(fā)生崩潰(breakdown)的前提下，具有較快操作速度。
接著，如圖1所示，可透過例如化學(xué)氣相沉積的方法或氧化法形成第一 介電層22于基底10上。第一介電層22可順應(yīng)性地覆蓋于第一柵極堆棧16、 第二柵極堆棧18、及第三柵極堆棧20的上方及側(cè)壁。其中，第一介電層22 的厚度將決定第一柵極堆棧16于后續(xù)工藝中所形成的間隙壁厚度，可視需要 來調(diào)整第一介電層22的厚度來符合組件的操作需求。由于第一柵極堆桟所需 的間隙壁厚度較薄，因此所需形成的第一介電層22的厚度較薄，以90納米 工藝為例，約100A至約200A，較佳為約160A，第一介電層22的材質(zhì)包括 氧化硅、氮化硅、氮氧化硅、或其它適合的材料。
接下來，為了在高電壓組件制作厚間隙壁，且避免在數(shù)組區(qū)12形成缺陷， 本發(fā)明將厚間隙壁的第二介電層分兩階段沉積。第二介電層第一階段的沉積 (即第二介電層24a)請(qǐng)參照?qǐng)D2-圖4，在基底10上形成第二介電層24a后，進(jìn) 行選擇性地移除，而只留下第三柵極堆棧20的第二介電層24a。
請(qǐng)參照?qǐng)D2，在形成第一介電層22之后，可透過例如化學(xué)氣相沉積的方 法沉積第二介電層24a于第一介電層22上。第二介電層24a將與第一介電層 22及后續(xù)將再次沉積的第二介電層24b共同組成第三柵極堆棧20的間隙壁。 第二介電層24a的厚度可視所需的第三柵極堆棧20的間隙壁厚度、后續(xù)將再 次沉積的第二介電層24b的厚度、及數(shù)組區(qū)12中的高長(zhǎng)寬比開口所能容忍的 厚度等來作調(diào)整。第二介電層24a的厚度以90納米的工藝為例，約600A至 約IOOOA，較佳為約800A。第二介電層24a需選用不同于第一介電層22的材 質(zhì)，以利于后續(xù)工藝中可選擇性地移除第二介電層24a。第二介電層24a的材
7質(zhì)在不同于第一介電層22的前提下，可包括氮化硅、氧化硅、氮氧化硅、或 其它適合的材料。舉凡所有可選擇性地移除其一的材料組合，皆可在不影響 組件操作下用以作為第一介電層及第二介電層。
如圖3所示，在形成了第二電層24a后，可形成保護(hù)材料例如第一光阻 層26于第三柵極堆棧20上。在后續(xù)例如以蝕刻法移除第一柵極堆棧16及第 二柵極堆棧18上的第二介電層24a時(shí)，第一光阻層26可用以保護(hù)第三柵極 堆棧20上的第二介電層24a免于受到蝕刻移除。第一光阻層26的形成可包 括涂布光阻層于基底10上，并接著對(duì)光阻層進(jìn)行曝光及顯影工藝以形成僅覆 蓋第三柵極堆棧20的第一光阻層26。然而，亦可使用其它的掩模層來替代第 一光阻層26。
接著，請(qǐng)參照?qǐng)D4，移除未受第一光阻層26所保護(hù)的第二介電層24a而 露出第一柵極堆棧16及第二柵極堆棧18上的第一介電層22。第二介電層24a 的移除可使用包括干式蝕刻法或濕式蝕刻法。由于第二介電層24a的材質(zhì)與 第一介電層22不同，再配合以適合的移除工藝，可選擇性地移除第二介電層 24a。例如當(dāng)?shù)谝唤殡妼?2的材質(zhì)是氧化硅，而第二介電層24a的材質(zhì)是氮化 硅時(shí)，適合的干式蝕刻較佳是利用非等向性反應(yīng)離子蝕刻法(anisotropicRIE)， 適合的蝕刻劑包括CHF4/02、 CF4/H2、 C2F6、 C3F8、 NF3、或前述的組合等。 適合的濕式蝕刻法包括使用熱磷酸溶液(約150'C-約20(TC間)來蝕刻第二介電 層24a(氮化硅層)。接著，移除第三柵極堆棧20上的保護(hù)材料，例如顯示于圖 3的第一光阻層26。第一光阻層26的移除可以濕式剝除法或干式剝除法來進(jìn) 行。濕式剝除法包括使用丙酮及芳香族等有機(jī)溶劑或硫酸及雙氧水等無機(jī)溶 液來去除光阻。干式剝除法包括使用氧電漿來灰化(ashing)光阻，使光阻材料 反應(yīng)成氣態(tài)的CO、 C02、及1120等而去除。
接著進(jìn)行第二介電層第二階段的沉積(即第二介電層24b)。如圖5所示， 在移除部分的第二介電層24a及第一光阻層26后，可以例如化學(xué)氣相沉積的 方法再次形成第二介電層于基底10上(即第二介電層24b)。再次形成的第二介電層24b與第一介電層22將在后續(xù)工藝中共同組成第二柵極堆棧18的間隙壁。第二介電層24b的厚度可視第二柵極堆棧18所屬的低電壓組件的需求作調(diào)整，然仍不宜過厚以避免于數(shù)組區(qū)12中的高深寬比開口中形成缺陷，第二介電層24b的厚度以90納米的工藝為例，約200A至約600A，較佳為約400A。
接著，如圖6所示，回蝕刻(etchback)再次形成的第二介電層24b及第二介電層24a以露出第一柵極堆棧16、第二柵極堆棧18、及第三柵極堆棧20的頂部部分的第一介電層22。類似于圖4中第二介電層24a的移除，由于第二介電層24b的材質(zhì)與第一介電層22不同，再配合以適合的回蝕刻工藝，可選擇性地移除第二介電層24b。較佳使用非等向性蝕刻來回蝕刻第二介電層24b，例如使用反應(yīng)離子蝕刻法(RIE)，所用的蝕刻劑可視第二介電層24b的材質(zhì)來選用。此外，由于第三柵極堆棧20先前受到第一光阻層26的保護(hù)而曾沉積了兩次的第二介電層24a與24b，因此第三柵極堆棧20周圍的第二介電層(24a與24b)的厚度大于第二柵極堆桟18周圍的第二介電層(24b)。其中，第三柵極堆棧20周邊的第二介電層24a與24b的總厚度以90納米的工藝為例，約1000A至約1400A，較佳為約1200A。
請(qǐng)接著參照?qǐng)D7，可形成保護(hù)材料例如第二光阻層28于基底10上以保護(hù)周邊區(qū)14中的第二介電層24。第二光阻層28可以相似于第一光阻層26的方法來形成。
如圖8所示，在形成周邊區(qū)14的保護(hù)材料(例如圖7中的第二光阻層28)后，可使用例如干式蝕刻法或濕式蝕刻法來移除數(shù)組區(qū)12中的第二介電層24b。相似于前兩次第二介電層24a或24b的移除，由于第二介電層24b的材質(zhì)不同于第一介電層22，因此可選擇性地移除數(shù)組區(qū)12中的第二介電層24b。
請(qǐng)接著參照?qǐng)D9，在移除第二光阻層28后，對(duì)第一介電層22進(jìn)行回蝕刻工藝以露出第一柵極堆桟16、第二柵極堆棧18、及第三柵極堆棧20的上表面，而于第一柵極堆棧16、第二柵極堆棧18、及第三柵極堆棧20的側(cè)壁分
9別形成第一間隙壁、第二間隙壁、及第三間隙壁。較佳使用非等向性蝕刻來
回蝕刻第一介電層22,例如使用反應(yīng)離子蝕刻法(R正)，所用的蝕刻劑可視第一介電層22的材質(zhì)來選用。其中，第一間隙壁的厚度大抵由第一介電層22的厚度決定，而第二間隙壁及第三間隙壁分別由第一介電層22及第二介電層(24b或24a與24b)共同組成。在本發(fā)明一實(shí)施例中，第二間隙壁及第三間隙壁是由第一介電層22及第二介電層(24b或24a與24b)共同組成的復(fù)合間隙壁(composite spacer),且其中第一介電層22是"L"型(如圖9所示)。
接著可對(duì)基底10進(jìn)行離子植入工藝以形成源極/漏極區(qū)。如圖IO所示，以所形成的第一間隙壁、第二間隙壁、及第三間隙壁為掩模而對(duì)基底10進(jìn)行離子植入工藝，分別于第一柵極堆棧16、第二柵極堆棧18、及第三柵極堆桟20的間隙壁兩旁的基底10分別形成第一源極/漏極區(qū)16a、第二源極/漏極區(qū)18a、及第三源極/漏極區(qū)20a。
如上所述，本發(fā)明具有需多優(yōu)點(diǎn)，例如本發(fā)明的實(shí)施例可于半導(dǎo)體結(jié)構(gòu)中的不同組件周邊，形成不同厚度的間隙壁?？山柚煌穸鹊拈g隙壁形成不同長(zhǎng)度的信道(源極與漏極間的距離)或輕摻雜源極/漏極區(qū)以符合不同組件的需求。且透過分次沉積較薄的介電層來組合成較厚的間隙壁，可避免形成較厚的介電層時(shí)所產(chǎn)生的缺陷，例如因階梯覆蓋率不佳所產(chǎn)生的孔洞或懸突(overhang)等不利后續(xù)工藝的缺陷。且在本發(fā)明一實(shí)施例中，僅需兩道掩模工藝便可形成三種厚度的間隙壁，可節(jié)省成本。
此技藝人士當(dāng)可了解，半導(dǎo)體結(jié)構(gòu)中的組件有許多種，自然其最佳的間隙壁厚度彼此不同，本發(fā)明的實(shí)施例描述形成能最佳化組件整體性能的三種厚度的間隙壁。本領(lǐng)域技術(shù)人員當(dāng)可視需要在不脫離本發(fā)明精神下，形成三種以上厚度的間隙壁以符合個(gè)別半導(dǎo)體結(jié)構(gòu)的需求。且亦可通過這些三種以上厚度的間隙壁來形成三種長(zhǎng)度以上的信道區(qū)或輕摻雜源極/漏極區(qū)來最佳化半導(dǎo)體結(jié)構(gòu)的運(yùn)作。
雖然本發(fā)明已以數(shù)個(gè)較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，
10任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求范圍所界定的為準(zhǔn)。
權(quán)利要求
1. 一種半導(dǎo)體結(jié)構(gòu)的形成方法，該方法包括以下步驟提供一基底，該基底包括一數(shù)組區(qū)及一周邊區(qū)，且該數(shù)組區(qū)中包括多個(gè)第一柵極堆棧，而該周邊區(qū)中包括一低電壓組件的第二柵極堆棧及一高電壓組件的第三柵極堆棧；形成一第一介電層覆蓋于所述第一柵極堆棧、該第二柵極堆棧、及該第三柵極堆棧的上方及側(cè)壁；沉積一第二介電層于該第一介電層上；移除位于所述第一柵極堆棧及該第二柵極堆棧上的該第二介電層，而留下該第三柵極堆棧上的該第二介電層；再次沉積該第二介電層于所述第一柵極堆棧、該第二柵極堆棧、及該第三柵極堆棧上；回蝕刻該第二介電層，以露出該第一介電層；移除該數(shù)組區(qū)中的該第二介電層以露出該第一介電層；以及回蝕刻該第一介電層以露出所述第一柵極堆棧、該第二柵極堆棧、及該第三柵極堆棧的上表面，而于所述第一柵極堆棧、該第二柵極堆棧、及該第三柵極堆棧的側(cè)壁分別形成一第一間隙壁、一第二間隙壁、及一第三間隙壁；其中該第三間隙壁的厚度大于該第二間隙壁，而該第二間隙壁的厚度大于該第一間隙壁。
2. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中該第一介電層及該 第二介電層的材質(zhì)選自下列的相異材料，包括氧化硅、氮化硅、或氮氧化硅。
3. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中在移除位于所述第 一柵極堆棧及該第二柵極堆棧上的該第二介電層之前，還包括先形成一第一 光阻層以保護(hù)該第三柵極堆棧。
4. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中在移除該數(shù)組區(qū)中 的該第二介電層以露出該第一介電層之前還包括先形成一第二光阻層以保護(hù) 該第二柵極堆棧及該第三柵極堆棧。
5. 如權(quán)利要求l所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中該第一介電層的回 蝕刻將該第二間隙壁及該第三間隙壁中的該第一介電層蝕刻成L型。
6. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，還包括以該第一間隙壁、 該第二間隙壁、或該第三間隙壁為掩模而對(duì)該基底進(jìn)行一離子植入工藝以形 成至少一源極/漏極區(qū)。
全文摘要
一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括提供具有數(shù)組區(qū)及周邊區(qū)的基底，數(shù)組區(qū)包括多個(gè)第一柵極堆棧，周邊區(qū)包括低電壓組件第二柵極堆棧及高電壓組件第三柵極堆棧，形成第一介電層于基底上，沉積第二介電層于第一介電層，移除部分第二介電層而僅留第三柵極堆棧上的第二介電層，再次沉積第二介電層于基底上，回蝕刻第二介電層以露出第一介電層，移除數(shù)組區(qū)的第二介電層以露出第一介電層，以及回蝕刻第一介電層以露出各柵極堆棧上表面，而于各柵極堆棧側(cè)壁分別形成第一間隙壁、第二間隙壁、及第三間隙壁，第三間隙壁厚度最大而第一間隙壁厚度最小。本發(fā)明的方法可于半導(dǎo)體結(jié)構(gòu)中的不同組件周邊，形成不同厚度的間隙壁。
文檔編號(hào)H01L21/8234GK101465325SQ20071016000
公開日2009年6月24日 申請(qǐng)日期2007年12月20日 優(yōu)先權(quán)日2007年12月20日
發(fā)明者廖修漢, 張怡君, 李崝嶸, 石信卿, 蔣汝平 申請(qǐng)人:華邦電子股份有限公司